JP2017059223A5 - - Google Patents

Description

上記目的を達成するためになされた本発明による電力消費を制御するシステムは、電力消費を制御するシステムにおいて、プロセッサと、複数のメモリと、前記プロセッサ及び前記メモリに接続される制御回路と、を有し、前記制御回路は、電力制限を受信し、前記プロセッサ及び前記複数のメモリの電力消費を測定し、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能（ｏｂｊｅｃｔｉｖｅ ｆｕｎｃｔｉｏｎ）を、前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化するよう構成され、前記制御回路は、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させ、前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算し、少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別し、前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去するように、さらに構成されることを特徴とする。

上記目的を達成するためになされた本発明による電力消費を制御する方法は、電力消費を制御する方法において、制御回路にて電力制限を受信する段階と、前記制御回路によって、プロセッサ及び複数のメモリの電力消費を測定する段階と、前記制御回路によって、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記プロセッサと関連した目標機能を前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化する段階と、を有し、前記制御回路によって、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させる段階と、前記制御回路によって、前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算する段階と、前記制御回路によって、少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別する段階と、前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去する段階と、をさらに有することを特徴とする。

また、上記目的を達成するためになされた本発明による電力消費を制御するシステムは、電力消費を制御するシステムにおいて、複数の装置と、前記複数の装置の各々に接続された制御回路と、を有し、前記制御回路は、電力制限を受信し、前記複数の装置の各々に含まれるプロセッサ及び複数のメモリの電力消費を測定し、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能を前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化するように構成され、前記制御回路は、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させ、前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算し、少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別し、前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去するように、さらに構成されることを特徴とする。

Claims (18)

1. 電力消費を制御するシステムにおいて、
   プロセッサと、
   複数のメモリと、
   前記プロセッサ及び前記メモリに接続される制御回路と、を有し、
   前記制御回路は、電力制限を受信し、前記プロセッサ及び前記複数のメモリの電力消費を測定し、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能（ｏｂｊｅｃｔｉｖｅ ｆｕｎｃｔｉｏｎ）を、前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化するよう構成され、
   前記制御回路は、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させ、
   前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算し、
   少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別し、
   前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去するように、さらに構成されることを特徴とする電力消費を制御するシステム。
2. 前記プロセッサ及び前記複数のメモリの前記複数の動作パラメータの各々は、前記プロセッサの少なくとも１つの動作パラメータ、前記複数のメモリの中の第１メモリの少なくとも１つの動作パラメータ、及び前記複数のメモリの中の第２メモリの少なくとも１つの動作パラメータを含むことを特徴とする請求項１に記載の電力消費を制御するシステム。
3. 前記複数のメモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＮＶＲＡＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ ＲＡＭ）を含むことを特徴とする請求項１に記載の電力消費を制御するシステム。
4. 前記動作パラメータは、前記ＤＲＡＭの電力ゲーティング（ｐｏｗｅｒ ｇａｔｉｎｇ）パラメータ、セルフリフレッシュパラメータ、ランクの数、及びチャンネルの数の内の少なくとも１つを含むことを特徴とする請求項３に記載の電力消費を制御するシステム。
5. 前記動作パラメータは、前記ＮＶＲＡＭの読出し再試行（ｒｅａｄ ｒｅｔｒｙ）パラメータ、単一レベル及びマルチレベルのセルモードスイッチ、消去電圧、及びプログラミング電圧の内の少なくとも１つを含むことを特徴とする請求項３に記載の電力消費を制御するシステム。
6. 前記動作パラメータは、前記プロセッサの、動的電圧、周波数スケーリングパラメータ、及び電力ゲーティングパラメータの内の少なくとも１つを含むことを特徴とする請求項１に記載の電力消費を制御するシステム。
7. 前記プロセッサ及び前記複数のメモリの内の少なくとも１つは、電力を測定するよう構成される電力測定回路を含むことを特徴とする請求項１に記載の電力消費を制御するシステム。
8. 前記制御回路は、前記動作パラメータの内の１つ以上に基づいて、前記プロセッサ及び前記複数のメモリの内の少なくとも１つの電力消費を推定するよう、さらに構成されることを特徴とする請求項１に記載の電力消費を制御するシステム。
9. 前記制御回路は、第２電力制限を受信し、前記プロセッサ及び前記複数のメモリの前記複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能を前記電力消費が前記第２電力制限と同一であるか又はそれより低い動作状態に最適化するよう、さらに構成されることを特徴とする請求項１に記載の電力消費を制御するシステム。
10. 前記プロセッサは、前記制御回路を含むことを特徴とする請求項１に記載の電力消費を制御するシステム。
11. 電力消費を制御する方法において、
    制御回路にて電力制限を受信する段階と、
    前記制御回路によって、プロセッサ及び複数のメモリの電力消費を測定する段階と、
    前記制御回路によって、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記プロセッサと関連した目標機能を前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化する段階と、を有し、
    前記制御回路によって、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させる段階と、
    前記制御回路によって、前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算する段階と、
    前記制御回路によって、少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別する段階と、
    前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去する段階と、をさらに有することを特徴とする電力消費を制御する方法。
12. 前記メモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＮＶＲＡＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ ＲＡＭ）を含むことを特徴とする請求項１１に記載の電力消費を制御する方法。
13. 前記制御回路によって、第２電力制限を受信する段階と、
    前記制御回路によって、前記プロセッサ及び前記複数のメモリの前記複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能を前記電力消費が前記第２電力制限と同一であるか又はそれより低い動作状態に最適化する段階と、をさらに有することを特徴とする請求項１１に記載の電力消費を制御する方法。
14. 前記動作パラメータ、前記目標機能、及び前記電力制限を反復的に変更する時に使用する少なくとも１つの反復方法を含むコマンドを受信する段階をさらに有することを特徴とする請求項１１に記載の電力消費を制御する方法。
15. 前記制御回路によって前記最適化する段階は、前記制御回路によってＮｅｌｄｅｒ−Ｍｅａｄ方法及び調整下降方法の内の少なくとも一つに従って前記動作パラメータを反復的に変更する段階を含むことを特徴とする請求項１１に記載の電力消費を制御する方法。
16. 前記制御回路によって、前記動作パラメータの反複的変更を以前に最適化された動作状態の複数のセットに初期化する段階をさらに有することを特徴とする請求項１５に記載の電力消費を制御する方法。
17. 前記制御回路によって、前記動作パラメータの反複的変更を動作状態の任意セットに初期化する段階をさらに有することを特徴とする請求項１５に記載の電力消費を制御する方法。
18. 電力消費を制御するシステムにおいて、
    複数の装置と、
    前記複数の装置の各々に接続された制御回路と、を有し、
    前記制御回路は、電力制限を受信し、前記複数の装置の各々に含まれるプロセッサ及び複数のメモリの電力消費を測定し、前記プロセッサ及び前記複数のメモリの複数の動作パラメータを反復的に変更して、前記システムと関連した目標機能を前記電力消費が前記電力制限と同一であるか又はそれより低い動作状態に最適化するように構成され、
    前記制御回路は、前記電力消費が前記電力制限以下である動作パラメータの状態の複数のセットのそれぞれを使用して前記プロセッサ及び前記複数のメモリを動作させ、
    前記電力消費が前記電力制限以下である前記動作パラメータの状態の複数のセットのそれぞれについて前記目標機能の結果を計算し、
    少なくとも２つの連続した最適化シークェンスの間、一定に維持された状態を有する動作パラメータを識別し、
    前記識別された動作パラメータを以後の少なくとも１つの最適化シーケンスに対して前記動作パラメータから除去するように、さらに構成されることを特徴とする電力消費を制御するシステム。