JP2017055098A - Manufacturing method for semiconductor device and semiconductor manufacturing device for use therein - Google Patents
Manufacturing method for semiconductor device and semiconductor manufacturing device for use therein Download PDFInfo
- Publication number
- JP2017055098A JP2017055098A JP2016040129A JP2016040129A JP2017055098A JP 2017055098 A JP2017055098 A JP 2017055098A JP 2016040129 A JP2016040129 A JP 2016040129A JP 2016040129 A JP2016040129 A JP 2016040129A JP 2017055098 A JP2017055098 A JP 2017055098A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processed
- temperature
- oxide film
- reaction tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、炭化珪素(SiC)を材料とする半導体基板又はSiCを材料とする半導体層の表面を熱酸化してシリコン酸化膜(SiO2膜)を形成する工程を含む半導体装置の製造方法及びこれに用いる半導体製造装置に関する。 The present invention relates to a method of manufacturing a semiconductor device including a step of thermally oxidizing the surface of a semiconductor substrate made of silicon carbide (SiC) or a semiconductor layer made of SiC to form a silicon oxide film (SiO 2 film). The present invention relates to a semiconductor manufacturing apparatus used for this.
従来のSiC半導体装置として、SiCを材料とする半導体基板(以下、「SiC基板」という)又はSiCを材料とする半導体層(以下、「SiC層」という)を用いたMOSFETやMOSキャパシタ等が知られている。MOSFETのゲート絶縁膜やMOSキャパシタのキャパシタ絶縁膜としてはSiO2膜が利用されている。SiO2膜は、禁制帯幅が広く、且つ、半導体や金属との界面に高いエネルギー障壁を形成するという特徴により、高い絶縁特性を有する。このため、SiC半導体装置においてもSiO2膜を利用することが広く検討されている。 As conventional SiC semiconductor devices, MOSFETs, MOS capacitors, and the like using a semiconductor substrate made of SiC (hereinafter referred to as “SiC substrate”) or a semiconductor layer made of SiC (hereinafter referred to as “SiC layer”) are known. It has been. A SiO 2 film is used as a gate insulating film of a MOSFET or a capacitor insulating film of a MOS capacitor. The SiO 2 film has a high insulating property due to a wide band gap and a high energy barrier at the interface with a semiconductor or metal. For this reason, it is widely studied to use the SiO 2 film also in the SiC semiconductor device.
SiC基板又はSiC層の表面にSiO2膜を形成する方法としては、高温にしたSiC基板又はSiC層の表面を酸化性雰囲気に晒すことによる熱酸化法や、有機シラン系等の原料ガスを熱分解することによる化学気相成長(CVD)法、スパッタリング法等の物理気相成長(PVD)法が挙げられる。これらのSiO2膜の形成方法のうち、リーク電流や界面準位等の絶縁特性の視点からは熱酸化法が有利である。 As a method for forming the SiO 2 film on the surface of the SiC substrate or the SiC layer, a thermal oxidation method by exposing the surface of the SiC substrate or the SiC layer brought to a high temperature to an oxidizing atmosphere, or a source gas such as an organosilane is heated. Examples include chemical vapor deposition (CVD) by decomposition and physical vapor deposition (PVD) such as sputtering. Of these methods of forming the SiO 2 film, the thermal oxidation method is advantageous from the viewpoint of insulation characteristics such as leakage current and interface state.
しかしながら、SiC基板又はSiC層の表面に熱酸化法によりSiO2膜を形成する場合には、SiO2及びSiCの界面特有の界面欠陥が形成されることが報告されている。この界面欠陥によりSiO2及びSiCの界面の特性は劣悪なものとなる。このため、SiC基板又はSiC層の表面に、熱酸化法で形成されたSiO2膜からなるゲート絶縁膜を有するSiC−MOSFETのチャネル移動度は、SiCバルクの電子移動度から予測される値よりも極めて低く、トランジスタとしては実用化に至らない。このようにSiC−MOSFETのチャネル移動度は極めて小さいため、そのオン抵抗値(Ron)がその物性値から理論的に予測される値よりも極めて高い。 However, it has been reported that when an SiO 2 film is formed on the surface of a SiC substrate or SiC layer by a thermal oxidation method, an interface defect peculiar to the interface between SiO 2 and SiC is formed. Due to this interface defect, the characteristics of the interface between SiO 2 and SiC become poor. For this reason, the channel mobility of the SiC-MOSFET having the gate insulating film made of the SiO 2 film formed by the thermal oxidation method on the surface of the SiC substrate or the SiC layer is a value predicted from the electron mobility of the SiC bulk. However, it is not practical as a transistor. Thus, since the channel mobility of the SiC-MOSFET is extremely small, its on-resistance value (R on ) is extremely higher than a value theoretically predicted from its physical property values.
とりわけ四層周期六方晶の炭化珪素(4H−SiC)では、バルクの電子移動度は900cm2/Vs程度であるにもかかわらず、ドライ酸化等の通常の熱酸化法によってゲート酸化膜を形成したMOSFETのチャネル移動度は0〜5cm2/Vs程度と極めて低い。この原因は、チャネル部の伝導帯近傍の高い界面準位密度に起因するものと考えられている。 In particular, in the case of four-layered periodic hexagonal silicon carbide (4H—SiC), a gate oxide film was formed by a normal thermal oxidation method such as dry oxidation even though the bulk electron mobility was about 900 cm 2 / Vs. The channel mobility of the MOSFET is as extremely low as about 0 to 5 cm 2 / Vs. This is considered to be caused by a high interface state density in the vicinity of the conduction band of the channel portion.
SiO2及びSiCの界面特性を改善する一般的な手法としては、酸素(O2)を含む雰囲気でSiC基板又はSiC層の表面を酸化した後、POA(Post Oxidation Annealing)として一酸化二窒素(N2O)や一酸化窒素(NO)を含むガスを供給する方法が知られている(特許文献1参照)。この場合、酸化と同時に窒化が起こり、窒素が酸化膜中や界面のダングリングボンドの終端に寄与し、界面準位密度を低減する効果があるとされている。 As a general method for improving the interface characteristics of SiO 2 and SiC, after oxidizing the surface of the SiC substrate or the SiC layer in an atmosphere containing oxygen (O 2 ), dinitrogen monoxide (POA (Post Oxidation Annealing)) A method of supplying a gas containing N 2 O) or nitric oxide (NO) is known (see Patent Document 1). In this case, nitridation occurs simultaneously with oxidation, and nitrogen contributes to the termination of dangling bonds in the oxide film or at the interface, and is said to have an effect of reducing the interface state density.
また、O2又は水蒸気雰囲気中にて1100℃〜1200℃の範囲の温度でSiC基板又はSiC層の表面に熱酸化膜を形成し、不活性ガス中で降温することにより界面準位密度を低減する方法が提案されている(特許文献2参照)。 Moreover, a thermal oxide film is formed on the surface of the SiC substrate or SiC layer at a temperature in the range of 1100 ° C. to 1200 ° C. in an O 2 or water vapor atmosphere, and the interface state density is reduced by lowering the temperature in an inert gas. Has been proposed (see Patent Document 2).
しかしながら、特許文献1に記載のN2OやNOを含むガスを用いる方法では、窒素由来の電荷捕獲中心が酸化膜中に形成され、電気的ストレスに対する酸化膜の長期信頼性を悪化させる等の懸念がある。また、特許文献2に記載の不活性ガス中で降温することにより界面準位密度を低減する方法では、界面準位密度低減の効果は不十分である。
However, in the method using a gas containing N 2 O or NO described in
上記課題に鑑み、本発明は、SiC基板又はSiC層の表面を熱酸化してSiO2膜を形成する際に、SiO2及びSiCの界面準位密度を低減できる半導体装置の製造方法及びこれに用いる半導体製造装置を提供することを目的とする。 In view of the above problems, the present invention provides a method of manufacturing a semiconductor device capable of reducing the interface state density of SiO 2 and SiC when thermally oxidizing the surface of a SiC substrate or a SiC layer to form an SiO 2 film, and to this An object is to provide a semiconductor manufacturing apparatus to be used.
本発明の一態様は、(a)SiCを材料とする被処理基体の表面に酸化剤を含むガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成するステップと、(b)シリコン酸化膜を形成するステップ後に、ガス中の酸化剤の分圧を10Pa以下に低下して雰囲気を置換するステップと、(c)雰囲気を置換するステップ後に、被処理基体の温度を降温させるステップとを含む半導体装置の製造方法を提供する。 According to one aspect of the present invention, (a) supplying a gas containing an oxidant to the surface of a substrate to be processed using SiC as a material to thermally oxidize the surface of the substrate to be processed to form a silicon oxide film; (B) After the step of forming the silicon oxide film, the step of replacing the atmosphere by reducing the partial pressure of the oxidant in the gas to 10 Pa or less; and (c) The temperature of the substrate to be processed after the step of replacing the atmosphere And a step of lowering the temperature of the semiconductor device.
本発明の他の態様は、(a)SiCを材料とする被処理基体の表面に酸化剤を含むガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成する工程と、(b)シリコン酸化膜を形成する工程の後、被処理基体の温度を、被処理基体の表面の酸化が停止する温度まで、シリコン酸化膜の形成終了から2秒以内に降温させる工程とを含む半導体装置の製造方法を提供する。 In another aspect of the present invention, (a) a step of forming a silicon oxide film by thermally oxidizing the surface of the substrate to be processed by supplying a gas containing an oxidant to the surface of the substrate to be processed made of SiC. And (b) after the step of forming the silicon oxide film, lowering the temperature of the substrate to be processed within 2 seconds from the completion of the formation of the silicon oxide film to a temperature at which the oxidation of the surface of the substrate to be processed is stopped. The manufacturing method of the semiconductor device containing this is provided.
本発明の更に他の態様は、(a)SiCを材料とする被処理基体を収納する反応管と、(b)反応管内に酸化剤を含むガスを供給するガス供給管とを備え、ガスを供給することにより被処理基体の表面を熱酸化してシリコン酸化膜を形成し、シリコン酸化膜を形成した後に、反応管内における酸化剤の分圧を10Pa以下に低下させ、その後に反応管内を降温させる半導体製造装置を提供する。 Still another embodiment of the present invention includes (a) a reaction tube that houses a substrate to be processed made of SiC, and (b) a gas supply tube that supplies a gas containing an oxidant into the reaction tube. The surface of the substrate to be processed is thermally oxidized to form a silicon oxide film. After the silicon oxide film is formed, the partial pressure of the oxidant in the reaction tube is reduced to 10 Pa or less, and then the temperature in the reaction tube is lowered. A semiconductor manufacturing apparatus is provided.
本発明の更に他の態様は、(a)SiCを材料とする被処理基体を収納する反応管と、(b)反応管内に酸化剤を含むガスを供給するガス供給管とを備え、ガスを供給することにより、被処理基体の表面を熱酸化してシリコン酸化膜を形成し、シリコン酸化膜を形成後、被処理基体の温度を、被処理基体の表面の酸化が停止する温度まで、シリコン酸化膜の形成終了から2秒以内に降温させる半導体製造装置を提供する。 Still another embodiment of the present invention includes (a) a reaction tube that houses a substrate to be processed made of SiC, and (b) a gas supply tube that supplies a gas containing an oxidant into the reaction tube. By supplying, the surface of the substrate to be processed is thermally oxidized to form a silicon oxide film, and after forming the silicon oxide film, the temperature of the substrate to be processed is changed to a temperature at which the oxidation of the surface of the substrate to be processed is stopped. Provided is a semiconductor manufacturing apparatus capable of lowering the temperature within 2 seconds from the end of formation of an oxide film.
本発明によれば、SiC基板又はSiC層の表面を熱酸化してSiO2膜を形成する際に、SiO2及びSiCの界面準位密度を低減できる半導体装置の製造方法及びこれに用いる半導体製造装置を提供することができる。 According to the present invention, when a SiO 2 film is formed by thermally oxidizing the surface of a SiC substrate or a SiC layer, a method for manufacturing a semiconductor device capable of reducing the interface state density of SiO 2 and SiC, and a semiconductor manufacturing used for the same An apparatus can be provided.
以下において、本発明の第1及び第2の実施形態を図面を参照して説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 In the following, first and second embodiments of the present invention will be described with reference to the drawings. In the description of the drawings referred to in the following description, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
更に、以下に示す第1及び第2の実施形態は、本発明の技術的思想を具体化するための半導体製造装置及び半導体装置を例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。 Further, the first and second embodiments described below exemplify a semiconductor manufacturing apparatus and a semiconductor device for embodying the technical idea of the present invention, and the technical idea of the present invention is configured as follows. The material of the parts, their shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the technical scope defined by the claims described in the claims.
また、本明細書において説明する半導体装置の導電型は一例であり、以下の説明に用いた導電型の選択に限定される必要はない。また、本明細書及び添付図面においては、n又はpを冠記した層や領域では、それぞれ電子又は正孔が多数キャリアであることを意味する。また、nやpに上付き文字で付す+及び−は、+及び−の付記されていない半導体領域に比してそれぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。+及び−を含めたnやpの表記が同じ場合は近い濃度であることを示すが、濃度が同等とは限らない。また、本明細書では、ミラー指数の表記において、「−」はその直後の指数に付くバーを意味しており、指数の前に「−」を付けることで負の指数を表している。 Further, the conductivity type of the semiconductor device described in this specification is an example, and it is not necessary to be limited to the selection of the conductivity type used in the following description. Further, in the present specification and the accompanying drawings, it means that electrons or holes are majority carriers in the layers and regions with n or p, respectively. Further, + and − attached to n and p by superscript means that the semiconductor region has a relatively high or low impurity density as compared with a semiconductor region where + and − are not added. When n and p including + and − are the same, it indicates a close concentration, but the concentration is not necessarily equal. Further, in this specification, in the Miller index notation, “−” means a bar attached to the index immediately after that, and “−” is added before the index to indicate a negative index.
また、本明細書において、「上側」「下側」等の「上」「下」の定義は、図示した断面図上の単なる表現上の問題であって、例えば、半導体装置の方位を90°変えて観察すれば「上」「下」の称呼は、「左」「右」になり、180°変えて観察すれば「上」「下」の称呼の関係は逆になることは勿論である。 In this specification, the definitions of “upper” and “lower” such as “upper” and “lower” are merely representational problems on the illustrated cross-sectional view. For example, the orientation of the semiconductor device is 90 °. If the observation is changed, the designations of “upper” and “lower” become “left” and “right”, and if the observation is changed by 180 °, the relations of the designations “upper” and “lower” are of course reversed. .
<半導体製造装置>
本発明の第1の実施形態に係る半導体製造装置は、図1に示すように、SiCからなる被処理基体100を収納する略円筒形の石英からなる反応管101と、反応管101の周囲に設けられた加熱手段102と、反応管101内に配置され、被処理基体100を複数枚保持可能なサセプタ103とを備える酸化炉である。SiCからなる被処理基体100は、SiC基板の単層構造や、最上面がSiC層である多層構造を有する。サセプタ103はSiCを含む材料からなることが好ましい。加熱手段102としては、例えば赤外線ランプ等が使用可能である。
<Semiconductor manufacturing equipment>
As shown in FIG. 1, the semiconductor manufacturing apparatus according to the first embodiment of the present invention includes a
反応管101の上流側には複数のガス供給管105,106の一端がそれぞれ接続され、複数のガス供給管105,106の他端には不活性ガス供給源113及び酸化剤供給源114がそれぞれ接続されている。ガス供給管105,106の経路の途中にはガス流量を調整可能なガスバルブ107,108が設けられている。不活性ガス供給源113は、アルゴン(Ar)、ヘリウム(He)、窒素(N2)又はこれらの混合ガス等の不活性ガスを、ガス供給管105を介して反応管101に供給する。酸化剤供給源114は、O2、水蒸気、NO、N2O又はこれらの混合ガス等の酸化剤を含むガス(酸化ガス)を、ガス供給管106を介して反応管101に供給する。酸化剤供給源114は、後述するPOAプロセスにおいては、O2、水蒸気、NO、NO2、アンモニア(NH3)ガス又はこれらの混合ガス等のガスを、ガス供給管106を介して反応管101に供給する。
One end of a plurality of
反応管101の下流側には、排気管109を介して真空ポンプ110が接続されている。真空ポンプ110としては、ターボ分子ポンプ、クライオポンプ又はロータリーポンプ等が使用可能である。反応管101の内部には、反応管101内及び被処理基体100の温度を測定する温度測定手段112が設けられている。温度測定手段112としては、B型熱電対(ロジウム30%の白金ロジウム合金―ロジウム6%の白金ロジウム合金)等が使用可能である。反応管101の内部には、反応管101内のガス中の酸化剤の濃度の分圧を測定可能な酸化剤濃度計111が設けられている。
A
温度測定手段112、酸化剤濃度計111、加熱手段102、ガスバルブ107,108、真空ポンプ110には制御部120が電気的に接続されている。制御部120は、温度測定手段112により測定された反応管101内及び被処理基体100の温度や、酸化剤濃度計111により測定された酸化剤の濃度に基づいて、加熱手段102の加熱温度、不活性ガスの流量、酸化剤の流量、真空ポンプ110による排気量等を制御する。制御部120は中央演算処理装置(CPU)の機能を有するマイクロプロセッサやメモリ等で構成される。
A
<酸化膜の形成方法>
次に、図1に示した本発明の第1の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図1〜図3を参照しながら説明する。酸化膜形成工程は、図2のフローチャートに示すように、ステップS10の昇温プロセス、ステップS11の酸化プロセス、ステップS12の雰囲気置換プロセス、ステップS13の降温プロセスを含む。
<Method for forming oxide film>
Next, an example of an oxide film forming process using the semiconductor manufacturing apparatus according to the first embodiment of the present invention shown in FIG. 1 will be described with reference to FIGS. As shown in the flowchart of FIG. 2, the oxide film forming step includes a temperature raising process in step S10, an oxidation process in step S11, an atmosphere replacement process in step S12, and a temperature lowering process in step S13.
図1に示すように、反応管101内のサセプタ103にSiCを材料とする被処理基体100を予め固定しておく。この例は、サセプタ103に対して被処理基体100が複数であるバッチ式となっているが、サセプタ103に1つの被処理基体100を載置する枚葉式としてもよい。枚葉式の場合、反応管101の容積を小さくでき、雰囲気置換をより効率的に行うことができる。
As shown in FIG. 1, a substrate to be processed 100 made of SiC is fixed in advance to a
まず、図2のステップS10の昇温プロセスを実施する。昇温プロセスでは、図3(a)に示すように、時刻t10〜t11において、加熱手段102により被処理基体100を加熱して、反応管101内及び被処理基体100をSiCの熱酸化が可能な所定の温度T1まで昇温する。
First, the temperature raising process in step S10 in FIG. 2 is performed. In the temperature raising process, as shown in FIG. 3A, at time t10 to t11, the substrate to be processed 100 is heated by the heating means 102, and the
次に、図2のステップS11の酸化プロセスを実施する。酸化プロセスでは、図3(a)に示すように、時刻t11〜t12において、加熱手段102により加熱を継続し、温度測定手段112により測定される被処理基体100の温度T1を、SiCの熱酸化が可能な1250℃以上且つ1600℃以下程度の温度範囲で保持する。酸化剤供給源114が、O2、水蒸気、NO、N2O又はこれらの混合ガス等の酸化剤を含むガスを反応管101内に供給し、反応管101内を乾燥酸素雰囲気とする。これにより、大気圧の乾燥酸素雰囲気中にて被処理基体100の表面が熱酸化され、例えば厚さ30nm程度のSiO2膜が形成される。
Next, the oxidation process of step S11 in FIG. 2 is performed. In the oxidation process, as shown in FIG. 3A, at time t11 to t12, heating is continued by the heating means 102, and the temperature T1 of the substrate to be processed 100 measured by the temperature measuring means 112 is changed to thermal oxidation of SiC. Is maintained in a temperature range of about 1250 ° C. or higher and 1600 ° C. or lower. The
次に、図2のステップS12の雰囲気置換プロセスを実施する。雰囲気置換プロセスでは、図3(a)に示すように、時刻t12〜t13において、例えば1250℃以上の温度T1で、真空ポンプ110を用いて反応管101内を排気することにより反応管101内に残留している酸化剤を含むガスを除去して、酸化剤濃度計111により測定される酸化剤の分圧を10Pa以下に低下させる。
Next, the atmosphere replacement process in step S12 of FIG. 2 is performed. In the atmosphere replacement process, as shown in FIG. 3A, at time t12 to t13, the
引き続き、時刻t13〜t14において、1250℃以上の温度T1で、不活性ガス供給源113が、Ar、He、N2又はこれらの混合ガス等の不活性ガスを反応管101内に供給することにより、反応管101内の圧力を大気圧となるまで上昇させて、反応管101内を不活性ガス雰囲気に置換する。なお、雰囲気置換プロセスは、酸化プロセスの温度と同一の温度で実施してもよく、酸化プロセスの温度とは異なる温度(酸化プロセスの温度よりも高温又は低温)で実施してもよい。
Subsequently, at times t13 to t14, the inert
次に、図2のステップS13の降温プロセスを実施する。降温プロセスでは、図3(a)に示すように、時刻t14〜t15において、加熱手段102による加熱を停止して、Ar雰囲気中で800℃以下まで反応管101内及び被処理基体100を冷却し降温させる。その後、反応管101内からSiO2膜が形成された被処理基体100を取り出し、酸化膜形成工程を完了する。
Next, the temperature lowering process in step S13 of FIG. 2 is performed. In the temperature lowering process, as shown in FIG. 3A, at time t14 to t15, heating by the heating means 102 is stopped, and the inside of the
なお、ステップS12の雰囲気置換プロセスにおいて、図3(a)に示したような真空ポンプ110を用いた排気をせずに、図3(b)に示すように、時刻t12〜t14においてAr等の不活性ガスを反応管101内に導入して反応管101内に残留している酸化剤を希釈することにより、反応管101内の酸化剤の分圧を10Pa以下まで低下させるとともに、雰囲気を置換してもよい。
In the atmosphere replacement process in step S12, without evacuation using the
また、ステップS12の雰囲気置換プロセスにおいて、図3(c)に示すように、時刻t12〜t14において、真空ポンプ110を用いた排気のみを実施して、酸化剤濃度計111により測定される酸化剤の分圧を10Pa以下に低下させ、図3(a)に示したようなその後の不活性ガスを導入する処理は実施しなくてもよい。但し、不活性ガスによる冷却効果が失われるため、その後の降温プロセスに必要な時間は長くなる。
Further, in the atmosphere replacement process in step S12, as shown in FIG. 3C, only the exhaust using the
<半導体装置の製造方法>
次に、本発明の第1の実施形態に係るSiC半導体装置の製造方法の一例として、図4に示すMOSキャパシタを製造する場合を説明する。図4に示すMOSキャパシタは、n+型のSiC基板1と、SiC基板1上に配置されたn型のSiC層2と、SiC層2上に配置されたキャパシタ絶縁膜(SiO2膜)3と、キャパシタ絶縁膜3上に配置された電極4と、SiC基板1の裏面に配置された電極5とを備える。SiC基板1とSiC層2とで本発明の第1の実施形態に係る被処理基体(1,2)を構成している。また、SiC層2、キャパシタ絶縁膜(SiO2膜)3及び電極4によりキャパシタが構成される。
<Method for Manufacturing Semiconductor Device>
Next, the case of manufacturing the MOS capacitor shown in FIG. 4 will be described as an example of the method of manufacturing the SiC semiconductor device according to the first embodiment of the present invention. 4 includes an n + -
次に、本発明の第1の実施形態に係る酸化膜形成工程を含む、図4に示したMOSキャパシタの製造方法の一例を、図5(a)〜図5(d)を参照しながら説明する。 Next, an example of a method of manufacturing the MOS capacitor shown in FIG. 4 including the oxide film forming step according to the first embodiment of the present invention will be described with reference to FIGS. 5 (a) to 5 (d). To do.
まず、不純物密度7×1017〜5×1018cm−3程度のn+型のSiC基板1を用意する。SiC基板1としては、例えば4H−SiCの(0001)基板((0001)面から0〜8度オフ基板)が使用可能である。図5(a)に示すように、SiC基板1上に不純物密度5×1016cm−3程度のn型のSiC層(エピタキシャル層)2を5μm程度成長させ、SiC基板1とSiC層2とを有する被処理基体(1,2)を用意する。本発明の第1の実施形態に係る被処理基体(1,2)は、特定の方位面を定義する平坦な表面を持つことが好ましい。エピタキシャル成長後の被処理基体(1,2)も、特定の方位面である(0001)面から0〜8度オフした平坦な表面を有することは勿論である。
First, an n + -
次に、被処理基体(1,2)を洗浄した後に、図1に示した酸化炉内に被処理基体(1,2)を収納し、上述した本発明の第1の実施形態に係る酸化膜形成工程を実施する。この結果、図5(b)に示すように、SiC層2の表面の全面に厚さ30nm程度のSiO2膜からなるキャパシタ絶縁膜3が形成されるとともに、SiC基板1の裏面の全面にもSiO2膜3xが形成される。
Next, after cleaning the substrate to be processed (1, 2), the substrate to be processed (1, 2) is accommodated in the oxidation furnace shown in FIG. 1, and the oxidation according to the first embodiment of the present invention described above. A film forming step is performed. As a result, as shown in FIG. 5B, a
次に、室温での蒸着法又はスパッタ法等により、図5(c)に示すように、キャパシタ絶縁膜3の表面の全面にアルミニウム(Al)等の金属膜4を堆積する。その後、金属膜4上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、ドライエッチング等により金属膜4の一部を選択的に除去することにより、図5(d)に示すように、ドット状の電極4を形成する。
Next, as shown in FIG. 5C, a
次に、研削又はウェットエッチング等によりSiC基板1の裏面のSiO2膜3xを除去する。その後、蒸着法やスパッタ法等により、図4に示すように、SiC基板1の裏面の全面にAl等からなる電極5を形成することにより、MOSキャパシタが完成する。
Next, the SiO 2 film 3x on the back surface of the
本発明の第1の実施形態によれば、MOSキャパシタのSiO2膜からなるキャパシタ絶縁膜3を形成する際に、雰囲気置換プロセスにおいて、反応管101内の酸化剤の分圧を10Pa以下まで低下させて、降温プロセス開始時の酸化剤の分圧を10Pa以下とすることで、SiC及びSiO2の界面準位密度を低減できる。したがって、SiC層2上に良質な酸化膜3を形成することができる。
According to the first embodiment of the present invention, when forming the
<第1の実施例>
第1の実施例として、図4に示したMOSキャパシタを作製した。MOSキャパシタのキャパシタ絶縁膜の形成工程においては、図2及び図3(a)に示した酸化膜形成工程を実施した。ステップS11の酸化プロセスにおいては、大気圧の乾燥酸素雰囲気中にて、図5(a)と同様なSiC基板1とSiC層2とからなる被処理基体(1,2)を1400℃で酸化し、SiC層2の表面に厚さ30nmのキャパシタ酸化膜3を形成した。ステップS12の雰囲気置換プロセスにおいて、1400℃にて真空ポンプ110を用いて反応管101内の酸化剤の除去を行い、酸化剤(酸素)の分圧を10Pa以下とした。その後、Arを反応管101内に導入し、反応管101内の圧力を大気圧とした。ステップS13の降温プロセスにおいて、キャパシタ酸化膜3が形成された被処理基体(1,2)をAr雰囲気中で800℃以下まで降温させた後、キャパシタ酸化膜3が形成された被処理基体(1,2)を反応管101内から取り出した。
<First embodiment>
As a first example, the MOS capacitor shown in FIG. 4 was produced. In the step of forming the capacitor insulating film of the MOS capacitor, the oxide film forming step shown in FIGS. 2 and 3A was performed. In the oxidation process of step S11, the substrate to be processed (1, 2) composed of the
第1の実施例と比較する比較例Aとして、酸化プロセス後に雰囲気置換プロセスを実施せずに、直ちに降温プロセスを大気圧酸素雰囲気中で開始する点を異ならせ、他は同様の方法でMOSキャパシタを作製した。比較例Bとして、雰囲気置換プロセスにおいて真空ポンプ110を用いて酸化剤の分圧を100Paまで低下させた後に降温プロセスを開始してArを導入する点を異ならせ(即ち酸化剤の分圧を異ならせ)、他は同様の方法でMOSキャパシタを作製した。
As a comparative example A to be compared with the first embodiment, the MOS capacitor is replaced by the same method except that the temperature lowering process is immediately started in the atmospheric pressure oxygen atmosphere without performing the atmosphere replacement process after the oxidation process. Was made. As a comparative example B, in the atmosphere replacement process, the
第1の実施例及び比較例A,Bに係るMOSキャパシタをC−Vメータで測定し、1MHzのC−V特性と擬静的(Quasi−Static)C−V特性によるハイ・ロウ(High−Low)法により界面準位密度Ditの差を調査した。図6に、第1の実施例に係るMOSキャパシタの測定結果から得られた界面準位密度Ditを比較例A,Bとともに示す。図6の横軸はバンドギャップ内の界面準位エネルギー(Ecは導電帯エネルギー端)を示し、縦軸は界面準位密度Ditを示す。 The MOS capacitors according to the first embodiment and the comparative examples A and B were measured with a CV meter, and the high-low (High-) due to the CV characteristics of 1 MHz and the quasi-static CV characteristics. The difference in interface state density Dit was investigated by the Low method. Figure 6 shows the interface state density D it obtained from the measurement results of the MOS capacitor according to the first embodiment Comparative Example A, with B. The horizontal axis in FIG. 6 represents the interface state energy (Ec is the conduction band energy edge) in the band gap, and the vertical axis represents the interface state density Dit .
図6に示すように、降温プロセス時の雰囲気で比較すると、比較例Aに対して比較例Bでは、エネルギーの深い(Ec−Eが大きい)界面準位密度Ditの低減効果は見られるものの、エネルギーの浅い界面準位密度Ditの低減効果は小さい。一方、第1の実施例では、エネルギーの深い界面準位、浅い界面準位ともに界面準位密度Ditの低減効果が認められる。 As shown in FIG. 6, when compared with the atmosphere during the temperature decrease process, in Comparative Example B compared with Comparative Example A, a deep (Ec-E is large) energy although the effect of reducing the interface state density D it is seen shallow interface state reduction of the density D it energy is small. On the other hand, in the first embodiment, the effect of reducing the interface state density Dit is recognized for both the deep interface state and the shallow interface state.
このように、第1の実施例によれば、降温プロセス時の反応管101内の酸化剤の分圧を10Pa以下に低下させることで、SiC及びSiO2の界面に偏析している炭素由来の欠陥面密度を2×1012cm−2以下に低減でき、界面準位密度Ditを低減できた。
Thus, according to the first example, by reducing the partial pressure of the oxidant in the
<第2の実施例>
次に、第2の実施例として、第1の実施例と同様のMOSキャパシタを、酸化プロセス時の温度を変えて複数作製した。酸化プロセスでは、大気圧の乾燥酸素雰囲気中にて1150℃、1200℃、1250℃、1300℃、1450℃、1600℃で酸化し、SiC層上に厚さ30nmのキャパシタ酸化膜を形成し、それぞれ第2の実施例A〜Fとした。
<Second embodiment>
Next, as a second example, a plurality of MOS capacitors similar to those in the first example were manufactured at different temperatures during the oxidation process. In the oxidation process, oxidation was performed at 1150 ° C., 1200 ° C., 1250 ° C., 1300 ° C., 1450 ° C., and 1600 ° C. in a dry oxygen atmosphere at atmospheric pressure, and a capacitor oxide film having a thickness of 30 nm was formed on the SiC layer. It was set as 2nd Example AF.
第2の実施例A〜Fに係るMOSキャパシタをC−Vメータで測定し、1MHzのC−V特性と擬静的C−V特性によるハイ・ロウ法により界面準位密度Ditの差を調査した。図7に、第2の実施例A〜Fの測定結果から得られた界面準位密度Ditを示す。図7に示すように、1250℃以下の酸化温度の実施例A,B,Cでは、酸化温度が高くなるほど界面準位密度Ditが減少した。一方、1300℃以上の酸化温度の実施例D,E,Fでは、界面準位密度に有意な差は見られなかった。 The MOS capacitor according to the second embodiment A~F measured by C-V meter, by the high-low method using C-V characteristics and擬静manner C-V characteristics of 1MHz the difference in interface state density D it investigated. Figure 7 shows the interface state density D it obtained from the measurement result of the second embodiment to F. As shown in FIG. 7, in Examples A, B, and C having an oxidation temperature of 1250 ° C. or lower, the interface state density Dit decreased as the oxidation temperature increased. On the other hand, in Examples D, E, and F having an oxidation temperature of 1300 ° C. or higher, no significant difference was observed in the interface state density.
第2の実施例によれば、酸化プロセスを1250℃以下で実施すると界面準位密度Ditが増加した。このため、酸化プロセスを1250℃以下で実施する場合には、降温プロセスを酸化剤の分圧を10Pa以下で実施し、界面準位密度Ditを低減することが特に有効である。 According to the second example, when the oxidation process was performed at 1250 ° C. or lower, the interface state density D it increased. Therefore, when the oxidation process is performed at 1250 ° C. or lower, it is particularly effective to perform the temperature lowering process at a partial pressure of the oxidizing agent of 10 Pa or lower to reduce the interface state density Dit .
<第1の変形例>
本発明の第1の実施形態の第1の変形例として、酸化膜形成工程の変形例を説明する。本発明の第1の実施形態の第1の変形例に係る酸化膜形成工程は、図8に示すように、ステップS20の昇温プロセス、ステップS21の酸化プロセス、ステップS22のPOAプロセス、ステップS23の雰囲気置換プロセス、ステップS24の降温プロセスを含む。即ち、ステップS21の酸化プロセスと、ステップS23の雰囲気置換プロセスの間に、ステップS22のPOAプロセスが追加されている点が、図2に示した本発明の第1の実施形態に係る酸化膜形成工程の手順と異なる。
<First Modification>
As a first modification of the first embodiment of the present invention, a modification of the oxide film forming step will be described. As shown in FIG. 8, the oxide film forming process according to the first modification of the first embodiment of the present invention includes a temperature rising process at step S20, an oxidation process at step S21, a POA process at step S22, and a step S23. Atmosphere replacement process, and the temperature lowering process of step S24. That is, the POA process of step S22 is added between the oxidation process of step S21 and the atmosphere replacement process of step S23. The oxide film formation according to the first embodiment of the present invention shown in FIG. Different from the process procedure.
図8のステップS20において、昇温プロセスを実施する。昇温プロセスでは、図9(a)に示すように、時刻t20〜t21において、加熱手段102により加熱して所定の温度T1まで昇温させる。次に、図8のステップS21において、酸化プロセスを実施する。酸化プロセスでは、図9(a)に示すように、時刻t21〜t22において、ステップS11の酸化プロセスと同様に、所定の温度T1(1250℃〜1600℃程度)に加熱しながら酸化剤を含むガスを供給して、被処理基体100の表面を熱酸化してSiO2膜を形成する。 In step S20 of FIG. 8, a temperature raising process is performed. In the temperature raising process, as shown in FIG. 9A, at time t20 to t21, the heating means 102 heats and raises the temperature to a predetermined temperature T1. Next, in step S21 of FIG. 8, an oxidation process is performed. In the oxidation process, as shown in FIG. 9A, at time t21 to t22, as in the oxidation process of step S11, a gas containing an oxidant while being heated to a predetermined temperature T1 (about 1250 ° C. to 1600 ° C.). And the surface of the substrate to be processed 100 is thermally oxidized to form a SiO 2 film.
次に、図8のステップS22において、POAプロセスを実施する。POAプロセス前に酸素雰囲気で降温すると界面特性が悪くなるので、POAプロセスでは、図9(a)に示すように、酸化プロセスから降温せずに同じ温度T1でPOAプロセスを実施する。時刻t23〜t24において、酸化剤供給源114がO2、水蒸気、NO、NO2、NH3又はこれらの混合ガス等を含むガスを反応管101内に供給しながら熱処理(アニール)を行う。
Next, in step S22 of FIG. 8, a POA process is performed. If the temperature is lowered in an oxygen atmosphere before the POA process, the interface characteristics deteriorate. Therefore, in the POA process, as shown in FIG. 9A, the POA process is performed at the same temperature T1 without lowering the temperature from the oxidation process. From time t23 to t24, the
なお、時刻t22〜t23の間隔を空けずに、時刻t22から直ちに、O2、水蒸気、NO、NO2、NH3又はこれらの混合ガス等を含むガスの反応管101内への供給を開始してもよい。即ち、時刻t22〜t24においてガスを反応管101内に供給しながら熱処理(アニール)を行ってもよい。また、時刻t22〜t23で、ステップS21の酸化プロセスからステップS22のPOAプロセスとする際に、酸化プロセスの温度よりも低い温度(例えば1000℃〜1100℃程度)に降温する場合は、該降温前にも更に雰囲気置換プロセスを加えるのがよい。
Note that the supply of the gas containing O 2 , water vapor, NO, NO 2 , NH 3, or a mixed gas thereof into the
次に、図8のステップS23の雰囲気置換プロセスを実施する。雰囲気置換プロセスでは、図9(a)に示すように、時刻t24〜t25において、所定の温度T1で真空ポンプ110を用いて反応管101内を排気することにより、反応管101内に残留したPOAプロセスで用いたガスを除去し、反応管101内における酸化剤の分圧を10Pa以下まで低下させる。
Next, the atmosphere replacement process in step S23 of FIG. 8 is performed. In the atmosphere replacement process, as shown in FIG. 9A, the POA remaining in the
引き続き、時刻t25〜t26において、不活性ガス供給源113から反応管101内へ不活性ガスを導入し、不活性ガス雰囲気に置換する。なお、雰囲気置換プロセスの温度は、POAプロセスと同一の温度で実施してもよく、酸化プロセスの温度とは異なる温度(酸化プロセスの温度よりも高温又は低温)で実施してもよい。
Subsequently, at times t25 to t26, an inert gas is introduced from the inert
次に、図8のステップS24において、降温プロセスを実施する。降温プロセスでは、図9(a)に示すように、時刻t26〜t27において、加熱手段102を停止して、不活性ガス雰囲気で所定の温度(例えば800℃)以下まで降温させる。 Next, in step S24 of FIG. 8, a temperature lowering process is performed. In the temperature lowering process, as shown in FIG. 9A, at time t26 to t27, the heating means 102 is stopped and the temperature is lowered to a predetermined temperature (for example, 800 ° C.) or lower in an inert gas atmosphere.
第1の変形例によれば、酸化プロセス後にPOAプロセスを実施する場合でも、POAプロセス後の雰囲気置換プロセスにおいて、反応管101内の酸化剤の分圧を10Pa以下まで低下させて、降温プロセス開始時の酸化剤の分圧を10Pa以下とすることで、SiC及びSiO2の界面準位密度を低減できる。したがって、被処理基体100の表面に良質なSiO2膜を形成することができる。
According to the first modification, even when the POA process is performed after the oxidation process, the partial pressure of the oxidant in the
なお、図8のステップS23の雰囲気置換プロセスにおいて、図9(a)に示したような真空ポンプ110を用いた排気をせずに、図9(b)に示すように、時刻t24〜t26においてAr等の不活性ガスを反応管101内に導入して酸化剤を希釈することにより、反応管101内の酸化剤の分圧を10Pa以下まで低下させ、雰囲気を置換してもよい。
In the atmosphere replacement process in step S23 in FIG. 8, without exhausting using the
また、図8のステップS23の雰囲気置換プロセスにおいて、図9(c)に示すように、時刻t24〜t26において、真空ポンプ110を用いた排気を実施して、酸化剤濃度計111により測定される酸化剤の分圧を10Pa以下に低下させる処理のみ行ってもよく、図9(a)に示したようなその後の不活性ガスを導入しなくてもよい。但し、不活性ガスによる冷却効果が失われるため、その後の降温プロセスに必要な時間は長くなる。
Further, in the atmosphere replacement process in step S23 of FIG. 8, as shown in FIG. 9C, the evacuation using the
<第2の変形例>
本発明の第1の実施形態の第2の変形例に係る半導体装置の製造方法として、図10に示す横型のMOSFETの製造方法を説明する。本発明の第1の実施形態の第2の変形例に係る半導体装置は、図10に示すように、p+型のSiC基板6と、SiC基板6上に配置されたp型のエピタキシャル層7とを備える。エピタキシャル層7の上部には、ドレイン領域12、ソース領域13及びグラウンド領域(コンタクト領域)14が形成されている。ドレイン領域12、ソース領域13及びグラウンド領域14上にはSiCと金属との反応層20a,20bが形成され、反応層20a,20b上には電極21a,21bが形成されている。SiC基板6の裏面には電極22が配置されている。エピタキシャル層7上にはSiO2膜からなるゲート絶縁膜17を介してゲート電極18が配置され、ゲート電極18上には電極21cが配置されている。
<Second Modification>
A method of manufacturing the lateral MOSFET shown in FIG. 10 will be described as a method of manufacturing the semiconductor device according to the second modification of the first embodiment of the present invention. A semiconductor device according to a second modification of the first embodiment of the present invention includes a p +
次に、本発明の第1の実施形態に係る第2の変形例に係る半導体装置の製造方法の一例を図11(a)〜図13(c)を用いて説明する。 Next, an example of a method of manufacturing a semiconductor device according to the second modification example according to the first embodiment of the present invention will be described with reference to FIGS. 11 (a) to 13 (c).
まず、p+型のSiC基板6として、不純物密度5×1017〜3×1018cm−3程度の4H−SiC基板((000−1)面0〜8度オフ基板、好ましくは0〜4度オフ基板)を用意する。そして、図11(a)に示すように、SiC基板6上に、不純物密度1×1016cm−3程度のp型のエピタキシャル層7を成長して、SiC基板6とエピタキシャル層7とを有する被処理基体(6,7)を用意する。
First, as the p + -
次に、エピタキシャル層7の表面上に減圧(LP)CVD法等により厚さ1μmのSiO2膜を堆積する。そして、フォトリソグラフィ技術を用いてSiO2膜の一部を選択的に除去して、図11(b)に示すようにSiO2膜からなるマスク8のパターンを形成する。その後、マスク8を用いて、例えば燐イオン9を基板温度500℃、40keV〜250keVの多段加速エネルギー、各段におけるドーズ量2×1015〜1×1016cm−2として、最終的な注入量が1×1020〜1×1021cm−3となるように、選択的にイオン注入する。その後、ドライエッチング等によりマスク8を除去する。
Next, a 1 μm thick SiO 2 film is deposited on the surface of the
次に、エピタキシャル層7の表面上にLPCVD法により、厚さ1μmのSiO2膜を堆積し、フォトリソグラフィ技術を用いてSiO2膜の一部を選択的に除去して、図11(c)に示すようにSiO2膜からなるマスク10のパターンを形成する。その後、マスク10を用いて、例えばアルミニウムイオン11を基板温度500℃、40keV〜200keVの多段加速エネルギー、各段におけるドーズ量5×1015〜2×1016cm−2として、最終的な注入量が1×1020〜1×1021cm−3となるように、選択的にイオン注入する。その後、ドライエッチング等によりマスク10を除去する。次に、Ar雰囲気中にて1600℃で5分間にわたる活性化アニールを行うことにより、図12(a)に示すように、エピタキシャル層7の上部にドレイン領域12、ソース領域13及びグラウンド領域14を選択的に形成する。
Next, a SiO 2 film having a thickness of 1 μm is deposited on the surface of the
次に、LPCVD法により厚さ0.5μmのフィールド酸化膜15を堆積する。フィールド酸化膜15上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いたウェットエッチングにより、フィールド酸化膜15の一部を除去して、図12(b)に示すように、アクティブ領域16を画定する矩形の窓部を形成する。
Next, a
次に、アクティブ領域16を定義したエピタキシャル層7を有する被処理基体(6,7)を洗浄した後に、上述した本発明の第1の実施形態に係る酸化膜形成工程を実施する。例えば、SiCを含む材料で構成されたサセプタ103上に設置する。そして、温度測定手段112を用いて温度をモニタしながら加熱手段102を用いて被処理基体(6,7)を加熱し、1300℃の乾燥酸素雰囲気中にて酸化プロセスを実施する。この結果、図12(c)に示すように、厚さ50nmのSiO2膜からなるゲート絶縁膜17をアクティブ領域16内のエピタキシャル層7の表面に形成する。その後、真空ポンプ110を用いて酸化剤の分圧を10Pa以下の圧力となるまで排気し、その後、Arガスを導入して不活性ガス雰囲気に置換する。その後、降温プロセスにて800℃以下まで半導体基体を降温する。
Next, after cleaning the substrate to be processed (6, 7) having the
次に、ゲート絶縁膜17上には、LPCVD法によって多結晶シリコン膜を0.3μmの厚さで堆積する。フォトリソグラフィ技術を用いて多結晶シリコン膜をパターン加工して、図13(a)に示すようにゲート絶縁膜17の上にゲート電極18を形成する。フォトリソグラフィ技術によってフォトレジスト膜71のエッチングマスクを形成し、このエッチングマスクを用いてフッ酸等によりゲート絶縁膜17をエッチングすることにより、図13(b)に示すように、ドレイン領域12、ソース領域13及びグラウンド領域14上に、ゲート絶縁膜17の一部にコンタクトホールを選択的に開孔する。エッチングマスクとして用いたフォトレジスト膜71の上から厚さ10nmのAlと更に60nmのニッケル(Ni)を蒸着して、多層の金属層を堆積する。蒸着後、ウェット処理等によりフォトレジスト膜71を除去する。リフトオフ工程により多層の金属膜がパターン加工されて、図13(c)に示すように、コンタクトメタル19a,19bを選択的にコンタクトホールの内部に残す。
Next, a polycrystalline silicon film is deposited on the
N2、He又はAr等の不活性活性ガスの雰囲気で950℃、2分間保持でオーミックコンタクトアニールとして熱処理を行い、図14(a)に示すように、コンタクトメタル19a,19bとSiCとが反応した反応層20a,20bを形成する。表面にAlからなる金属膜を300nm蒸着し、フォトリソグラフィ技術及び燐酸を用いたエッチングにより、図14(b)に示すように、ゲート電極18及び反応層20a,20b上にパッド電極21a〜21cを形成する。更に、蒸着法等により、裏面に厚さ100nm程度のAlからなる電極22を形成することにより、図10に示した半導体装置が完成する。
Heat treatment is performed as ohmic contact annealing by holding at 950 ° C. for 2 minutes in an inert gas atmosphere such as N 2 , He or Ar, and
第2の変形例によれば、MOSFETのゲート絶縁膜17を形成する際に、雰囲気置換プロセスにおいて、反応管101内の酸化剤の分圧を10Pa以下まで低下させて、降温プロセス開始時の酸化剤の分圧を10Pa以下とすることで、SiC及びSiO2の界面準位密度を低減できる。したがって、エピタキシャル層7上に良質なSiO2膜からなるゲート絶縁膜17を形成することができる。なお、第2の変形例では、図2に示したPOAプロセスを含ない酸化膜形成工程を実施する場合を説明したが、図8に示したPOAプロセスを含む酸化膜形成工程を実施してもよい。
According to the second modified example, when forming the
<第3の変形例>
本発明の第1の実施形態の第3の変形例に係る半導体装置として、オン状態のときにSiCエピタキシャル基板の表面近傍にチャネルを形成する縦型のMOSFETを説明する。本発明の第1の実施形態の第3の変形例に係る半導体装置は、図15に示すように、n+型のSiC基板23と、SiC基板23上に配置されたSiC基板23よりも低不純物密度のn型のエピタキシャル層24とを備える。
<Third Modification>
As a semiconductor device according to a third modification of the first embodiment of the present invention, a vertical MOSFET that forms a channel in the vicinity of the surface of the SiC epitaxial substrate in the on state will be described. The semiconductor device according to the third modification of the first embodiment of the present invention is lower than the n + -
エピタキシャル層24の上部には、複数のp型領域25a,25bが選択的に形成されている。p型領域25a,25bはエピタキシャル層24の表面に露出する。p型領域25a,25bの表面にp型領域25a,25bより低不純物密度のp型のSiC層26が形成されている。p型領域25a,25bが形成されていないエピタキシャル層24上のSiC層26には、n型領域27がSiC層26と同一の厚さで形成されている。即ち、n型領域27は、深さ方向にSiC層26を貫通し、エピタキシャル層24に達するように、2つのSiC層26で挟まれている。n型のエピタキシャル層24及びn型領域27はn型ドリフト領域である。n型領域27の不純物密度は、n型のエピタキシャル層24よりも高いのが望ましい。
A plurality of p-
SiC層26の上部には、互いに接するようにn+型のソース領域28a,28b及びp+型のコンタクト領域29a,29bが形成されている。ソース領域28a,28bは、n型領域27を挟むSiC層26を介して互いに対向して形成されている。コンタクト領域29a,29bは、ソース領域28a,28bのn型領域27側に対して反対側に位置する。コンタクト領域29a,29bの不純物密度は、SiC層26の不純物密度よりも高い。SiC層26のソース領域28a,28b、コンタクト領域29a,29b及びn型領域27を除く部分は、p型領域25a,25bと共にp型ベース領域となる。
On the
ソース領域28a,28bとコンタクト領域29a,29bとの表面には、ソース電極30a,30bが形成されている。隣り合うソース領域28a,28bの間のp型のSiC層26とn型領域27との表面には、ゲート絶縁膜31を介してゲート電極32が形成されている。ゲート電極32は、図示を省略した層間絶縁膜によってソース電極30a,30bと電気的に絶縁されている(図18(b)の符号72参照)。また、SiC基板23の裏面には、SiC基板23に接してドレイン電極33が形成されている。
次に、図16(a)〜図17(b)を用いて、本発明の第1の実施形態の酸化膜形成工程を含む、本発明の第1の実施形態の第3の変形例に係る半導体装置の製造方法の一例を説明する。 Next, with reference to FIGS. 16A to 17B, according to a third modification of the first embodiment of the present invention, including the oxide film forming step of the first embodiment of the present invention. An example of a method for manufacturing a semiconductor device will be described.
まず、図16(a)に示すように、n+型のSiC基板23上にn型のエピタキシャル層24を成長させ、SiC基板23とn型のエピタキシャル層24とを有する準備基体(23,24)を用意する。次に、フォトリソグラフィ技術、イオン注入及び熱処理等により、図16(b)に示すようにエピタキシャル層24の上部に複数のp型領域25a,25bを選択的に形成する。その後、図16(c)に示すように、エピタキシャル層24及びp型領域25a,25bの表面上に、p型領域25a,25bより低不純物密度のp型のSiC層26を成長させる。SiC層26を成長することにより、準備基体(23,24)は被処理基体(23,24,26)となる。
First, as shown in FIG. 16A, an n-
次に、フォトリソグラフィ技術、イオン注入及び熱処理等により、SiC層26の一部にn型領域27を形成する。n型領域27は平面パターン上、p型領域25a,25bが形成されていないエピタキシャル層24上に形成される。p型領域25a,25bは、深さ方向にSiC層26を貫通しエピタキシャル層24に達する。エピタキシャル層24及びn型領域27はドリフト領域である。n型領域27の不純物密度は、エピタキシャル層24よりも高いことが望ましい。
Next, an n-
更に、図16(d)に示すように、フォトリソグラフィ技術、イオン注入及び熱処理等により、SiC層26にp+型のコンタクト領域29a,29bが形成される。コンタクト領域29a,29bの不純物密度はSiC層26の不純物密度よりも高い。また、フォトリソグラフィ技術、イオン注入及び熱処理等により、SiC層26に燐イオン等のn+型を呈する不純物イオンによって、n+型のソース領域28a,28bを形成する。
Further, as shown in FIG. 16D, p + -
次に、SiC基板23とn型のエピタキシャル層24とを有する被処理基体(23,24,26)を図1に示した半導体製造装置内に導入し、本発明の第1の実施形態に係る酸化膜形成工程を用いて、図17(a)に示すように、SiC層26の表面を熱酸化し、ゲート絶縁膜31を全面に形成する。更に、ゲート絶縁膜31上にポリシリコン層32を全面に堆積する。フォトリソグラフィ技術等を用いて、ゲート絶縁膜31及びポリシリコン層32の一部を選択的に除去して、図17(b)に示すように、対向するコンタクト領域29a,29bの間のSiC層26とn型領域27との表面に、SiC層26の一部が露出するように、ゲート絶縁膜31を介してゲート電極32を形成する。
Next, the substrate to be processed (23, 24, 26) having the
図18(a)に示すように、LPCVD法等により、全面に層間絶縁膜72を堆積する。その後、フォトリソグラフィ技術によって層間絶縁膜72を図18(b)に示すように選択的にエッチングして、層間絶縁膜72でゲート電極32を覆う。図示を省略しているが、この選択的エッチングの際にゲートコンタクトホールも開孔する。
As shown in FIG. 18A, an
図18(b)に示すように、蒸着法又はスパッタ法等により、ソース領域28a,28bとコンタクト領域29a,29bとの表面には、ソース電極30a,30bが形成され、ゲートコンタクトホールを介してゲート電極32に接してゲート配線が形成される。また、蒸着法又はスパッタ法等により、図15に示すように、SiC基板23の裏面にドレイン電極33を形成することにより、本発明の第1の実施形態の第3の変形例に係る半導体装置が完成する。
As shown in FIG. 18B,
(第2の実施形態)
本発明の第2の実施形態に係る半導体製造装置は、図19に示すように、SiCを材料とする被処理基体(半導体基体)200を収納する反応管201と、反応管201の周囲に配置された加熱手段202と、反応管201内に配置されたサセプタ203とを備える酸化炉である。図19において、z軸は重力加速度の方向であり、下側はz軸の正の方向であり、上側はz軸の負の方向である。
(Second Embodiment)
As shown in FIG. 19, the semiconductor manufacturing apparatus according to the second embodiment of the present invention is arranged around a
SiCを材料とする被処理基体200は、SiC基板の単層構造や、最上面がSiC層である多層構造を有する。反応管201は、例えば略円筒形の石英から構成される。加熱手段202は、被処理基体200を加熱する。加熱手段202としては、例えば、赤外線ランプや高周波誘導加熱装置等が使用可能である。サセプタ203は、SiCやアルミナ(Al2O3)を含む材料からなることが好ましい。
The to-
反応管201内には、被処理基体200を保持するように被処理基体200に接合されたワイヤ204が配置されている。ワイヤ204と被処理基体200の接合部分の近傍には保持具205が配置されている。反応管201の下側には、液体Lが注入された液体槽212が配置されている。
In the
保持具205は、制御部211から制御信号に応じて、被処理基体200を保持又は分離する機能を有する。保持具205が被処理基体200を分離することにより、図20に示すように、被処理基体200は下方に落下し、液体槽212の液体L中に投入される。保持具205の配置位置は特に限定されず、被処理基体200を反応管201内に保持可能であればよい。また、図20では、保持具205が被処理基体200と分離後に反応管201内に留まる場合を例示したが、保持具205が反応管201から外れて被処理基体200とともに落下するような構成でも構わない。
The
ワイヤ204は、例えば、シース熱電対であり、反応管201内及び被処理基体200の温度を測定することが可能である。例えば、ワイヤ204を構成するシース熱電対は、少なくとも液体槽212に届く程度の長さを有することが好ましい。保持具205が被処理基体200と分離し、被処理基体200が落下して液体槽212に投入されるときに、被処理基体200にワイヤ204を構成するシース熱電対が連結された状態を維持できる。このため、液体槽212に投入後も被処理基体200の温度を測定することが可能で、酸化が停止する温度まで、被処理基体200が降温したことを検出できる。なお、保持具205が被処理基体200と分離したときに、ワイヤ204が被処理基体200と分離する構成であってもよい。
The
反応管201の下側には、開き蓋210が設けられている。開き蓋210の開き方としては、片開きでもよく、スライド式等であってもよい。開き蓋210は、制御部211からの制御信号に応じて開閉する。開き蓋210が閉じているときは、反応管201が密封され、酸化ガスが反応管201の外部に放出されない。一方、図20に示すように、開き蓋210が開くことにより、被処理基体200を反応管201の外部に取り出すことが可能になる。
An
液体槽212には、反応管201の内部から落下してきた被処理基体200を急速に冷却できる液体Lが注入されている。液体Lの温度は、被処理基体200を冷却する所定の温度未満に設定される。ここで、「急速に冷却する」とは、酸化膜の形成終了から2秒以内に所定の温度までに冷却することを意味する。「所定の温度」は、例えば、乾燥酸素雰囲気中で被処理基体200の表面の酸化が停止する温度である800℃である。また、酸化膜の形成終了から2秒以内に所定の温度までに冷却すると、冷却の間の酸化膜の成長は0.1nm以下になる。
A liquid L that can rapidly cool the
液体槽212に注入される液体Lとしては、例えば水が使用可能であるが、これに限定されず、反応管201の内部から落下してきた被処理基体200を急速に冷却できるものであればよい。例えば、水と同程度の熱伝導率を有する他の液体等でも構わない。水は100℃で蒸発して気体となるので、100℃〜800℃の範囲で冷却したい場合は、100℃〜800℃の範囲で液体である水銀(Hg)、ガリウム(Ga)、インジウム(In)、スズ(Sn)等の液体金属等を用いてもよい。但し、Hgは480℃が蒸発温度であるので、液体として冷却に用いることができる温度は800℃より低い。
For example, water can be used as the liquid L injected into the
図19に示すように、反応管201の上側(上流側)には、ガス供給管206の一端が接続されている。ガス供給管206の他端には、酸化剤供給源208が接続されている。ガス供給管206の経路の途中にはガス流量を調節可能なガスバルブ207が設けられている。酸化剤供給源208は、O2、水蒸気(H2O)、NO、N2O又はこれらの混合ガスを含むガス(酸化ガス)を、ガス供給管206を介して反応管201に供給する。なお、反応管201の下流側には、図示を省略した真空ポンプが接続されていてもよい。
As shown in FIG. 19, one end of a
制御部211は、加熱手段202、保持具205、ガスバルブ207、酸化剤供給源208、ワイヤ204及び開き蓋210と電気的に接続されている。制御部211は、ワイヤ204により測定される反応管201内及び被処理基体200の温度や、制御部211が有する時計(図示省略)が示す時刻に基づいて、加熱手段202による加熱温度、酸化剤の流量、保持具205と被処理基体200との接合及び分離、開き蓋210の開閉等を制御する。制御部211は、例えば、CPUの機能を有するマイクロプロセッサやメモリ等で構成される。
The
<酸化膜の形成方法>
次に、図19に示した本発明の第2の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図19〜図22を参照しながら説明する。図21は、本発明の第2の実施形態に係る酸化膜生成工程のフローチャートであり、図22は、本発明の第2の実施形態に係る酸化膜生成工程の温度変化を表すタイミングチャートである。酸化膜形成工程は、図21のフローチャートに示すように、ステップS31の昇温プロセス、ステップS32の酸化プロセス、ステップS33の冷却プロセスを含む。
<Method for forming oxide film>
Next, an example of an oxide film forming process using the semiconductor manufacturing apparatus according to the second embodiment of the present invention shown in FIG. 19 will be described with reference to FIGS. FIG. 21 is a flowchart of an oxide film generation process according to the second embodiment of the present invention, and FIG. 22 is a timing chart showing a temperature change in the oxide film generation process according to the second embodiment of the present invention. . As shown in the flowchart of FIG. 21, the oxide film forming step includes a temperature raising process in step S31, an oxidation process in step S32, and a cooling process in step S33.
図19に示すように、反応管201のサセプタ203に、SiCを材料とする被処理基体200を搭載する。被処理基体200は、ワイヤ204の一端と接合されている。被処理基体200は、保持具205により、保持具205と分離されたときに自由落下可能なように保持されている。なお、被処理基体200は、サセプタ203に搭載せずに、ワイヤ204で吊るした状態又は保持具205のみにより保持された状態であってもよい。
As shown in FIG. 19, a substrate to be processed 200 made of SiC is mounted on a
まず、図21のステップS31の昇温プロセスを実施する。昇温プロセスでは、図22に示すように、時刻t30〜t31において、加熱手段202により被処理基体200を加熱して、反応管201及び被処理基体200を所定の温度T2まで昇温する。所定の温度T2は、SiCの熱酸化が可能な温度以上である。所定の温度T2は、1250℃以上かつ1600℃以下であることが好ましい。後述するように、1250℃より低い温度は、酸化膜に界面欠陥が形成されやすい状態であり、この温度で、酸化膜を形成すると界面準位密度Ditが高くなるためである。時刻t30〜t31の時間は、例えば10分程度である。
First, the temperature raising process in step S31 of FIG. 21 is performed. In the temperature raising process, as shown in FIG. 22, the substrate to be processed 200 is heated by the heating means 202 from time t30 to t31, and the temperature of the
次に、図21のステップS32の酸化プロセスを実施する。酸化プロセスでは、図22に示すように、時刻t31〜t32において、加熱手段202により加熱を継続し、ワイヤ204により測定される被処理基体200の温度を所定の温度T2程度の温度範囲で保持する。酸化剤供給源208が、O2、水蒸気(H2O)、NO、N2O又はこれらの混合ガスを含むガス(酸化ガス)を、ガス供給管206を介して反応管201に供給し、反応管201内を乾燥酸素雰囲気とする。これにより、大気圧の乾燥酸素雰囲気中にて被処理基体200の表面が熱酸化され、例えば、厚さ40nm程度のSiO2膜が形成される。時刻t31〜t32の時間は、例えば5分程度である。
Next, the oxidation process of step S32 in FIG. 21 is performed. In the oxidation process, as shown in FIG. 22, at time t31 to t32, heating is continued by the heating means 202, and the temperature of the substrate to be processed 200 measured by the
次に、図21のステップS33の冷却プロセスを実施する。冷却プロセスでは、図22に示すように、時刻t32において、加熱手段202による加熱を停止して、保持具205から被処理基体200を分離するとともに、開き蓋210を開く。保持具205と被処理基体200を分離するタイミングは、開き蓋210を開く前が好ましいが、被処理基体200が閉じた開き蓋210に接触しない場合には、開き蓋210を開いた直後でも構わない。
Next, the cooling process of step S33 in FIG. 21 is performed. In the cooling process, as shown in FIG. 22, at time t <b> 32, heating by the
また、加熱手段202による加熱を停止するタイミングは、保持具205と被処理基体200を分離する前、保持具205と被処理基体200を分離した後、或いは保持具205と被処理基体200を分離するのと同時のいずれでもよい。加熱手段202による加熱を停止するタイミングは、開き蓋210を開く前、開き蓋210を開いた後、或いは開き蓋210を開くのと同時のいずれでもよい。
The timing of stopping the heating by the heating means 202 is before separating the
図20に示すように、保持具205と被処理基体200が分離されると、被処理基体200は落下する。開き蓋210が開いているため、被処理基体200は反応管201から放出されて液体槽212の中に投入される。液体槽212の中には、被処理基体200を急速に冷却するため、800℃以下の温度の液体Lが注入されている。液体Lは気体より熱伝導率が高いため、被処理基体200は急速に冷却される。
As shown in FIG. 20, when the
被処理基体200は、図22に示すように、時刻t33までに冷却を終了する。時刻t32〜t33の時間は例えば2秒以内である。 As shown in FIG. 22, the substrate to be processed 200 finishes cooling by time t33. The time from time t32 to t33 is, for example, within 2 seconds.
これにより、本発明の第2の実施形態に係る酸化膜形成工程における一連の処理は終了する。本発明の第2の実施形態に係る酸化膜形成工程を実施することで、被処理基体200に酸化膜が形成される。本発明の第2の実施形態に係る酸化膜形成工程に形成された酸化膜の特性を、以下に説明する。 Thereby, a series of processes in the oxide film forming process according to the second embodiment of the present invention is completed. By performing the oxide film forming step according to the second embodiment of the present invention, an oxide film is formed on the substrate to be processed 200. The characteristics of the oxide film formed in the oxide film forming process according to the second embodiment of the present invention will be described below.
図23は、酸化膜を備えるMOSキャパシタの構成を示す断面図である。図23に示すように、MOSキャパシタは、n+型のSiC基板41の第1主面(おもて面)、例えば(0001)面(Si面)に、n型のSiCからなるエピタキシャル層42が堆積されている。SiC基板41とエピタキシャル層42を併せた基体(41,42)が、図19及び図20に示した被処理基体200に対応する。
FIG. 23 is a cross-sectional view showing a configuration of a MOS capacitor including an oxide film. As shown in FIG. 23, the MOS capacitor has an
SiCエピタキシャル層42の、SiC基板41と反対側の表面にキャパシタ絶縁膜43が設けられる。キャパシタ絶縁膜43は、上記に記載された酸化膜に対応する。また、キャパシタ絶縁膜43の、SiC基板41と反対側の表面の一部に電極44が設けられている。また、SiC基板41の第2主面(裏面)には、電極45が設けられている。
A
<実施例>
本発明の第2の実施形態に係る酸化膜の界面準位密度の測定のため、実施例として、図23に示すMOSキャパシタのキャパシタ絶縁膜43を、図21に示すフローチャートを実施することで、被処理基体200上の酸化膜として形成した。
<Example>
In order to measure the interface state density of the oxide film according to the second embodiment of the present invention, as an example, the
また、実施例と比較するための比較例として、図21に示すフローチャートのステップS31の昇温プロセス、及びステップS32の酸化プロセスを実施後、5分程度の時間で800℃以下までMOSキャパシタを冷却した比較例Aを用意した。また、図21に示すフローチャートのステップS31の昇温プロセス、及びステップS32の酸化プロセスを実施後、30秒程度の時間で800℃以下までMOSキャパシタを冷却した比較例Bを用意した。例えば、比較例Aは、アルミナからなるサセプタ上にMOSキャパシタを設置することで冷却し、比較例Bは、SiCからなるサセプタ上にMOSキャパシタを設置することで冷却した。 Further, as a comparative example for comparison with the embodiment, the MOS capacitor is cooled to 800 ° C. or less in about 5 minutes after the temperature rising process in step S31 and the oxidation process in step S32 in the flowchart shown in FIG. Comparative Example A was prepared. Further, Comparative Example B was prepared in which the MOS capacitor was cooled to 800 ° C. or less in about 30 seconds after the temperature raising process in Step S31 and the oxidation process in Step S32 of the flowchart shown in FIG. For example, Comparative Example A was cooled by installing a MOS capacitor on a susceptor made of alumina, and Comparative Example B was cooled by installing a MOS capacitor on a susceptor made of SiC.
実施例、比較例A及び比較例BのMOSキャパシタをC−Vメータで測定し、1MHzのC−V特性と擬静的(Quasi−Static)C−V特性によるハイ・ロー(High−Low)法により界面準位密度Ditの差を調査した。図24は、実施例の酸化膜及び比較例A,Bの酸化膜の界面準位密度Ditの測定値を示すグラフである。図24の縦軸はバンドギャップ内の界面準位エネルギー(Ecは導電帯エネルギー端)を示し、縦軸は界面準位密度Ditを示す。 The MOS capacitors of the example, comparative example A and comparative example B were measured with a CV meter, and high-low due to the 1 MHz CV characteristic and the quasi-static (Quasi-Static) CV characteristic. The difference in interface state density Dit was investigated by the method. FIG. 24 is a graph showing measured values of the interface state density Dit of the oxide films of the examples and the oxide films of Comparative Examples A and B. The vertical axis in FIG. 24 indicates the interface state energy (Ec is the conduction band energy edge) in the band gap, and the vertical axis indicates the interface state density Dit .
図24に示すように、実施例では、すべてのエネルギーにおいて、比較例A及び比較例Bに対して、界面準位密度Ditが低減していることが認められる。特に、エネルギーの深い(Ec−Eが大きい)界面準位密度Ditの低減効果が大きいことが認められる。また、比較例Bは、比較例Aと比べるとエネルギーの深い界面準位密度Ditで低減効果は認められるものの低減効果は少ない。このため、30秒程度の時間で800℃以下まで冷却する場合は、界面準位密度Ditの低減効果は小さいことが分かる。これは、MOSキャパシタが1250℃から800℃までにある時間に、界面欠陥は形成されやすい状態で、酸化膜がさらに生成され、この酸化膜により界面準位密度Ditが高くなっているためである。 As shown in FIG. 24, in the example, it is recognized that the interface state density Dit is lower than that of Comparative Example A and Comparative Example B in all energies. In particular, deep energy (Ec-E is large) is observed that the effect of reducing the interface state density D it is large. Further, Comparative Example B is less effective than Comparative Example A, although the reduction effect is recognized at the interface state density Dit having a deep energy. For this reason, when it cools to 800 degrees C or less in about 30 second time, it turns out that the reduction effect of interface state density Dit is small. This is because, in the time when the MOS capacitor is at a temperature from 1250 ° C. to 800 ° C., an interface defect is easily formed, and an oxide film is further generated, and the interface state density D it is increased by this oxide film. is there.
次に、上述したように図21のステップS31の昇温プロセスにおいて昇温する温度T2が1250℃より低い温度である場合には、酸化膜に界面欠陥が形成されやすい状態であることを説明する。酸化膜形成温度と界面準位密度の関係を調査するため、比較例a〜fを用意した。比較例aは、酸化膜形成温度を1150℃として、図21に示すフローチャートのステップS31の昇温プロセス、及びステップS32の酸化プロセスを実施後、30秒以上の温度で800℃以下までMOSキャパシタを冷却することにより作成した。比較例b〜fは、それぞれ、酸化膜形成温度を1200℃、1250℃、1300℃、1450℃、1600℃にした例である。 Next, as described above, when the temperature T2 to be raised in the temperature raising process in step S31 in FIG. 21 is lower than 1250 ° C., it is explained that interface defects are easily formed in the oxide film. . In order to investigate the relationship between the oxide film formation temperature and the interface state density, Comparative Examples a to f were prepared. In Comparative Example a, the oxide film formation temperature is set to 1150 ° C., and after performing the temperature rising process in step S31 and the oxidation process in step S32 in the flowchart shown in FIG. Created by cooling. Comparative examples b to f are examples in which the oxide film formation temperatures are 1200 ° C., 1250 ° C., 1300 ° C., 1450 ° C., and 1600 ° C., respectively.
図25は、各種酸化膜形成温度における界面準位密度の測定値を示すグラフである。図25に示すように、比較例bは、比較例aより界面準位密度Ditが低減していることが認められ、比較例cは、比較例bより界面準位密度Ditが低減していることが認められる。一方、比較例c〜fは、界面準位密度Ditの低減に大きな差はない。これにより、酸化膜形成温度1250℃〜1600℃は、界面欠陥は形成されにくい状態であり、酸化膜形成温度を1250℃〜1600℃にすることにより、界面準位密度Ditを低減することができることがわかる。逆に、酸化膜形成温度1250℃より低い温度は、酸化膜に界面欠陥が形成されやすい状態であり、酸化膜形成温度を1250℃より低い温度にすることにより、界面準位密度Ditが高くなることがわかる。 FIG. 25 is a graph showing measured values of interface state density at various oxide film formation temperatures. As shown in FIG. 25, it is recognized that the comparative example b has a lower interface state density D it than the comparative example a, and the comparative example c has a lower interface state density D it than the comparative example b. It is recognized that On the other hand, Comparative Example c~f is no significant difference in the reduction of interface state density D it. Accordingly, the oxide film formation temperature of 1250 ° C. to 1600 ° C. is a state in which interface defects are hardly formed, and by setting the oxide film formation temperature to 1250 ° C. to 1600 ° C., the interface state density Dit can be reduced. I understand that I can do it. On the contrary, a temperature lower than the oxide film formation temperature of 1250 ° C. is a state in which interface defects are easily formed in the oxide film. By setting the oxide film formation temperature lower than 1250 ° C., the interface state density D it is increased. I understand that
以上、説明したように、本発明の第2の実施形態によれば、SiC基板を、表面の酸化が停止する温度まで酸化膜の形成終了から2秒以内に降温することで、界面欠陥が形成されやすい状態である時間を短くできる。これにより、界面欠陥が形成されやすい状態で、SiC基板の表面に酸化膜が形成される時間が短くなり、SiC基板の表面に形成される界面欠陥は減少する。このため、SiC基板の表面の界面準位密度を低減させることができる。 As described above, according to the second embodiment of the present invention, the interface defect is formed by lowering the temperature of the SiC substrate within 2 seconds from the end of the formation of the oxide film to the temperature at which the surface oxidation stops. The time during which it is easy to be done can be shortened. As a result, the time during which an oxide film is formed on the surface of the SiC substrate is shortened in a state where interface defects are easily formed, and the interface defects formed on the surface of the SiC substrate are reduced. For this reason, the interface state density on the surface of the SiC substrate can be reduced.
<第1の変形例>
本発明の第2の実施形態の第1の変形例に係る酸化炉は、図26に示すように、ワイヤ204の下側に複数の保持具205a,205bを有し、複数の被処理基体200a,200bを収容している点が、図19に示した本発明の第2の実施形態に係る酸化炉の構造と異なる。図26では、複数の保持具205a,205b及び複数の被処理基体200a,200bのそれぞれが2つの場合を例示するが、保持具及び被処理基体の数は特に限定されない。
<First Modification>
As shown in FIG. 26, the oxidation furnace according to the first modification of the second embodiment of the present invention has a plurality of
複数の被処理基体200a,200bは、複数のサセプタ203a,203bにそれぞれ搭載されている。複数の被処理基体200a,200bの酸化膜形成の終了後の冷却プロセスにおいて、複数の保持具205a,205bと複数の被処理基体200a,200bを分離すると、複数の被処理基体200a,200bは落下して液体槽212に投入され、急速に冷却される。これにより、複数の被処理基体200a,200bに対して一括して良質な酸化膜を形成することができる。
The plurality of substrates to be processed 200a and 200b are mounted on the plurality of susceptors 203a and 203b, respectively. When the plurality of
また、図27に示すように、複数のワイヤ204a,204bを有し、複数のワイヤ204a,204bのそれぞれに接続された複数の被処理基体200a,200bを収納する構造であってもよい。複数のワイヤ204a,204bを有することにより、複数の被処理基体200a,200bの温度を個別に検出することができる。
Further, as shown in FIG. 27, a structure having a plurality of
<第2の変形例>
本発明の第2の実施形態では、被処理基体200を急速に冷却する方法として、液体槽212の中に、被処理基体200を投入する方法を例示したが、被処理基体200を急速に冷却する方法はこれに限定されない。即ち、酸化膜の形成終了から表面の酸化が停止する温度まで降温する間に、酸化膜を0.1nm以下成長させるように、処理基体100を急速に冷却可能な方法であればよい。
<Second Modification>
In the second embodiment of the present invention, as a method for rapidly cooling the substrate to be processed 200, a method for putting the substrate to be processed 200 into the
例えば、本発明の第2の実施形態の第2の変形例に係る酸化炉は、図28に示すように、反応管201内に、被処理基体200の近傍に一端が配置された石英チューブ等からなる冷却ガス供給管213を更に備える点が、図19に示した本発明の第2の実施形態に係る酸化炉の構造と異なる。冷却ガス供給管213の他端には、冷却ガス供給源214が接続されている。
For example, as shown in FIG. 28, an oxidation furnace according to a second modification of the second embodiment of the present invention includes a quartz tube or the like in which one end is disposed in the vicinity of the substrate to be processed 200 in the
本発明の第2の実施形態の第2の変形例に係る酸化炉を用いた酸化膜の形成工程においては、被処理基体200の酸化膜形成の終了後、冷却ガス供給源214から冷却ガス供給管213を介して低温のガスを被処理基体200に大量に吹き付けることにより、被処理基体200を急冷することができる。低温のガスとして非酸化性のガスを用いれば、降温に2秒以上かかったとしても酸化膜を0.1nm以下成長させることが期待できる。
In the oxide film forming process using the oxidation furnace according to the second modification of the second embodiment of the present invention, the cooling gas supply from the cooling
(その他の実施の形態)
上記のように、本発明は第1及び第2の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first and second embodiments. However, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、本発明の第1の実施形態において、半導体装置としてSiC基板を用いた横型MOSFETの製造方法を例にして説明したが、これに限定されるものではなく、SiC基板を用いた縦型MOSFET等のMOSFET等でもよく,更にはMOS静電誘導トランジスタ(SIT),IGBT,MOSゲート構造を有する静電誘導サイリスタ等の種々の高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。MOSゲート構造も平面ゲート構造に限定されず、トレンチゲートや更に複雑なMOSゲート構造であってもよい。 For example, in the first embodiment of the present invention, the method for manufacturing a lateral MOSFET using an SiC substrate as a semiconductor device has been described as an example. However, the present invention is not limited to this, and the vertical MOSFET using an SiC substrate is used. It can also be applied to semiconductor devices having various high voltage structures such as MOS static induction transistors (SIT), IGBTs, electrostatic induction thyristors having MOS gate structures, etc. There is an effect. The MOS gate structure is not limited to the planar gate structure, and may be a trench gate or a more complicated MOS gate structure.
また、本発明の第2の実施形態において、半導体装置としてSiCを用いたMOSキャパシタを例示したが、これに限定されるものでなく、本発明の第1の実施形態で例示したSiC基板を用いた横型MOSFETにも適用可能である。更には、MOSFET,MOSSIT,IGBT,MOSゲート構造を有する静電誘導サイリスタ等の高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。MOSゲート構造も平面ゲート構造に限定されず、トレンチゲートや更に複雑なMOSゲート構造であってもよい。 In the second embodiment of the present invention, the MOS capacitor using SiC is exemplified as the semiconductor device. However, the present invention is not limited to this, and the SiC substrate illustrated in the first embodiment of the present invention is used. The present invention can also be applied to a lateral MOSFET. Furthermore, the present invention can be applied to a semiconductor device having a high withstand voltage structure such as an electrostatic induction thyristor having a MOSFET, MOSSIT, IGBT, or MOS gate structure, and similar effects can be obtained. The MOS gate structure is not limited to the planar gate structure, and may be a trench gate or a more complicated MOS gate structure.
また、本発明の第1の実施形態において、図1に示すように横型の半導体製造装置を説明したが、縦型の半導体製造装置であってもよい。また、本発明の第1及び第2の半導体製造装置は単独の酸化炉である必要はなく、拡散炉やアニール炉としての機能を有する多目的の炉であっても構わない。 In the first embodiment of the present invention, the horizontal semiconductor manufacturing apparatus has been described as shown in FIG. 1, but a vertical semiconductor manufacturing apparatus may be used. In addition, the first and second semiconductor manufacturing apparatuses of the present invention do not have to be single oxidation furnaces, and may be multipurpose furnaces having a function as a diffusion furnace or an annealing furnace.
また、本発明の第1及び第2の実施形態において、SiC基板1とSiC層2とを有する被処理基体(1,2)、SiC基板6とエピタキシャル層7とを有する被処理基体(6,7)、SiC基板23、エピタキシャル層24及びSiC層26を有する被処理基体(23,24,26)、SiC基板41とエピタキシャル層42とを有する被処理基体(41,42)について例示的に説明した。しかしながら、本発明の「被処理基体」は例示したような多層構造に限定されるものではなく、単一の半導体基板でも構わない。或いは、例えば図15においてエピタキシャル層24の部分をSiC基板として、SiC基板23の部分をエピタキシャル成長層又は不純物導入層としてもよい。
In the first and second embodiments of the present invention, the substrate to be processed (1, 2) having the
また、本発明の第1及び第2の実施形態に係る半導体製造装置及び半導体装置の製造方法を適宜組み合わせてもよい。例えば、図1に示した本発明の第1の実施形態に係る半導体製造装置を縦型、図19に示した本発明の第2の実施形態に係る半導体製造装置が有するワイヤ204、保持具205、開き蓋210、液体槽212等を更に備えていてもよい。
Further, the semiconductor manufacturing apparatus and the semiconductor device manufacturing method according to the first and second embodiments of the present invention may be appropriately combined. For example, the semiconductor manufacturing apparatus according to the first embodiment of the present invention shown in FIG. 1 is a vertical type, and the
そして、本発明の第1の実施形態に係る半導体装置の製造方法において、図2のステップS13の降温プロセスを実施する際に、被処理基体100を液体槽212の水中に落下させて被処理基体100を急速に冷却してもよい。即ち、図3(a)〜図3(c)に示した時刻t14〜t15の被処理基体100の冷却時間を2秒以下とし、時刻t14〜t15の時間に、酸化膜を0.1nm以下成長させてもよい。同様に、図8のステップS24の降温プロセスを実施する際に、図9(a)〜図9(c)に示した時刻t26〜t27の時間を2秒以下とし、時刻t26〜t27の時間に、酸化膜を0.1nm以下成長させてもよい。
Then, in the method of manufacturing a semiconductor device according to the first embodiment of the present invention, when the temperature lowering process in step S13 of FIG. 100 may be rapidly cooled. That is, the cooling time of the
このように、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法及びこれに用いる半導体製造装置に適用可能である。 As described above, the present invention can be applied to various semiconductor device manufacturing methods and semiconductor manufacturing apparatuses used therefor without departing from the scope of the invention described in the claims.
本発明に係る半導体装置の製造方法及びこれに用いる半導体製造装置は、種々の産業用機械等の電源装置や電力変換装置に使用される高耐圧半導体装置の他、電力送電に使用される高耐圧半導体装置等にも有用である。 A semiconductor device manufacturing method according to the present invention and a semiconductor manufacturing apparatus used therefor are high withstand voltage semiconductor devices used for power transmission, in addition to high withstand voltage semiconductor devices used in power supply devices and power conversion devices for various industrial machines. It is also useful for semiconductor devices and the like.
1,6,23,41…SiC基板
2,7,24,42…エピタキシャル層
3,43…キャパシタ絶縁膜
4,5,22,44、45…電極
8,10…マスク
9…燐イオン
11…アルミニウムイオン
12…ドレイン領域
13,28a,28b…ソース領域
14…グラウンド領域
15…フィールド酸化膜
16…アクティブ領域
17,31…ゲート絶縁膜
18,32…ゲート電極
19a,19b…コンタクトメタル
20a,20b…反応層
21a〜21c…パッド電極
25a,25b…p型領域
26…SiC層
27…n型領域
29a,29b…コンタクト領域
30a,30b…ソース電極
33…ドレイン電極
71…フォトレジスト膜
72…層間絶縁膜
100,200,200a,200b…被処理基体
101,201…反応管
102,202…加熱手段
103,203,203a,203b…サセプタ
105,106,206…ガス供給管
107,108,207…ガスバルブ
109…排気管
110…真空ポンプ
111…酸化剤濃度計
112…温度測定手段
113…不活性ガス供給源
114,208…酸化剤供給源
120,211…制御部
204,204a,204b…ワイヤ
205,205a,205b…保持具
210…開き蓋
212…液体槽
213…冷却ガス供給管
214…冷却ガス供給源
DESCRIPTION OF
Claims (25)
前記シリコン酸化膜を形成するステップ後に、前記ガス中の前記酸化剤の分圧を10Pa以下に低下して雰囲気を置換するステップと、
前記雰囲気を置換するステップ後に、前記被処理基体の温度を降温させるステップと、
を含むことを特徴とする半導体装置の製造方法。 Forming a silicon oxide film by thermally oxidizing the surface of the substrate to be processed by supplying a gas containing an oxidant to the surface of the substrate to be processed using silicon carbide as a material;
After the step of forming the silicon oxide film, reducing the partial pressure of the oxidant in the gas to 10 Pa or less to replace the atmosphere;
After the step of replacing the atmosphere, lowering the temperature of the substrate to be processed;
A method for manufacturing a semiconductor device, comprising:
前記被処理基体が収納された反応管内に残留した前記ガスを真空ポンプを用いて排気することにより、前記酸化剤の分圧を10Pa以下に低下させ、
前記酸化剤の分圧を10Pa以下に低下させた後、前記反応管内に不活性ガスを供給することにより前記反応管内を不活性ガス雰囲気に置換する
ことを含むことを特徴とする請求項1に記載の半導体装置の製造方法。 Replacing the atmosphere comprises:
By exhausting the gas remaining in the reaction tube containing the substrate to be processed using a vacuum pump, the partial pressure of the oxidant is reduced to 10 Pa or less,
2. The method according to claim 1, further comprising: replacing the inside of the reaction tube with an inert gas atmosphere by supplying an inert gas into the reaction tube after reducing the partial pressure of the oxidizing agent to 10 Pa or less. The manufacturing method of the semiconductor device of description.
前記シリコン酸化膜を形成する工程の後、前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から2秒以内に降温させる工程
とを含むことを特徴とする半導体装置の製造方法。 Forming a silicon oxide film by thermally oxidizing the surface of the substrate to be processed by supplying a gas containing an oxidant to the surface of the substrate to be processed using silicon carbide as a material;
After the step of forming the silicon oxide film, lowering the temperature of the substrate to be processed to a temperature at which oxidation of the surface of the substrate to be processed stops within 2 seconds from the end of the formation of the silicon oxide film; A method for manufacturing a semiconductor device, comprising:
前記反応管内に酸化剤を含むガスを供給するガス供給管と、
を備え、
前記ガスを供給することにより前記被処理基体の表面を熱酸化してシリコン酸化膜を形成し、前記シリコン酸化膜を形成した後に、前記反応管内における前記酸化剤の分圧を10Pa以下に低下させ、その後に前記反応管内を降温させることを特徴とする半導体製造装置。 A reaction tube containing a substrate to be processed made of silicon carbide;
A gas supply pipe for supplying a gas containing an oxidant into the reaction pipe;
With
By supplying the gas, the surface of the substrate to be processed is thermally oxidized to form a silicon oxide film, and after forming the silicon oxide film, the partial pressure of the oxidizing agent in the reaction tube is reduced to 10 Pa or less. Then, the semiconductor manufacturing apparatus is characterized in that the temperature in the reaction tube is lowered.
前記反応管内に酸化剤を含むガスを供給するガス供給管と、
を備え、
前記ガスを供給することにより、前記被処理基体の表面を熱酸化してシリコン酸化膜を形成し、前記シリコン酸化膜を形成後、前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から2秒以内に降温させることを特徴とする半導体製造装置。 A reaction tube containing a substrate to be processed made of silicon carbide;
A gas supply pipe for supplying a gas containing an oxidant into the reaction pipe;
With
By supplying the gas, the surface of the substrate to be processed is thermally oxidized to form a silicon oxide film, and after forming the silicon oxide film, the temperature of the substrate to be processed is changed to the oxidation of the surface of the substrate to be processed. The semiconductor manufacturing apparatus is characterized in that the temperature is lowered within 2 seconds from the end of the formation of the silicon oxide film until the temperature stops.
前記被処理基体を前記液体槽に投入することにより、前記被処理基体の温度を降温させることを特徴とする請求項21又は22に記載の半導体製造装置。 A liquid tank disposed outside the reaction tube and filled with a liquid;
23. The semiconductor manufacturing apparatus according to claim 21, wherein the temperature of the substrate to be processed is lowered by putting the substrate to be processed into the liquid tank.
前記反応管内に配置され、前記熱酸化してシリコン酸化膜を形成するときに前記被処理基体を保持し、前記降温するときに前記被処理基体と分離する保持具
とを更に備えることを特徴とする請求項23に記載の半導体製造装置。 A wire disposed in the reaction tube, bonded to the substrate to be processed, and capable of measuring the temperature of the substrate to be processed;
And a holder that is disposed in the reaction tube and holds the substrate to be processed when thermally oxidized to form a silicon oxide film and separates from the substrate to be processed when the temperature is lowered. The semiconductor manufacturing apparatus according to claim 23.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016112877.5A DE102016112877B4 (en) | 2015-09-07 | 2016-07-13 | A method of manufacturing a semiconductor device and a semiconductor manufacturing device used for the method |
US15/221,153 US10755920B2 (en) | 2015-09-07 | 2016-07-27 | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015175999 | 2015-09-07 | ||
JP2015175999 | 2015-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055098A true JP2017055098A (en) | 2017-03-16 |
JP6757928B2 JP6757928B2 (en) | 2020-09-23 |
Family
ID=58317442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016040129A Active JP6757928B2 (en) | 2015-09-07 | 2016-03-02 | Manufacturing method of semiconductor device and semiconductor manufacturing device used for this |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757928B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186545A (en) * | 2018-04-04 | 2019-10-24 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Wide band gap semiconductor device and method of forming the same |
US11329134B2 (en) | 2019-09-17 | 2022-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
CN115295407A (en) * | 2022-09-29 | 2022-11-04 | 浙江大学杭州国际科创中心 | Preparation method of gate oxide structure of SiC power device and gate oxide structure |
US11764270B2 (en) | 2020-03-19 | 2023-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128824A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Method of diffusing heavy metal into semiconductor |
JPH05117865A (en) * | 1991-10-28 | 1993-05-14 | Tokyo Electron Sagami Ltd | Heat treating device |
JPH05129214A (en) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device and vertical thermal treatment device used for it |
JP2001210637A (en) * | 1999-11-18 | 2001-08-03 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
JP2003031571A (en) * | 2001-07-12 | 2003-01-31 | Nissan Motor Co Ltd | Method for forming oxidized film of silicon carbide semiconductor |
JP2004511101A (en) * | 2000-10-03 | 2004-04-08 | クリー インコーポレイテッド | Method for producing oxide layer on silicon carbide layer using N2O |
JP2010278463A (en) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | Method of manufacturing silicon carbide semiconductor device |
JP2011165941A (en) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | Semiconductor device and method of fabricating the same |
JP2013157539A (en) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | Silicon carbide semiconductor device manufacturing method |
-
2016
- 2016-03-02 JP JP2016040129A patent/JP6757928B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128824A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Method of diffusing heavy metal into semiconductor |
JPH05117865A (en) * | 1991-10-28 | 1993-05-14 | Tokyo Electron Sagami Ltd | Heat treating device |
JPH05129214A (en) * | 1991-11-05 | 1993-05-25 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device and vertical thermal treatment device used for it |
JP2001210637A (en) * | 1999-11-18 | 2001-08-03 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
JP2004511101A (en) * | 2000-10-03 | 2004-04-08 | クリー インコーポレイテッド | Method for producing oxide layer on silicon carbide layer using N2O |
JP2003031571A (en) * | 2001-07-12 | 2003-01-31 | Nissan Motor Co Ltd | Method for forming oxidized film of silicon carbide semiconductor |
JP2011165941A (en) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | Semiconductor device and method of fabricating the same |
JP2010278463A (en) * | 2010-07-30 | 2010-12-09 | Nissan Motor Co Ltd | Method of manufacturing silicon carbide semiconductor device |
JP2013157539A (en) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | Silicon carbide semiconductor device manufacturing method |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186545A (en) * | 2018-04-04 | 2019-10-24 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | Wide band gap semiconductor device and method of forming the same |
US11329134B2 (en) | 2019-09-17 | 2022-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
US11764270B2 (en) | 2020-03-19 | 2023-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator |
CN115295407A (en) * | 2022-09-29 | 2022-11-04 | 浙江大学杭州国际科创中心 | Preparation method of gate oxide structure of SiC power device and gate oxide structure |
CN115295407B (en) * | 2022-09-29 | 2023-07-07 | 浙江大学杭州国际科创中心 | Preparation method of gate oxide structure of SiC power device and gate oxide structure |
Also Published As
Publication number | Publication date |
---|---|
JP6757928B2 (en) | 2020-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229845B2 (en) | Method for manufacturing silicon carbide MOSFET and silicon carbide MOSFET | |
JP3811624B2 (en) | Semiconductor device | |
US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
JPWO2007086196A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2009509338A (en) | Method for forming SiCMOSFET having large inversion layer mobility | |
EP2584594A1 (en) | Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device | |
JP2006210818A (en) | Semiconductor element and its manufacturing method | |
WO2008136126A1 (en) | Method of annealing semiconductor device having silicon carbide substrate and semiconductor device | |
JP2008117878A (en) | Manufacturing method for semiconductor device | |
JP6757928B2 (en) | Manufacturing method of semiconductor device and semiconductor manufacturing device used for this | |
JP2011091186A (en) | Method of fabricating silicon carbide semiconductor device | |
KR20090048572A (en) | Silicon carbide semiconductor device and method for fabricating the same | |
JP4549167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
US8524585B2 (en) | Method of manufacturing semiconductor device | |
US10755920B2 (en) | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method | |
JP2016058658A (en) | Silicon carbide semiconductor device | |
US8217398B2 (en) | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby | |
US20130119407A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP6279095B2 (en) | Silicon carbide semiconductor device | |
TW201203385A (en) | Silicon carbide semiconductor device manufacturing method | |
US8765617B2 (en) | Method of manufacturing semiconductor device | |
JP2012038919A (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6162388B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2015065316A (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2016201500A (en) | Silicon carbide mos type semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160309 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181026 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |