JP2013157539A - Silicon carbide semiconductor device manufacturing method - Google Patents
Silicon carbide semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2013157539A JP2013157539A JP2012018513A JP2012018513A JP2013157539A JP 2013157539 A JP2013157539 A JP 2013157539A JP 2012018513 A JP2012018513 A JP 2012018513A JP 2012018513 A JP2012018513 A JP 2012018513A JP 2013157539 A JP2013157539 A JP 2013157539A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- heat treatment
- hydrogen
- carbide semiconductor
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は炭化ケイ素基板を使用した半導体装置の製造方法に関わり、特にゲート絶縁膜形成後の熱処理工程に特徴を有する、炭化ケイ素半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a silicon carbide substrate, and more particularly to a method for manufacturing a silicon carbide semiconductor device characterized by a heat treatment step after forming a gate insulating film.
炭化ケイ素を用いたMOSFET等の半導体デバイスは、バイポーラトランジスタと比較して高速のスイッチングが可能となることから、近年、炭化ケイ素基板を用いた次世代半導体デバイスの研究開発が進められている。炭化ケイ素はシリコンと同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってMOS界面のチャネル移動度が異なるという特性がある。 Since semiconductor devices such as MOSFETs using silicon carbide can be switched at a higher speed than bipolar transistors, research and development of next-generation semiconductor devices using silicon carbide substrates have been promoted in recent years. Silicon carbide can form an insulating film by thermal oxidation like silicon, but has a characteristic that the channel mobility at the MOS interface differs depending on the crystal plane and the oxidation method.
炭化ケイ素基板の代表的な面である(000−1)面あるいは(11−20)面は、ウェット雰囲気で酸化すると(0001)面に比べ高いチャネル移動度を示し、オン抵抗を低減し、消費電力を低減する上で有利である。
なお、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。
The (000-1) plane or the (11-20) plane, which is a typical plane of a silicon carbide substrate, exhibits higher channel mobility than the (0001) plane when oxidized in a wet atmosphere, reduces on-resistance, and consumes. This is advantageous in reducing power.
Note that there is an interface state density as an index for alternatively evaluating the channel mobility, and it is generally known that the channel mobility tends to increase as the interface state density decreases.
このような炭化ケイ素基板を用いた半導体デバイスの製造方法に関し、下記の特許文献1には、界面準位密度を低下させるために、炭化ケイ素基板の(000−1)面をウェット雰囲気で熱酸化することにより高いチャネル移動度を得る方法が示されており、具体的には、ゲート絶縁膜を形成するための酸化後に、水素あるいは水蒸気雰囲気中でアニールを行うことが示されている。
With respect to a method for manufacturing a semiconductor device using such a silicon carbide substrate, the following
炭化ケイ素基板の(000−1)面、(11−20)面をウェット雰囲気で酸化し、POA(Post Oxidation Annealing)として水素を含んだ雰囲気の熱処理することで得られたMOS界面の界面準位密度は、後工程での熱処理、例えばメタルのオーミックコンタクトを形成するための800℃から1000℃程度の熱処理で大きくなり、MOS界面特性が劣化することが知られている。 Interface state of MOS interface obtained by oxidizing (000-1) and (11-20) surfaces of silicon carbide substrate in wet atmosphere and heat-treating in hydrogen-containing atmosphere as POA (Post Oxidation Annealing) It is known that the density is increased by heat treatment at a later step, for example, heat treatment at about 800 ° C. to 1000 ° C. for forming a metal ohmic contact, and the MOS interface characteristics are deteriorated.
ウェット雰囲気の酸化や水素POAで界面準位密度が低減されるのは、水素あるいは水酸基が界面準位を終端するためであるといわれているが、後工程の熱処理により、雰囲気温度が上昇することにより、終端している水素あるいは水酸基が脱離することにより界面準位密度が大きくなり、MOS界面特性が劣化するものと推測される。
この熱処理によるMOS界面特性劣化は、炭化ケイ素(0001)面上に作製したMOSデバイスでは発生しないため、炭化ケイ素(000−1)面あるいは(11−20)面上と(0001)面上のMOSデバイスではデバイスプロセスに異なった工夫が必要となる。
It is said that the interface state density is reduced by wet atmosphere oxidation or hydrogen POA because hydrogen or hydroxyl groups terminate the interface state, but the ambient temperature rises due to the heat treatment in the subsequent process. Therefore, it is presumed that the interface state density increases due to elimination of the terminal hydrogen or hydroxyl group, and the MOS interface characteristics deteriorate.
Since the MOS interface characteristic deterioration due to this heat treatment does not occur in the MOS device fabricated on the silicon carbide (0001) surface, the MOS on the silicon carbide (000-1) surface or the (11-20) surface and the (0001) surface. Devices require different devices in the device process.
そこで、本発明は、炭化ケイ素半導体の(000−1)面あるいは(11−20)面をウェット雰囲気の酸化、水素POAで得られた良好なMOS界面特性が、後工程で加えられる熱処理により界面準位密度が増加し、劣化するのを抑制する半導体装置の製造方法を提供することを目的とする。 In view of this, the present invention is based on the fact that a good MOS interface characteristic obtained by oxidizing a (000-1) surface or (11-20) surface of a silicon carbide semiconductor in a wet atmosphere and hydrogen POA is obtained by a heat treatment applied in a later step. It is an object of the present invention to provide a method for manufacturing a semiconductor device that suppresses deterioration due to an increase in level density.
上記の課題を解決するため、本発明の炭化ケイ素半導体装置の製造方法においては、ゲート絶縁膜を形成後の水素POAの温度を、それより後工程で加えられる熱処理の最高温度以上とする。具体的には、次のような技術的手段を講じた。すなわち、
(1)炭化ケイ素半導体の(000−1)面、あるいは(11−20)面上に、少なくとも酸素と水分を含むガス中での熱酸化が含まれる工程で前記炭化ケイ素半導体の(000−1)面あるいは(11−20)面に接するようにゲート絶縁膜を形成する第1の工程と、該ゲート絶縁膜を形成した後に水素を含んだ雰囲気で熱処理する第2の工程を含む炭化ケイ素半導体装置の製造方法において、前記第2の工程において、前記ゲート絶縁膜形成後の水素を含んだ雰囲気で熱処理する際の熱処理温度を、前記第2の工程の後に行われる工程での熱処理温度以上とした。
In order to solve the above problems, in the method for manufacturing a silicon carbide semiconductor device of the present invention, the temperature of the hydrogen POA after forming the gate insulating film is set to be equal to or higher than the maximum temperature of the heat treatment applied in the subsequent process. Specifically, the following technical measures were taken. That is,
(1) The silicon carbide semiconductor (000-1) or (11-20) plane is subjected to thermal oxidation in a gas containing at least oxygen and moisture on the (000-1) plane or (11-20) plane. ) Surface or (11-20) surface, and a silicon carbide semiconductor comprising a first step of forming a gate insulating film so as to be in contact with the surface and a second step of heat-treating in an atmosphere containing hydrogen after forming the gate insulating film In the device manufacturing method, in the second step, a heat treatment temperature when performing heat treatment in an atmosphere containing hydrogen after forming the gate insulating film is equal to or higher than a heat treatment temperature in a step performed after the second step. did.
(2)前記第2の工程の後に行われる工程が、前記第1の工程で形成した前記絶縁膜の一部を除去し開口部を形成する第3の工程と、該開口部の少なくとも一部にコンタクトメタルを堆積する第4の工程と、前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理を行う第5の工程を含み、
前記第2の工程における前記ゲート絶縁膜形成後の水素を含んだ雰囲気での熱処理温度を、前記第5の工程における前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理温度以上とした。
(2) A step performed after the second step includes a third step of removing a part of the insulating film formed in the first step and forming an opening, and at least a part of the opening. A fourth step of depositing a contact metal on the substrate, and a fifth step of performing a heat treatment for forming a reaction layer of the contact metal and silicon carbide,
The heat treatment temperature in the atmosphere containing hydrogen after forming the gate insulating film in the second step was set to be equal to or higher than the heat treatment temperature for forming the contact metal and silicon carbide reaction layer in the fifth step.
(3)前記第2の工程において前記ゲート絶縁膜を形成後の水素を含んだ雰囲気の熱処理の温度が900℃以上1100℃以下の範囲であり、前記第5の工程において前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理の温度が800℃以上1000℃以下の範囲とした。 (3) The temperature of the heat treatment in the atmosphere containing hydrogen after forming the gate insulating film in the second step is in the range of 900 ° C. to 1100 ° C., and the contact metal and silicon carbide in the fifth step The temperature of the heat treatment for forming the reaction layer was in the range of 800 ° C. or higher and 1000 ° C. or lower.
(4)前記炭化ケイ素半導体の(000−1)面、あるいは(11−20)面からのオフ角を0度から8度とした。 (4) The off angle from the (000-1) plane or the (11-20) plane of the silicon carbide semiconductor was set to 0 degree to 8 degrees.
(5)前記ゲート絶縁膜を成膜する第1の工程を、水分を含まない乾燥酸素中で熱酸化を行った後、水分を含むガス中での熱酸化を組み合わせた工程とした。 (5) The first step of forming the gate insulating film is a step in which thermal oxidation is performed in dry oxygen not containing moisture and then thermal oxidation in a gas containing moisture is combined.
(6)前記ゲート絶縁膜を成膜する第1の工程を、絶縁膜を堆積させた後、水分を含むガス中での熱酸化を組み合わせた工程とした。 (6) The first step of forming the gate insulating film is a step in which after the insulating film is deposited, thermal oxidation in a gas containing moisture is combined.
このように本発明の炭化ケイ素半導体装置の製造方法によれば、ゲート酸化膜をウェット酸化と水素POAで形成した場合、水素POAの温度を後工程で施されるオーミックコンタクトアニール等の各種熱処理の最高温度以上とすることにより、ゲート酸化の際に界面準位を終端した水素が後工程の熱処理に伴う温度上昇よって脱離することを抑制でき、高いチャネル移動度を実現することができる。 Thus, according to the method for manufacturing a silicon carbide semiconductor device of the present invention, when the gate oxide film is formed by wet oxidation and hydrogen POA, the temperature of the hydrogen POA is subjected to various heat treatments such as ohmic contact annealing performed in a subsequent process. By setting the temperature higher than the maximum temperature, it is possible to suppress the desorption of hydrogen that has terminated the interface state during the gate oxidation due to the temperature rise accompanying the heat treatment in the subsequent process, and high channel mobility can be realized.
まず、本発明により、MOS界面特性の劣化がどの程度抑制されるかを検証するため、MOSキャパシタに、ゲート酸化膜形成後の工程の熱処理の中で一番高い温度が必要とされているオーミックコンタクトアニールを想定した雰囲気、温度のアニールを行った実験例について、図1、図2を用いて説明する。
図1は、本実験で使用したMOSキャパシタの構成を示す図である。
First, in order to verify how much deterioration of the MOS interface characteristics is suppressed according to the present invention, the MOS capacitor is required to have the highest temperature in the heat treatment in the process after the gate oxide film is formed. An experimental example in which annealing at an atmosphere and temperature assuming contact annealing is performed will be described with reference to FIGS.
FIG. 1 is a diagram showing the configuration of the MOS capacitor used in this experiment.
このMOSキャパシタは次のようにして作製される。
(1)工程1
まず、n型4H−SiC(000−1)基板1((000−1)面から0〜8度オフ基板)上にドナー密度1E+16cm-3程度のn型エピタキシャル膜2を5〜10μm成長させる。なお、4H−SiC基板単体、あるいは4H−SiC基板とエピタキシャル膜を併せて4H−SiC半導体と呼ぶ。
This MOS capacitor is manufactured as follows.
(1)
First, an n-type
(2)工程2
4H−SiC半導体を洗浄した後に、1000℃のウェット酸化を30分行い、厚さ50nmの絶縁膜3を形成する。続けてPOAとして水素雰囲気で30分の熱処理を行う。POAの温度は1100℃、1000℃、900℃の3水準とした。POAの雰囲気は水素を不活性ガスで希釈してもよい。
(2)
After the 4H—SiC semiconductor is cleaned, wet oxidation at 1000 ° C. is performed for 30 minutes to form the
(3)工程3
次に、室温まで冷却した後、コンタクトメタルと炭化ケイ素の反応層を形成するためのオーミックコンタクトアニールを想定した雰囲気条件、温度条件でアニールを行う。
すなわち、不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で、900℃で2分間保持の条件でアニールを行う。
なお、不活性ガスと水素の混合ガスは窒素、ヘリウム、アルゴンの何れかと水素の混合ガスであり、不活性ガスと水素の混合ガス中の水素濃度は1%以上4%以下が好ましい。また特に好ましくは不活性ガスと水素の混合ガス中の水素濃度は4%である。
(3)
Next, after cooling to room temperature, annealing is performed under atmospheric conditions and temperature conditions assuming ohmic contact annealing for forming a reaction layer of contact metal and silicon carbide.
That is, annealing is performed in an atmosphere of inert gas or a mixed gas of inert gas and hydrogen at 900 ° C. for 2 minutes.
The mixed gas of inert gas and hydrogen is a mixed gas of nitrogen, helium, or argon and hydrogen, and the hydrogen concentration in the mixed gas of inert gas and hydrogen is preferably 1% or more and 4% or less. Particularly preferably, the hydrogen concentration in the mixed gas of inert gas and hydrogen is 4%.
(4)工程4
絶縁膜3上に、室温でドット状のアルミゲート電極4を蒸着し、裏面全面にアルミを蒸着したアルミ裏面電極5からなるMOSキャパシタを作製した。
(4) Step 4
On the
ここで、本実験例によるMOS界面の劣化防止効果を検証するため、比較例として、工程2において、水素雰囲気のPOAを、オーミックコンタクトアニールを想定したアニール温度の900℃よりも低い800℃としたMOSキャパシタを作製した。
完成したMOSキャパシタをC−Vメーター6で測定し、界面準位密度に及ぼす水素雰囲気のPOA温度の影響について調べた。
Here, in order to verify the effect of preventing deterioration of the MOS interface according to this experimental example, as a comparative example, in
The completed MOS capacitor was measured with a C-V meter 6 to examine the influence of the POA temperature in the hydrogen atmosphere on the interface state density.
図2は、図1に示す本実験例に係るMOSキャパシタと、対比するために作製されたMOSキャパシタそれぞれの測定結果から得られた界面準位密度分布を示す図である。
同図に示すように、図2において、(d)の水素POA800℃で作製したMOSキャパシタ(黒三角形のプロット)に比べて、(a)の水素POA900℃で作製したMOSキャパシタ(グレーひし形のプロット)、(b)の水素POA1000℃で作製したMOSキャパシタ(グレー正方形のプロット)、(c)の水素POA1100℃で作製したMOSキャパシタ(円のプロット)の方が界面準位密度の増加が小さく、MOS界面の劣化が抑えられていることが確認できた。
FIG. 2 is a diagram showing the interface state density distribution obtained from the measurement results of the MOS capacitor according to this experimental example shown in FIG. 1 and the MOS capacitor manufactured for comparison.
As shown in FIG. 2, in FIG. 2, (a) a MOS capacitor fabricated at 900 ° C. with a hydrogen POA (gray diamond plot), compared to a MOS capacitor fabricated at 800 ° C. with a hydrogen POA (black triangle plot). ), (B) MOS capacitor (gray square plot) fabricated at 1000 ° C., and (c) MOS capacitor fabricated at 1100 ° C. (circle plot), the increase in interface state density is smaller. It was confirmed that the deterioration of the MOS interface was suppressed.
このように、水素POA温度を、後工程で行う熱処理の温度以上とすることで、ウェット酸化+水素POAによって得られた低い界面準位密度が後工程で施す熱処理によって増加するのを抑制できることが確認できた。 In this way, by setting the hydrogen POA temperature to be equal to or higher than the temperature of the heat treatment performed in the subsequent step, it is possible to suppress an increase in the low interface state density obtained by wet oxidation + hydrogen POA due to the heat treatment performed in the subsequent step. It could be confirmed.
次に本発明の実施例を図3、図4を用いて説明する。 Next, an embodiment of the present invention will be described with reference to FIGS.
図3(a)〜(i)は、本実施例に係る炭化ケイ素(000−1)面上へMOSFETを製造する際の工程1〜9を説明するための工程毎の断面図を示す。
(1)工程1
まず、図3(a)に示すように、p型4H−SiC(000−1)基板7((000−1)面から0〜8度オフ基板)上に、アクセプター密度1E+16cm-3のp型エピタキシャル膜8を成長させる。
FIGS. 3A to 3I are cross-sectional views for explaining
(1)
First, as shown in FIG. 3A, on a p-type 4H—SiC (000-1) substrate 7 (0 to 8 degrees off substrate from the (000-1) plane), a p-type with an acceptor density of 1E + 16 cm −3 . Epitaxial film 8 is grown.
(2)工程2
図3(b)に示すように、p型エピタキシャル膜8の表面上に減圧CVD法により厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりパターン加工してマスク9を形成する。
その後、例えば、リンイオン10を基板温度500℃、加速エネルギー40keV〜250keVの多段、注入量2E+20cm-3でイオン注入する。
(2)
As shown in FIG. 3B, a SiO 2 film having a thickness of 1 μm is deposited on the surface of the p-type epitaxial film 8 by low pressure CVD, and a mask 9 is formed by patterning by photolithography.
Thereafter, for example,
(3)工程3
図3(c)に示すように、マスク9を除去し表面上に減圧CVD法により、厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりパターン加工してマスク11を形成する。
その後、例えば、アルミニウムイオン12を基板温度500℃、加速エネルギー40keV〜200keVの多段、注入量2E+20cm-3でイオン注入する。
(3)
As shown in FIG. 3C, the mask 9 is removed, a 1 μm thick SiO 2 film is deposited on the surface by low pressure CVD, and a
Thereafter, for example,
(4)工程4
図3(d)に示すように、マスク11を除去しアルゴン雰囲気中にて1600℃で5分間にわたる活性化アニールを行ってドレイン領域13、ソース領域14、及びグラウンド領域15を形成する。
(4) Step 4
As shown in FIG. 3D, the
(5)工程5
図3(e)に示すように、減圧CVD法により厚さ0.5μmのフィールド酸化膜16を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜16の一部を除去してアクティブ領域17を形成する。
(5)
As shown in FIG. 3E, a
(6)工程6
図3(f)に示すように、1000℃のウェット酸化を30分行い厚さ50nmのゲート絶縁膜18を形成した後、POAとして1000℃の水素雰囲気で30分の熱処理を行う。なお、POAの雰囲気は水素を不活性ガスで希釈してもよい。
その後、ゲート絶縁膜18上には、減圧CVD法によって多結晶シリコンを0.3μmの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極19を形成する。
(6) Step 6
As shown in FIG. 3F, after wet oxidation at 1000 ° C. for 30 minutes to form a
Thereafter, on the
(7)工程7
図3(g)に示すように、フォトリソグラフィとフッ酸エッチングによりドレイン領域13、ソース領域14及びグラウンド領域15上にコンタクトホールを形成し、その上から厚さ10nmのアルミニウムとさらに60nmのニッケルが蒸着されリフトオフによりパターン加工されてコンタクトメタル20を形成する。
(7) Step 7
As shown in FIG. 3 (g), contact holes are formed on the
(8)工程8
図3(h)に示すように、オーミックコンタクトアニールとして不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で950℃、2分間保持でアニールし、コンタクトメタル20と炭化ケイ素の反応層21を形成する。
不活性ガスと水素の混合ガスは窒素、ヘリウム、アルゴンの何れかと水素の混合ガスであり、不活性ガスと水素の混合ガス中の水素濃度は1%以上4%以下が好ましい。また特に好ましくは不活性ガスと水素の混合ガス中の水素濃度は4%である。
(8) Step 8
As shown in FIG. 3 (h), the ohmic contact annealing is performed by annealing at 950 ° C. for 2 minutes in an atmosphere of an inert gas or a mixed gas of inert gas and hydrogen, and the
The mixed gas of inert gas and hydrogen is a mixed gas of nitrogen, helium or argon and hydrogen, and the hydrogen concentration in the mixed gas of inert gas and hydrogen is preferably 1% or more and 4% or less. Particularly preferably, the hydrogen concentration in the mixed gas of inert gas and hydrogen is 4%.
(9)工程9
図3(i)に示すように、表面にアルミニウムを300nm蒸着し、フォトリソグラフィとリン酸エッチングによりゲート電極19及び反応層21上にパッド電極22を形成し、裏面にアルミニウムを100nm蒸着し裏面電極23を形成する。
(9) Step 9
As shown in FIG. 3 (i), 300 nm of aluminum is vapor-deposited on the surface,
また、比較例として工程6(f)において水素雰囲気のPOAを800℃としたMOSFETを作製した。
図4は、図3に示した炭化ケイ素MOSFETの製造方法によって作製された炭化ケイ素MOSFETと、図3における工程6(f)の工程における水素雰囲気のPOAの温度条件を800℃に変更して作製された炭化ケイ素MOSFETのチャネル移動度のゲート電圧依存性を示す図である。
Further, as a comparative example, a MOSFET in which POA in a hydrogen atmosphere was set to 800 ° C. in step 6 (f) was manufactured.
4 is manufactured by changing the temperature condition of the silicon carbide MOSFET manufactured by the silicon carbide MOSFET manufacturing method shown in FIG. 3 and the POA in the hydrogen atmosphere in the step 6 (f) in FIG. 3 to 800 ° C. It is a figure which shows the gate voltage dependence of the channel mobility of the made silicon carbide MOSFET.
図4において、(a)の水素POA1000℃のチャネル移動度(実線)は最大で約70cm2/Vsと高い値を示しているのに対して、(b)の水素POA800℃のチャネル移動度(破線)は、最大で約50cm2/Vs強と低い値である。
このことから、チャネル移動度の低下は、界面準位を終端していた水素が、オーミックコンタクトアニールにより脱離することにより発生し、水素POA800℃はPOA温度よりも高い温度でオーミックコンタクトアニールされることで容易に水素の脱離が生じていることが確認できる。
In FIG. 4, the channel mobility (solid line) of hydrogen POA 1000 ° C. in (a) shows a high value of about 70 cm 2 / Vs at maximum, whereas the channel mobility (800) of hydrogen POA 800 ° C. in (b) The broken line is a low value of about 50 cm 2 / Vs slightly at the maximum.
From this, the decrease in channel mobility occurs when hydrogen that has terminated the interface state is desorbed by ohmic contact annealing, and the hydrogen POA 800 ° C. is subjected to ohmic contact annealing at a temperature higher than the POA temperature. Thus, it can be easily confirmed that desorption of hydrogen occurs.
これに対してPOA温度1000℃の場合はチャネル移動度の劣化が少なく、オーミックコンタクトアニールよりも高い温度で水素POAしておくことによってオーミックコンタクトアニール中に水素が界面準位から脱離するのを抑制できることが分かる。 On the other hand, when the POA temperature is 1000 ° C., the channel mobility is less deteriorated, and hydrogen is desorbed from the interface state during the ohmic contact annealing by maintaining the hydrogen POA at a higher temperature than the ohmic contact annealing. It turns out that it can suppress.
この実施例では、POAの温度を1000℃としたが、POAの温度は後の工程で施されるオーミックコンタクトアニールの温度以上とすればよく、900℃〜1100℃とすることが好ましい。
一方、オーミックコンタクトアニールの温度は、良好なオーミックコンタクトを得るためには高温の方がよく、一方、MOS界面の劣化を抑制するためには低温の方がよいため、これらのバランスから、800℃〜1000℃が好ましい。
In this embodiment, the temperature of the POA is set to 1000 ° C., but the temperature of the POA may be equal to or higher than the temperature of the ohmic contact annealing performed in a later step, and is preferably set to 900 ° C. to 1100 ° C.
On the other hand, the temperature of the ohmic contact annealing is preferably a high temperature in order to obtain a good ohmic contact, and on the other hand, a low temperature is better in order to suppress the deterioration of the MOS interface. -1000 degreeC is preferable.
以上から、オーミックコンタクトアニール温度を800℃〜1000℃とした場合、POA温度は、900℃〜1100℃の範囲で、オーミックコンタクトアニール温度以上となるように選択すれば、高いチャネル移動度を備えた高性能の炭化ケイ素MOSFETを製造することが可能となる。 From the above, when the ohmic contact annealing temperature is 800 ° C. to 1000 ° C., the POA temperature is in the range of 900 ° C. to 1100 ° C., and if it is selected to be higher than the ohmic contact annealing temperature, high channel mobility is provided. A high-performance silicon carbide MOSFET can be manufactured.
また、上記の実施例では、水素POAよりも後の工程の熱処理の中で一般的に一番高い温度が必要とされているオーミックコンタクトアニールを例にして説明したが、これに限定されるものではなく、半導体装置の製造方法において水素POAの温度を後工程で施される、ポリシリコンの形成温度や低抵抗化のための熱処理温度、層間絶縁膜の平坦化のための熱処理温度等も含めた各種熱処理の最高温度以上とすることで、同様の効果を奏することができる。 In the above embodiment, the ohmic contact annealing, which generally requires the highest temperature in the heat treatment in the process after the hydrogen POA, has been described as an example. However, the present invention is not limited to this. Rather, in the manufacturing method of the semiconductor device, the temperature of the hydrogen POA is applied in a later step, including the formation temperature of polysilicon, the heat treatment temperature for reducing resistance, the heat treatment temperature for planarizing the interlayer insulating film, etc. The same effect can be obtained by setting the temperature to the maximum temperature of various heat treatments.
上記の実施例では、結晶構造が4H−SiCの(000−1)基板(0〜8°オフ基板)を使用したが、結晶構造が4H−SiCの(11−20)基板でも同様の効果が得られる。 In the above embodiment, a (000-1) substrate (0-8 ° off substrate) with a crystal structure of 4H—SiC was used, but the same effect can be obtained with a (11-20) substrate with a crystal structure of 4H—SiC. can get.
このように、本発明は、炭化ケイ素MOSFETとして横型MOSFETの製造方法を例にして説明したが、これに限定されるものではなく、縦型MOSFETなど高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。 As described above, the present invention has been described by taking an example of a method of manufacturing a lateral MOSFET as a silicon carbide MOSFET. Thus, similar effects can be achieved. Therefore, the present invention can be applied to various semiconductor device manufacturing methods without departing from the scope of the invention described in the claims.
1 n型 4H−SiC(000−1)基板
2 n型 エピタキシャル膜
3 絶縁膜
4 アルミゲート電極
5 アルミ裏面電極
6 C−Vメーター
7 p型4H−SiC(000−1)基板
8 p型エピタキシャル膜
9 マスク
10 リンイオン
11 マスク
12 アルミニウムイオン
13 ドレイン領域
14 ソース領域
15 グラウンド領域
16 フィールド酸化膜
17 アクティブ領域
18 ゲート絶縁膜
19 ゲート電極
20 コンタクトメタル
21 反応層
22 パッド電極
23 裏面電極
1 n-type 4H-SiC (000-1) substrate 2 n-
Claims (6)
該ゲート絶縁膜を形成した後に水素を含んだ雰囲気で熱処理する第2の工程を含む炭化ケイ素半導体装置の製造方法において、
前記第2の工程において、前記ゲート絶縁膜形成後の水素を含んだ雰囲気で熱処理する際の熱処理温度を、前記第2の工程の後に行われる工程での熱処理温度以上としたことを特徴とする炭化ケイ素半導体装置の製造方法。 The (000-1) plane of the silicon carbide semiconductor or the (000-20) plane of the silicon carbide semiconductor in a process including thermal oxidation in a gas containing at least oxygen and moisture on the (000-1) plane or the (11-20) plane of the silicon carbide semiconductor A first step of forming a gate insulating film in contact with the (11-20) plane;
In the method for manufacturing a silicon carbide semiconductor device, including the second step of performing a heat treatment in an atmosphere containing hydrogen after forming the gate insulating film,
In the second step, the heat treatment temperature in the heat treatment in the hydrogen-containing atmosphere after the gate insulating film is formed is equal to or higher than the heat treatment temperature in the step performed after the second step. A method for manufacturing a silicon carbide semiconductor device.
前記第2の工程における前記ゲート絶縁膜形成後の水素を含んだ雰囲気での熱処理温度を、前記第5の工程における前記コンタクトメタルと炭化ケイ素の反応層を形成するための熱処理温度以上としたことを特徴とする請求項1に記載の炭化ケイ素半導体装置の製造方法。 A step performed after the second step includes a third step of removing a part of the insulating film formed in the first step and forming an opening, and a contact metal in at least a part of the opening. And a fifth step of performing a heat treatment to form a reaction layer of the contact metal and silicon carbide,
The heat treatment temperature in the atmosphere containing hydrogen after forming the gate insulating film in the second step is equal to or higher than the heat treatment temperature for forming the reaction layer of the contact metal and silicon carbide in the fifth step. A method for manufacturing a silicon carbide semiconductor device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012018513A JP2013157539A (en) | 2012-01-31 | 2012-01-31 | Silicon carbide semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012018513A JP2013157539A (en) | 2012-01-31 | 2012-01-31 | Silicon carbide semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013157539A true JP2013157539A (en) | 2013-08-15 |
Family
ID=49052423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012018513A Pending JP2013157539A (en) | 2012-01-31 | 2012-01-31 | Silicon carbide semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013157539A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055098A (en) * | 2015-09-07 | 2017-03-16 | 国立大学法人大阪大学 | Manufacturing method for semiconductor device and semiconductor manufacturing device for use therein |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096263A (en) * | 2005-08-31 | 2007-04-12 | Denso Corp | SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME |
WO2007102281A1 (en) * | 2006-03-07 | 2007-09-13 | National Institute Of Advanced Industrial Science And Technology | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
JP2008244456A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
-
2012
- 2012-01-31 JP JP2012018513A patent/JP2013157539A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096263A (en) * | 2005-08-31 | 2007-04-12 | Denso Corp | SiC SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME |
WO2007102281A1 (en) * | 2006-03-07 | 2007-09-13 | National Institute Of Advanced Industrial Science And Technology | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
JP2007242744A (en) * | 2006-03-07 | 2007-09-20 | National Institute Of Advanced Industrial & Technology | Method of manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
JP2008244456A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
JP2011211212A (en) * | 2007-02-28 | 2011-10-20 | Denso Corp | Method of manufacturing silicon carbide semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055098A (en) * | 2015-09-07 | 2017-03-16 | 国立大学法人大阪大学 | Manufacturing method for semiconductor device and semiconductor manufacturing device for use therein |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229845B2 (en) | Method for manufacturing silicon carbide MOSFET and silicon carbide MOSFET | |
JP5584823B2 (en) | Silicon carbide semiconductor device | |
JP6432232B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JPWO2003047000A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2013187302A (en) | SiC SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR | |
JPWO2015005397A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2013201308A (en) | Semiconductor device and method of manufacturing the same | |
US7994035B2 (en) | Semiconductor device fabricating method including thermal oxidation of a substrate, forming a second oxide, and thermal processing a gate electrode | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
CN102150271B (en) | MOSFET and method for manufacturing MOSFET | |
CN103681256B (en) | A kind of silicon carbide MOSFET device and preparation method thereof | |
WO2012120730A1 (en) | Production method for semiconductor device | |
JP2009043880A (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2016201500A (en) | Silicon carbide mos type semiconductor device and method of manufacturing the same | |
JP2015142078A (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US10163637B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2013157539A (en) | Silicon carbide semiconductor device manufacturing method | |
JP5036399B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6582537B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10249497B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP6155553B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6074785B2 (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device | |
JP2017168603A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP2017168600A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP5436046B2 (en) | Method for manufacturing silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160907 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161007 |