JP2015142078A - Silicon carbide semiconductor device and method for manufacturing the same - Google Patents

Silicon carbide semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2015142078A
JP2015142078A JP2014015308A JP2014015308A JP2015142078A JP 2015142078 A JP2015142078 A JP 2015142078A JP 2014015308 A JP2014015308 A JP 2014015308A JP 2014015308 A JP2014015308 A JP 2014015308A JP 2015142078 A JP2015142078 A JP 2015142078A
Authority
JP
Japan
Prior art keywords
silicon carbide
insulating film
gate insulating
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014015308A
Other languages
Japanese (ja)
Inventor
幹 荒岡
Miki Araoka
幹 荒岡
岡本 光央
Mitsuhisa Okamoto
光央 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2014015308A priority Critical patent/JP2015142078A/en
Publication of JP2015142078A publication Critical patent/JP2015142078A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve reduction in the interface state between a silicon carbide layer and a gate insulating film, thereby increasing carrier mobility.SOLUTION: A silicon carbide semiconductor device includes at least one or more layers of an oxide film, a nitride film or an oxynitride film, as a gate insulating film 22, on silicon carbide substrates 12a, 12b. The gate insulating film 22 including the interface between the silicon carbide substrates 12a, 12b and the gate insulating film 22 contains 1×10/cmor more of chlorine therein. The gate insulating film 22 is formed by thermal oxidation in dry oxygen containing no moisture.

Description

本発明は炭化ケイ素基板を使用した半導体装置およびその製造方法に関わり、特にゲート絶縁膜を改善した炭化ケイ素半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device using a silicon carbide substrate and a manufacturing method thereof, and more particularly to a silicon carbide semiconductor device having an improved gate insulating film and a manufacturing method thereof.

炭化ケイ素は優れた物性値を有するため、高耐圧で低損失なパワーデバイスへの適用が期待されている。炭化ケイ素を炭化ケイ素半導体装置の一種である炭化ケイ素縦型金属−酸化膜−半導体電界効果型トランジスタ(Metal Oxide Semiconductor Field Effect Transistor:MOSFET)に適用する場合、炭化ケイ素基板の上に二酸化ケイ素膜などのゲート絶縁膜を形成する。   Since silicon carbide has excellent physical property values, it is expected to be applied to power devices with high breakdown voltage and low loss. When silicon carbide is applied to a silicon carbide vertical metal-oxide film-semiconductor field effect transistor (MOSFET) which is a kind of silicon carbide semiconductor device, a silicon dioxide film or the like is formed on a silicon carbide substrate. The gate insulating film is formed.

炭化ケイ素基板の上に二酸化ケイ素膜を形成するには、炭化ケイ素基板を熱酸化する方法と炭化ケイ素基板上に二酸化ケイ素膜をデポジション(堆積)する方法とがある。いずれの方法を用いても、炭化ケイ素基板と二酸化ケイ素膜との界面に界面準位ができ、この界面準位がMOSFETの電界効果移動度(チャネル移動度)を炭化ケイ素バルク中の移動度より低下させることによりMOSFETのオン動作時の抵抗値を増加させ、損失が増大してしまうことがあった。   In order to form a silicon dioxide film on a silicon carbide substrate, there are a method of thermally oxidizing the silicon carbide substrate and a method of depositing a silicon dioxide film on the silicon carbide substrate. Whichever method is used, an interface state is formed at the interface between the silicon carbide substrate and the silicon dioxide film, and this interface state determines the field effect mobility (channel mobility) of the MOSFET from the mobility in the silicon carbide bulk. Decreasing the resistance increases the resistance value when the MOSFET is turned on, and the loss may increase.

炭化ケイ素基板と二酸化ケイ素膜の界面特性を評価する指標として、界面準位密度がある。一般的には、界面準位密度が小さい方がチャネル移動度に代表される界面特性が良好となる傾向がある。   As an index for evaluating the interface characteristics between the silicon carbide substrate and the silicon dioxide film, there is an interface state density. In general, interface characteristics represented by channel mobility tend to be better when the interface state density is smaller.

炭化ケイ素基板と二酸化ケイ素膜の界面特性を改善する一般的な手法としては、炭化ケイ素基板を酸素の含んだ雰囲気で酸化し、酸化後のアニール(POA:Post Oxidation Annealing)として一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法が知られている。この場合、酸化と同時に窒化が起こり、窒素原子が二酸化ケイ素膜中や炭化ケイ素基板と二酸化ケイ素膜との界面のダングリングボンド(未結合手)の終端に寄与し、界面準位密度を低減する効果があるとされている(例えば、下記特許文献1参照。)。   As a general method for improving the interface characteristics between the silicon carbide substrate and the silicon dioxide film, the silicon carbide substrate is oxidized in an oxygen-containing atmosphere, and post-oxidation annealing (POA: Post Oxidation Annealing) is used. A method using a nitrogen-containing gas containing nitrogen is known. In this case, nitridation occurs simultaneously with oxidation, and nitrogen atoms contribute to termination of dangling bonds (unbonded hands) in the silicon dioxide film or at the interface between the silicon carbide substrate and the silicon dioxide film, thereby reducing the interface state density. It is said that there is an effect (for example, refer to the following Patent Document 1).

特表2004−511101号公報(第8〜15頁)JP-T-2004-511101 (pages 8 to 15)

一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法では、一酸化二窒素ガスによる窒化の条件を最適化することにより、炭化ケイ素基板とゲート絶縁膜(二酸化ケイ素膜)との界面(以下、炭化ケイ素基板/ゲート絶縁膜界面とする)の界面準位が低減することは記載されている。しかし、特許文献1に示されるような方法で窒化した場合には、窒化の際に一酸化二窒素ガスが反応して発生する酸素ガスにより炭化ケイ素基板が再酸化され、この再酸化により窒化された界面より界面が炭化ケイ素基板の内側に進行し、最終的に残る炭化ケイ素基板/ゲート絶縁膜界面への窒化が十分になされず、界面準位を十分に低減できない場合があった。   In the method using a gas containing nitrogen of dinitrogen monoxide or nitrogen monoxide, the interface between the silicon carbide substrate and the gate insulating film (silicon dioxide film) is optimized by optimizing the nitriding conditions with the dinitrogen monoxide gas ( Hereinafter, it is described that the interface state of the silicon carbide substrate / gate insulating film interface is reduced. However, when nitriding is performed by a method as disclosed in Patent Document 1, the silicon carbide substrate is reoxidized by oxygen gas generated by reaction of dinitrogen monoxide gas during nitriding, and is nitrided by this reoxidation. In some cases, the interface proceeds from the interface to the inside of the silicon carbide substrate, and the remaining silicon carbide substrate / gate insulating film interface is not sufficiently nitrided, and the interface state cannot be sufficiently reduced.

炭化ケイ素基板上に酸素ガスでゲート絶縁膜を形成した場合、チャネル移動度は非常に低く、界面準位密度が高いことが報告されている。原因としては、ゲート絶縁膜中や炭化ケイ素基板/ゲート絶縁膜界面のダングリングボンド、炭化ケイ素基板/ゲート絶縁膜界面に偏析する炭素化合物などが挙げられる。従って、一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法では副生成物として酸素ガスができ、炭化ケイ素基板/ゲート絶縁膜界面特性を悪化させるため、ゲート絶縁膜を形成する方法としては不十分である。   It has been reported that when a gate insulating film is formed on a silicon carbide substrate with oxygen gas, the channel mobility is very low and the interface state density is high. Causes include dangling bonds in the gate insulating film and at the silicon carbide substrate / gate insulating film interface, and carbon compounds that segregate at the silicon carbide substrate / gate insulating film interface. Therefore, in the method using a gas containing dinitrogen monoxide or nitrogen nitrogen monoxide, oxygen gas is generated as a by-product, and the interface characteristics of the silicon carbide substrate / gate insulating film are deteriorated. Is insufficient.

本発明は、上記課題に鑑み、炭化ケイ素基板と二酸化ケイ素(ゲート絶縁膜)との界面の準位をより低減させた、キャリアの移動度が高い炭化ケイ素半導体装置およびその製造方法を提供することを目的とする。   In view of the above problems, the present invention provides a silicon carbide semiconductor device having a high carrier mobility and a method for manufacturing the same, in which the level of the interface between the silicon carbide substrate and silicon dioxide (gate insulating film) is further reduced. With the goal.

上記目的を達成するため、本発明の炭化ケイ素半導体装置は、炭化ケイ素基板上に、ゲート絶縁膜として少なくとも1層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に1×1019/cm3以上の塩素が存在することを特徴とする。 In order to achieve the above object, a silicon carbide semiconductor device according to the present invention includes a silicon carbide semiconductor device having at least one oxide film, nitride film, or oxynitride film as a gate insulating film on a silicon carbide substrate. 1 × 10 19 / cm 3 or more of chlorine exists in the gate insulating film including the interface between the silicon substrate and the gate insulating film.

また、本発明の炭化ケイ素半導体装置の製造方法は、炭化ケイ素基板上に、ゲート絶縁膜として少なくとも1層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置の製造方法において、前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に1×1019/cm3以上の塩素を含ませるゲート絶縁膜形成工程を含むことを特徴とする。 Further, the method for manufacturing a silicon carbide semiconductor device of the present invention is the method for manufacturing a silicon carbide semiconductor device having at least one oxide film, nitride film or oxynitride film as a gate insulating film on a silicon carbide substrate. And a gate insulating film forming step of including 1 × 10 19 / cm 3 or more of chlorine in the gate insulating film including an interface between the silicon carbide substrate and the gate insulating film.

また、前記ゲート絶縁膜形成工程に、水分を含まない乾燥酸素中での熱酸化の処理が含まれることを特徴とする。   Further, the gate insulating film forming step includes a thermal oxidation process in dry oxygen containing no moisture.

また、前記ゲート絶縁膜形成工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化の処理が含まれることを特徴とする。   Further, the gate insulating film forming step includes a thermal oxynitridation treatment in a gas containing at least dinitrogen monoxide or nitric oxide.

また、前記ゲート絶縁膜形成工程に、少なくとも酸素と水分を含むガス中での熱酸化の処理が含まれることを特徴とする。   The gate insulating film forming step includes thermal oxidation treatment in a gas containing at least oxygen and moisture.

また、前記ゲート絶縁膜形成工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする。   The gate insulating film forming step includes a step of depositing an insulating film of an oxide film, a nitride film, or an oxynitride film by a chemical or physical vapor deposition method.

また、前記ゲート絶縁膜形成工程に、塩素元素を導入した雰囲気で熱酸化の処理を行う工程が含まれることを特徴とする。   Further, the gate insulating film forming step includes a step of performing a thermal oxidation process in an atmosphere into which chlorine element is introduced.

また、前記ゲート絶縁膜形成工程の後に、塩素元素を導入した雰囲気で熱処理を行う工程を有することを特徴とする。   In addition, after the step of forming the gate insulating film, there is a step of performing a heat treatment in an atmosphere into which chlorine element is introduced.

上記構成によれば、炭化ケイ素とゲート絶縁膜の界面に1×1019/cm3以上の塩素を導入することにより、界面準位の原因と報告されている界面のダングリングボンドが塩素により終端される効果と界面に偏析している炭素化合物を除去でき、炭化ケイ素層とゲート絶縁膜との界面準位を低減できる。 According to the above configuration, by introducing chlorine of 1 × 10 19 / cm 3 or more into the interface between the silicon carbide and the gate insulating film, the dangling bond at the interface that is reported to be the cause of the interface state is terminated by chlorine. Effect and the carbon compound segregated at the interface can be removed, and the interface state between the silicon carbide layer and the gate insulating film can be reduced.

本発明によれば、炭化ケイ素層とゲート絶縁膜との界面準位を低減でき、キャリア移動度が高い炭化ケイ素半導体装置を得ることができる。   ADVANTAGE OF THE INVENTION According to this invention, the interface state of a silicon carbide layer and a gate insulating film can be reduced, and a silicon carbide semiconductor device with high carrier mobility can be obtained.

本発明の実施の形態1にかかる炭化ケイ素半導体装置によるMOSキャパシタの測定例を示す図である。It is a figure which shows the example of a measurement of the MOS capacitor by the silicon carbide semiconductor device concerning Embodiment 1 of this invention. 本発明の実施の形態1にかかるMOSキャパシタと、比較例のMOSキャパシタの測定結果から得られた界面準位密度を示す図表である。It is a graph which shows the interface state density obtained from the measurement result of the MOS capacitor concerning Embodiment 1 of this invention, and the MOS capacitor of a comparative example. 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程1)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 1) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程2)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 2) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程3)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 3) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程4)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 4) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程5)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 5) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程6)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Step 6) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程7)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Step 7) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程8)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Process 8) 実施例1にかかるMOSFETの製造工程を示す断面図である。(工程9)7 is a cross-sectional view showing a manufacturing step of the MOSFET according to Example 1. FIG. (Step 9) 実施例1と比較例のMOSFETを測定して得られた電界効果チャネル移動度のゲート電圧依存性を示す図表である。It is a graph which shows the gate voltage dependence of the field effect channel mobility obtained by measuring MOSFET of Example 1 and a comparative example. 実施例1のMOSFETのゲート絶縁膜中の塩素濃度を示した図表である。4 is a chart showing a chlorine concentration in a gate insulating film of the MOSFET of Example 1. 酸化膜形成後の熱処理手法にかかる本実施例と既存手法との対比図である。It is a comparison figure of the present Example concerning the heat processing method after oxide film formation, and the existing method. 本発明の実施例6にかかるMOSゲート構造を有する縦型MOSFETを示す断面図である。It is sectional drawing which shows the vertical MOSFET which has a MOS gate structure concerning Example 6 of this invention.

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。   Hereinafter, preferred embodiments of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. In the present specification and the accompanying drawings, it means that electrons or holes are majority carriers in layers and regions with n or p, respectively. Further, + and − attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region where it is not attached. Also, in this specification, in the Miller index notation, “−” means a bar attached to the index immediately after that, and “−” is added before the index to indicate a negative index. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.

(実施の形態1)
図1は、本発明の実施の形態1にかかる炭化ケイ素半導体装置によるMOSキャパシタの測定例を示す図である。はじめに、図1を用いて、MOSキャパシタにゲート酸化膜形成を行い、炭化ケイ素基板とゲート酸化膜との界面の界面準位密度の低減を検証する実験例について説明する。図1に示すMOSキャパシタ1は次の工程を有して作製される。
(Embodiment 1)
FIG. 1 is a diagram showing a measurement example of a MOS capacitor by the silicon carbide semiconductor device according to the first embodiment of the present invention. First, referring to FIG. 1, a description will be given of an experimental example in which a gate oxide film is formed on a MOS capacitor and a reduction in interface state density at the interface between the silicon carbide substrate and the gate oxide film is verified. The MOS capacitor 1 shown in FIG. 1 is manufactured by the following steps.

(工程1)
まず、n型4H−SiC(000−1)基板2a((000−1)面から0〜8度オフ基板)上に、ドナー密度1×1016cm-3程度のn型エピタキシャル膜2bを5〜10μm成長させる。なお、n型4H−SiC基板2a単体、あるいはn型4H−SiC基板2aとn型エピタキシャル膜2bを併せてn型4H−SiC半導体基板2と呼ぶ。以降、n型4H−SiC半導体基板2のn型エピタキシャル膜2b側の面をおもて面とし、n型4H−SiC半導体基板2のn型4H−SiC基板2a側の面を裏面とする。
(Process 1)
First, 5 n-type epitaxial films 2b having a donor density of about 1 × 10 16 cm −3 are formed on an n-type 4H—SiC (000-1) substrate 2a (0 to 8 degrees off substrate from the (000-1) plane). Grow 10 μm. The n-type 4H—SiC substrate 2a alone, or the n-type 4H—SiC substrate 2a and the n-type epitaxial film 2b are collectively referred to as an n-type 4H—SiC semiconductor substrate 2. Hereinafter, the surface on the n-type epitaxial film 2b side of the n-type 4H-SiC semiconductor substrate 2 is defined as a front surface, and the surface on the n-type 4H-SiC substrate 2a side of the n-type 4H-SiC semiconductor substrate 2 is defined as a back surface.

(工程2)
n型4H−SiC半導体基板2を洗浄した後に、1350℃のトランス−1,2−ジクロロエチレン(Trans−LC)と、精製器を通った(水分を含まない)純粋な酸素のみの雰囲気で20分の熱酸化を行い、n型4H−SiC半導体基板2のおもて面に厚さ50nmの絶縁膜3を形成する。もしくは、酸化後に塩素(Cl)を含んだ雰囲気で熱処理を行い、絶縁膜3を形成する。この際、低温にて酸化が進まないように、熱酸化あるいは熱処理後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて30分以上パージ(炉内にある気体を排気)する。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲とする。
(Process 2)
After cleaning the n-type 4H—SiC semiconductor substrate 2, it was passed for 20 minutes in an atmosphere containing only trans-1,2-dichloroethylene (Trans-LC) at 1350 ° C. and pure oxygen (containing no water) through a purifier. The insulating film 3 having a thickness of 50 nm is formed on the front surface of the n-type 4H—SiC semiconductor substrate 2. Alternatively, the insulating film 3 is formed by performing heat treatment in an atmosphere containing chlorine (Cl) after oxidation. At this time, the supply of the mixed gas is stopped after thermal oxidation or heat treatment so that the oxidation does not proceed at a low temperature, and purged with an inert gas such as argon or nitrogen at the same temperature for 30 minutes or longer (in the furnace Exhaust the gas). The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04.

(工程3)
絶縁膜3上に、室温でドット状の平面形状となるようにアルミゲート電極4を蒸着し、n型4H−SiC半導体基板2の裏面全面にアルミニウムを蒸着したアルミ裏面電極5からなるMOSキャパシタを作製した。
(Process 3)
A MOS capacitor composed of an aluminum back electrode 5 in which an aluminum gate electrode 4 is deposited on the insulating film 3 so as to have a dot-like planar shape at room temperature and aluminum is deposited on the entire back surface of the n-type 4H-SiC semiconductor substrate 2. Produced.

次に、本実験例によるMOS界面の低減効果を検証するため、工程2において、乾燥酸素を含んだ雰囲気のみにより絶縁膜を形成したMOSキャパシタと(比較例1)、一酸化二窒素を含んだ雰囲気にて酸化のみを行うことによって絶縁膜を形成したMOSキャパシタ(比較例2)を作製した。完成した本実験例と比較例1,2のMOSキャパシタをC−Vメーター7で測定し、n型4H−SiC半導体基板2と絶縁膜との界面の界面準位密度の差を検証した。   Next, in order to verify the effect of reducing the MOS interface according to this experimental example, in step 2, a MOS capacitor in which an insulating film was formed only in an atmosphere containing dry oxygen (Comparative Example 1) and dinitrogen monoxide were included. A MOS capacitor (Comparative Example 2) in which an insulating film was formed by performing only oxidation in an atmosphere was produced. The completed MOS capacitors of this experimental example and Comparative Examples 1 and 2 were measured with a C-V meter 7 to verify the difference in interface state density at the interface between the n-type 4H—SiC semiconductor substrate 2 and the insulating film.

図2は、本発明の実施の形態1にかかるMOSキャパシタと、比較例のMOSキャパシタの測定結果から得られた界面準位密度を示す図表である。横軸は伝導帯からのエネルギー準位、縦軸はn型4H−SiC半導体基板2と絶縁膜との界面の界面準位密度である。   FIG. 2 is a chart showing the interface state density obtained from the measurement results of the MOS capacitor according to the first embodiment of the present invention and the MOS capacitor of the comparative example. The horizontal axis represents the energy level from the conduction band, and the vertical axis represents the interface state density at the interface between the n-type 4H—SiC semiconductor substrate 2 and the insulating film.

図2に示すように、工程2の各熱処理の雰囲気で比較すると、本実施の形態1(a)のトランス−1,2−ジクロロエチレンと酸素を含んだ雰囲気での熱処理(黒三角のプロット)は、比較例1(c)の乾燥酸素を含んだ雰囲気(黒丸のプロット)での熱処理より大幅な界面準位の低減効果があり、比較例2(b)の一酸化二窒素を含んだ雰囲気(黒四角形のプロット)とでは同程度の低減効果がある。   As shown in FIG. 2, when compared in the atmosphere of each heat treatment in step 2, the heat treatment (black triangle plot) in the atmosphere containing trans-1,2-dichloroethylene and oxygen in the first embodiment (a) is as follows. There is a significant interface state reduction effect compared to the heat treatment in the atmosphere (black circle plot) containing dry oxygen in Comparative Example 1 (c), and the atmosphere containing dinitrogen monoxide in Comparative Example 2 (b) ( The black square plot) has the same reduction effect.

次に、実施の形態1にかかる炭化ケイ素半導体装置として、一般的なMOSゲート構造を備えた横型の炭化ケイ素MOSFETの実施例の製造方法を説明する。図3〜図11は、実施例1にかかるMOSFETの製造工程を示す断面図である。   Next, as a silicon carbide semiconductor device according to the first embodiment, a method for manufacturing an example of a lateral silicon carbide MOSFET having a general MOS gate structure will be described. 3 to 11 are cross-sectional views illustrating manufacturing steps of the MOSFET according to the first embodiment.

(工程1)
まず、図3に示すように、p+型4H−SiC(000−1)基板12a((000−1)面から0〜8度オフ基板、好ましくは0〜4度オフ基板)のおもて面上に、アクセプター密度1×1016cm-3のp型エピタキシャル膜12bを成長させる。p+型4H−SiC(000−1)基板12a上にp型エピタキシャル膜12bが堆積されてなる4H−SiC半導体基板が作製される。
(Process 1)
First, as shown in FIG. 3, the front surface of the p + type 4H—SiC (000-1) substrate 12a (0 to 8 degrees off substrate from the (000-1) plane, preferably 0 to 4 degrees off substrate). A p-type epitaxial film 12b having an acceptor density of 1 × 10 16 cm −3 is grown on the surface. A 4H-SiC semiconductor substrate in which a p-type epitaxial film 12b is deposited on a p + -type 4H-SiC (000-1) substrate 12a is manufactured.

(工程2)
次に、図4に示すように、p型エピタキシャル膜12bの表面上に減圧CVD(化学気相成長:Chemical Vapor Deposition)法により、厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりSiO2膜をパターン加工して、ドレイン領域およびソース領域の形成領域を開口させたマスク13を形成する。その後、例えば、マスク13をマスクとして、リンイオン14を基板温度500℃、加速エネルギー40keV〜250keVの範囲で多段階に、注入量2×1020cm-3でイオン注入する。
(Process 2)
Next, as shown in FIG. 4, the vacuum on the surface of the p-type epitaxial layer 12b CVD (chemical vapor deposition: Chemical Vapor Deposition) by method deposited SiO 2 film having a thickness of 1 [mu] m, SiO 2 by photolithography The film is patterned to form a mask 13 having openings in the drain region and source region formation regions. Thereafter, for example, using the mask 13 as a mask, phosphorus ions 14 are ion-implanted in multiple stages at a substrate temperature of 500 ° C. and in an acceleration energy range of 40 keV to 250 keV with an implantation amount of 2 × 10 20 cm −3 .

(工程3)
次に、図5に示すように、マスク13を除去し、p型エピタキシャル膜12bの表面上に減圧CVD法により、厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりSiO2膜をパターン加工して、グラウンド領域の形成領域を開口させたマスク15を形成する。マスク15の開口部は、マスク13の開口部と異なる位置に選択的に形成する。その後、例えば、アルミニウムイオン16を基板温度500℃、加速エネルギー40keV〜200keVの範囲で多段階に、注入量2×1020cm-3でイオン注入する。
(Process 3)
Next, as shown in FIG. 5, the mask 13 is removed, a 1 μm thick SiO 2 film is deposited on the surface of the p-type epitaxial film 12b by low pressure CVD, and the SiO 2 film is patterned by photolithography. Then, a mask 15 having an opening in the formation region of the ground region is formed. The opening of the mask 15 is selectively formed at a position different from the opening of the mask 13. Thereafter, for example, aluminum ions 16 are ion-implanted in multiple stages at a substrate temperature of 500 ° C. and an acceleration energy of 40 keV to 200 keV with an implantation amount of 2 × 10 20 cm −3 .

(工程4)
次に、図6に示すように、マスク15を除去し、アルゴン雰囲気中にて1600℃で5分間にわたる活性化アニールを行ってn+型のドレイン領域17とソース領域18、およびp+型のグラウンド領域19を選択的に形成する。
(Process 4)
Next, as shown in FIG. 6, the mask 15 is removed, and activation annealing is performed in an argon atmosphere at 1600 ° C. for 5 minutes to perform n + type drain region 17 and source region 18, and p + type. A ground region 19 is selectively formed.

(工程5)
次に、図7に示すように、減圧CVD法により厚さ0.5μmのフィールド酸化膜20を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜20の一部を除去してアクティブ領域21を形成する。
(Process 5)
Next, as shown in FIG. 7, a field oxide film 20 having a thickness of 0.5 μm is deposited by low pressure CVD, and a part of the field oxide film 20 is removed by photolithography and wet etching to form an active region 21. To do.

(工程6)
次に、図8に示すように、1350℃のTrans−LCと、精製器を通った純粋な酸素を含んだ雰囲気で20分の熱酸化を行い、アクティブ領域21に厚さ50nmのゲート絶縁膜22を形成する。この際、低温にて酸化が進まないように、熱酸化(熱処理)中あるいはこの熱処理後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて30分以上炉内をパージ(炉内にある気体を排気)する。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は、0.01〜0.04の範囲とする。
(Step 6)
Next, as shown in FIG. 8, thermal oxidation is performed for 20 minutes in an atmosphere containing Trans-LC at 1350 ° C. and pure oxygen that has passed through a purifier, and a gate insulating film having a thickness of 50 nm is formed in the active region 21. 22 is formed. At this time, in order to prevent oxidation from proceeding at a low temperature, the supply of the mixed gas is stopped during or after the thermal oxidation (heat treatment), and the furnace is kept at the same temperature for 30 minutes or more with an inert gas such as argon or nitrogen. Purge the inside (exhaust the gas in the furnace). The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04.

その後、ゲート絶縁膜22上には、減圧CVD法によって多結晶シリコンを0.3μmの厚さで堆積し、フォトリソグラフィにより多結晶シリコン層をパターン加工してゲート電極23を形成する。   Thereafter, polycrystalline silicon is deposited to a thickness of 0.3 μm on the gate insulating film 22 by a low pressure CVD method, and a gate electrode 23 is formed by patterning the polycrystalline silicon layer by photolithography.

(工程7)
次に、図9に示すように、フォトリソグラフィとフッ酸エッチングにゲート絶縁膜22を選択的に除去することより、ドレイン領域17、ソース領域18およびグラウンド領域19上にコンタクトホールを形成する。そして、その上から厚さ10nmのアルミニウム膜とさらに60nmのニッケル膜を蒸着し、リフトオフによりアルミニウム膜およびニッケル膜からなる金属積層膜をパターン加工して、コンタクトホール内に露出するシリコン部に接するコンタクトメタル24を形成する。
(Step 7)
Next, as shown in FIG. 9, contact holes are formed on the drain region 17, the source region 18, and the ground region 19 by selectively removing the gate insulating film 22 by photolithography and hydrofluoric acid etching. Then, an aluminum film having a thickness of 10 nm and a nickel film having a thickness of 60 nm are further deposited thereon, and a metal laminated film composed of the aluminum film and the nickel film is patterned by lift-off to contact the silicon portion exposed in the contact hole. Metal 24 is formed.

(工程8)
次に、図10に示すように、オーミックコンタクトアニールとして不活性ガスの雰囲気で950℃、2分間保持でアニールし、コンタクトメタル24と炭化ケイ素の反応層25を形成する。不活性ガスは窒素、ヘリウム、アルゴンの何れかである。
(Process 8)
Next, as shown in FIG. 10, the contact metal 24 and the silicon carbide reaction layer 25 are formed by annealing at 950 ° C. for 2 minutes in an inert gas atmosphere as ohmic contact annealing. The inert gas is nitrogen, helium, or argon.

(工程9)
そして、図11に示すように、4H−SiC半導体基板のおもて面にアルミニウム膜を300nm蒸着し、フォトリソグラフィとリン酸エッチングによりアルミニウム膜をパターニングし、ゲート電極23および反応層25上にパッド電極26を形成する。また、4H−SiC半導体基板の裏面(p+型4H−SiC(000−1)基板12aの裏面)にアルミニウム膜を100nm蒸着し、裏面電極27を形成する。これにより、実施例1にかかる炭化ケイ素MOSFETが完成する。
(Step 9)
Then, as shown in FIG. 11, an aluminum film is deposited to 300 nm on the front surface of the 4H—SiC semiconductor substrate, the aluminum film is patterned by photolithography and phosphoric acid etching, and a pad is formed on the gate electrode 23 and the reaction layer 25. Electrode 26 is formed. Further, an aluminum film is deposited to 100 nm on the back surface of the 4H—SiC semiconductor substrate (the back surface of the p + -type 4H—SiC (000-1) substrate 12a) to form the back electrode 27. Thereby, the silicon carbide MOSFET according to Example 1 is completed.

図12は、実施例1と比較例のMOSFETを測定して得られた電界効果チャネル移動度のゲート電圧依存性を示す図表である。実施例1(図3〜図11)に示した炭化ケイ素MOSFETの製造方法によって作製された炭化ケイ素MOSFETと、比較例として図3〜図11のうち、図8の工程を異にして作製された炭化ケイ素MOSFETの特性を示す。横軸はゲート電圧、縦軸は電界効果チャネル移動度である。   FIG. 12 is a chart showing the gate voltage dependence of the field-effect channel mobility obtained by measuring the MOSFETs of Example 1 and the comparative example. The silicon carbide MOSFET manufactured by the method for manufacturing the silicon carbide MOSFET shown in Example 1 (FIGS. 3 to 11) and the comparative example were manufactured by changing the process of FIG. The characteristic of silicon carbide MOSFET is shown. The horizontal axis is the gate voltage, and the vertical axis is the field effect channel mobility.

図12(a)に示す実施例1のTrans−LCと酸素雰囲気にて処理したMOSFETのチャネル移動度は、最大で約35cm2/Vsとなった。そして、比較例1(c)の酸素を含んだ雰囲気に対して大幅に改善され、比較例2(b)の一酸化二窒素を含んだ雰囲気に対しても、ピーク時のチャネル移動度が約10%改善される結果となった。 The channel mobility of the Trans-LC of Example 1 shown in FIG. 12A and the MOSFET processed in an oxygen atmosphere was about 35 cm 2 / Vs at the maximum. And it is greatly improved with respect to the atmosphere containing oxygen of Comparative Example 1 (c), and the channel mobility at the peak time is also about 2% even with respect to the atmosphere containing Comparative Example 2 (b) containing dinitrogen monoxide. The result was improved by 10%.

図13は、実施例1のMOSFETのゲート絶縁膜中の塩素濃度を示した図表である。Trans−LCと酸素雰囲気中で(000−1)面のSiC基板を酸化して形成された炭化ケイ素基板/ゲート絶縁膜界面およびゲート絶縁膜における塩素濃度を2次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)によって測定した結果を示す。   13 is a chart showing the chlorine concentration in the gate insulating film of the MOSFET of Example 1. FIG. Secondary ion mass spectrometry (SIMS) is used to determine the chlorine concentration at the silicon carbide substrate / gate insulating film interface and gate insulating film formed by oxidizing a (000-1) -SiC substrate in Trans-LC and oxygen atmosphere. The result measured by Ion Mass Spectroscopy is shown.

実施例1のように、チャネル移動度が改善されたTrans−LCと酸素雰囲気にて処理したMOSFETの場合、炭化ケイ素基板/ゲート絶縁膜界面、また炭化ケイ素基板/ゲート絶縁膜界面から前後約10nmに1×1019/cm3以上の濃度の塩素が導入されている。 In the case of Trans-LC with improved channel mobility and a MOSFET processed in an oxygen atmosphere as in Example 1, the silicon carbide substrate / gate insulating film interface, or about 10 nm before and after the silicon carbide substrate / gate insulating film interface. In addition, chlorine having a concentration of 1 × 10 19 / cm 3 or more is introduced.

実施例2は、工程6(図8)に示すゲート絶縁膜22の形成方法が実施例1と異なる。実施例2では、1100℃の乾燥酸素中で50分の熱酸化を行った後、1350℃でTrans−LCと、精製器を通った純粋な酸素を含んだ雰囲気で10分の熱処理を行うことで厚さ50nmのゲート絶縁膜22を形成する。   The second embodiment is different from the first embodiment in the formation method of the gate insulating film 22 shown in step 6 (FIG. 8). In Example 2, thermal oxidation is performed in dry oxygen at 1100 ° C. for 50 minutes, and then heat treatment is performed at 1350 ° C. in an atmosphere containing Trans-LC and pure oxygen that has passed through a purifier. A gate insulating film 22 having a thickness of 50 nm is formed.

この際、低温にて酸化が進まないように、混合ガスの供給を停止し、熱酸化(熱処理)後には同温にてアルゴンや窒素などの不活性ガスにて30分以上炉内をパージする。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲とする。その他の工程は実施例1と同様である。このような製造方法によって作製された炭化ケイ素MOSFETにおいても実施例1と同様の特性を示した。   At this time, the supply of the mixed gas is stopped so that the oxidation does not proceed at a low temperature, and after the thermal oxidation (heat treatment), the inside of the furnace is purged with an inert gas such as argon or nitrogen at the same temperature for 30 minutes or more. . The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04. Other steps are the same as those in the first embodiment. The silicon carbide MOSFET manufactured by such a manufacturing method also showed the same characteristics as in Example 1.

実施例3についても、工程6(図8)に示すゲート絶縁膜22の形成方法が実施例1と異なる。実施例3では、1300℃で一酸化二窒素と窒素の流量比が1:5の雰囲気で酸窒化を100分行った後、1350℃でTrans−LCと、精製器を通った純粋な酸素を含んだ雰囲気で10分の熱処理を行うことで厚さ50nmのゲート絶縁膜22を形成する。   Also in Example 3, the method of forming the gate insulating film 22 shown in Step 6 (FIG. 8) is different from Example 1. In Example 3, oxynitridation was performed at 1300 ° C. in an atmosphere having a flow rate ratio of dinitrogen monoxide and nitrogen of 1: 5 for 100 minutes, and then at 1350 ° C., Trans-LC and pure oxygen passed through a purifier were added. The gate insulating film 22 having a thickness of 50 nm is formed by performing heat treatment for 10 minutes in the atmosphere.

この際、低温にて酸化が進まないように、熱酸化(熱処理)後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて30分以上炉内をパージする。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲とする。その他の工程は実施例1と同様である。このような製造方法によって作製された炭化ケイ素MOSFETも実施例1と同様の特性を示した。   At this time, the supply of the mixed gas is stopped after the thermal oxidation (heat treatment) so that the oxidation does not proceed at a low temperature, and the inside of the furnace is purged with an inert gas such as argon or nitrogen at the same temperature for 30 minutes or more. . The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04. Other steps are the same as those in the first embodiment. The silicon carbide MOSFET manufactured by such a manufacturing method also exhibited the same characteristics as in Example 1.

実施例4についても、工程6(図8)に示すゲート絶縁膜22の形成方法が実施例1と異なる。実施例4では、1200℃で一酸化窒素と窒素の流量比が1:10の雰囲気で酸窒化を100分行った後、1350℃でTrans−LCと、精製器を通った純粋な酸素を含んだ雰囲気で10分の熱処理を行うことで厚さ50nmのゲート絶縁膜22を形成する。   Also in Example 4, the method of forming the gate insulating film 22 shown in Step 6 (FIG. 8) is different from Example 1. In Example 4, oxynitridation was performed at 1200 ° C. in an atmosphere with a flow rate ratio of nitric oxide and nitrogen of 1:10 for 100 minutes, and then trans-LC at 1350 ° C. and pure oxygen passed through a purifier were included. A gate insulating film 22 having a thickness of 50 nm is formed by performing a heat treatment for 10 minutes in an atmosphere.

この際、低温にて酸化が進まないように、熱酸化(熱処理)後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて30分以上炉内をパージする。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲とする。その他の工程は実施例1と同様である。このような製造方法によって作製された炭化ケイ素MOSFETも実施例1と同様の特性を示した。   At this time, the supply of the mixed gas is stopped after the thermal oxidation (heat treatment) so that the oxidation does not proceed at a low temperature, and the inside of the furnace is purged with an inert gas such as argon or nitrogen at the same temperature for 30 minutes or more. . The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04. Other steps are the same as those in the first embodiment. The silicon carbide MOSFET manufactured by such a manufacturing method also exhibited the same characteristics as in Example 1.

実施例5についても、工程6(図8)に示すゲート絶縁膜22の形成方法が実施例1と異なる。実施例5では、50nm弱の膜厚の絶縁膜を堆積法により形成した後、1350℃でTrans−LCと、精製器を通った純粋な酸素を含んだ雰囲気で10分の熱処理を行うことで合計50nm程度のゲート絶縁膜22を形成する。   Also in Example 5, the method of forming the gate insulating film 22 shown in Step 6 (FIG. 8) is different from Example 1. In Example 5, an insulating film having a thickness of less than 50 nm is formed by a deposition method, and then heat treatment is performed at 1350 ° C. for 10 minutes in an atmosphere containing Trans-LC and pure oxygen through a purifier. A gate insulating film 22 having a total thickness of about 50 nm is formed.

この際、低温にて酸化が進まないように、熱酸化(熱処理)後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて30分以上炉内をパージする。また、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲とする。絶縁膜の堆積方法は、CVD法によってシランやTEOS(テトラエトキシシラン)を用いた方法があるが、特に限定されない。その他の工程は実施例1と同様である。このような製造方法によって作製された炭化ケイ素MOSFETも実施例1と同様の特性を示した。   At this time, the supply of the mixed gas is stopped after the thermal oxidation (heat treatment) so that the oxidation does not proceed at a low temperature, and the inside of the furnace is purged with an inert gas such as argon or nitrogen at the same temperature for 30 minutes or more. . The molar ratio of Trans-LC to pure oxygen that has passed through the purifier is in the range of 0.01 to 0.04. A method for depositing the insulating film includes a method using silane or TEOS (tetraethoxysilane) by a CVD method, but is not particularly limited. Other steps are the same as those in the first embodiment. The silicon carbide MOSFET manufactured by such a manufacturing method also exhibited the same characteristics as in Example 1.

ここで、Trans−LCと、混合ガスを用いた酸化膜(ゲート絶縁膜22)形成後の熱処理手法は、例えば、特開2011−49368号公報に既存手法として開示されている。図14は、酸化膜形成後の熱処理手法にかかる本実施例と既存手法との対比図である。既存手法においては、Trans−LCと一酸化二窒素または一酸化窒素の混合ガスを用いて熱処理を行うことで、酸化抑制・窒化促進の効果が得られており、一酸化窒素または一酸化二窒素に対するTrans−LCのモル比は0.02以上である。   Here, Trans-LC and a heat treatment method after forming an oxide film (gate insulating film 22) using a mixed gas are disclosed as an existing method in Japanese Patent Application Laid-Open No. 2011-49368, for example. FIG. 14 is a comparison diagram between the present embodiment and the existing method relating to the heat treatment method after forming the oxide film. In the existing method, heat treatment is performed using a mixed gas of Trans-LC and dinitrogen monoxide or nitric oxide, thereby obtaining an effect of suppressing oxidation and promoting nitridation. Nitric oxide or dinitrogen monoxide The molar ratio of Trans-LC with respect to is 0.02 or more.

これに対し、上述した各実施例においては、Trans−LCと、精製器を通った純粋な酸素を用いて熱処理を行うことで、酸化抑制・窒化促進ではなく酸化促進・塩素導入の効果が得られる。なお、精製器を通った純粋な酸素に対するTrans−LCのモル比は0.01〜0.04の範囲である。   On the other hand, in each of the above-described embodiments, heat treatment is performed using Trans-LC and pure oxygen that has passed through a purifier, so that the effect of oxidation promotion and chlorine introduction can be obtained instead of oxidation suppression and nitridation promotion. It is done. Note that the molar ratio of Trans-LC to pure oxygen that passed through the purifier is in the range of 0.01 to 0.04.

本発明の各実施例においては、炭化ケイ素基板とゲート絶縁膜の界面に塩素を導入させる方法として、Trans−LCと酸素雰囲気中にて熱処理を行ったが、炭化ケイ素基板とゲート絶縁膜の界面に塩素を導入する方法としては塩化水素と酸素、クロロメタンと酸素などの常温・常圧にて液体あるいは、気体の塩化物と酸素雰囲気中であれば導入可能である。   In each embodiment of the present invention, as a method of introducing chlorine into the interface between the silicon carbide substrate and the gate insulating film, heat treatment was performed in Trans-LC and an oxygen atmosphere. As a method for introducing chlorine into hydrogen chloride, it can be introduced in a liquid or gaseous chloride and oxygen atmosphere at room temperature and normal pressure such as hydrogen chloride and oxygen or chloromethane and oxygen.

実施例6は、実施例1を縦型MOSFETに適用した構成を有する。図15は、本発明の実施例6にかかるMOSゲート構造を有する縦型MOSFETを示す断面図である。図15に示すように、縦型のMOSFETにおいて、n+型炭化ケイ素基板31のおもて面にはn型エピタキシャル膜32が形成される。n型エピタキシャル膜32の不純物濃度は、n+型炭化ケイ素基板31の不純物濃度よりも低い。 The sixth embodiment has a configuration in which the first embodiment is applied to a vertical MOSFET. FIG. 15 is a sectional view showing a vertical MOSFET having a MOS gate structure according to Example 6 of the invention. As shown in FIG. 15, in a vertical MOSFET, an n-type epitaxial film 32 is formed on the front surface of an n + -type silicon carbide substrate 31. The impurity concentration of n type epitaxial film 32 is lower than the impurity concentration of n + type silicon carbide substrate 31.

n型エピタキシャル膜32の内部には、複数のp型領域36が選択的に形成される。p型領域36は、n型エピタキシャル膜32のn+型炭化ケイ素基板31側に対して反対側の面に露出する。また、n型エピタキシャル膜32およびp型領域36の表面にわたってp型領域36より低濃度のp型SiC層37が形成される。p型領域36が形成されていないn型エピタキシャル膜32上のp型SiC層37には、深さ方向にp型SiC層37を貫通し、n型エピタキシャル膜32に達するn型領域33が形成される。n型エピタキシャル膜32およびn型領域33は、n型ドリフト領域である。 A plurality of p-type regions 36 are selectively formed inside the n-type epitaxial film 32. P type region 36 is exposed on the surface of n type epitaxial film 32 opposite to the n + type silicon carbide substrate 31 side. A p-type SiC layer 37 having a lower concentration than the p-type region 36 is formed over the surfaces of the n-type epitaxial film 32 and the p-type region 36. In the p-type SiC layer 37 on the n-type epitaxial film 32 where the p-type region 36 is not formed, an n-type region 33 that penetrates the p-type SiC layer 37 in the depth direction and reaches the n-type epitaxial film 32 is formed. Is done. The n-type epitaxial film 32 and the n-type region 33 are n-type drift regions.

n型領域33の不純物濃度は、n型エピタキシャル膜32よりも高いことが望ましい。p型SiC層37の内部には、互いに接するようにn+型ソース領域34およびp+型コンタクト領域35が形成される。n+型ソース領域34およびp+型コンタクト領域35は、p型SiC層37のp型領域36側に対して反対側の面に露出する。n+型ソース領域34は、n型領域33と離れて形成される。 The impurity concentration of the n-type region 33 is preferably higher than that of the n-type epitaxial film 32. Inside the p-type SiC layer 37, an n + type source region 34 and a p + type contact region 35 are formed so as to be in contact with each other. N + -type source region 34 and p + -type contact region 35 are exposed on the surface of p-type SiC layer 37 opposite to the p-type region 36 side. The n + type source region 34 is formed apart from the n type region 33.

+型コンタクト領域35は、n+型ソース領域34のn型領域33側に対して反対側に位置する。p+型コンタクト領域35の不純物濃度は、p型SiC層37の不純物濃度よりも高い。p型SiC層37のn+型ソース領域34、p+型コンタクト領域35およびn型領域33を除く部分は、p型領域36と共にp型ベース領域となる。 The p + type contact region 35 is located on the opposite side of the n + type source region 34 to the n type region 33 side. The impurity concentration of p + -type contact region 35 is higher than the impurity concentration of p-type SiC layer 37. A portion of the p-type SiC layer 37 excluding the n + -type source region 34, the p + -type contact region 35 and the n-type region 33 becomes a p-type base region together with the p-type region 36.

また、n+型ソース領域34とp+型コンタクト領域35との表面には、ソース電極38が形成される。隣り合うn+型ソース領域34の間のp型SiC層37とn型領域33との表面には、ゲート絶縁膜39を介してゲート電極40が形成される。ゲート電極40は、図示を省略する層間絶縁膜によって、ソース電極38と電気的に絶縁される。 A source electrode 38 is formed on the surfaces of the n + type source region 34 and the p + type contact region 35. A gate electrode 40 is formed on the surface of the p-type SiC layer 37 and the n-type region 33 between the adjacent n + -type source regions 34 via a gate insulating film 39. The gate electrode 40 is electrically insulated from the source electrode 38 by an interlayer insulating film (not shown).

また、n+型炭化ケイ素基板31の裏面には、n+型炭化ケイ素基板31に接するドレイン電極41が形成される。このような、縦型のMOSFETにおいて、実施例1〜5と同様なゲート絶縁膜を形成したが、実施例1〜5と同様な界面準位密度の結果を得ることができた。 Further, on the back surface of the n + -type silicon carbide substrate 31, the drain electrode 41 in contact with the n + -type silicon carbide substrate 31 is formed. In such a vertical MOSFET, the same gate insulating film as in Examples 1 to 5 was formed, but the same interface state density results as in Examples 1 to 5 could be obtained.

以上説明したように、本発明によれば、炭化ケイ素基板とゲート絶縁膜の界面に1×1019/cm3以上の塩素を導入することにより、界面準位の原因と報告されている炭化ケイ素基板とゲート絶縁膜の界面のダングリングボンドが塩素により終端される効果と、炭化ケイ素基板とゲート絶縁膜の界面に偏析している炭素化合物が除去される効果を持つことができる。これにより、特別な処理を追加することなく、炭化ケイ素基板とゲート絶縁膜との界面準位を低減した、キャリア移動度が高い高性能の炭化ケイ素半導体装置を得ることができる。 As described above, according to the present invention, silicon carbide that has been reported to cause interface states by introducing chlorine of 1 × 10 19 / cm 3 or more into the interface between the silicon carbide substrate and the gate insulating film. The dangling bond at the interface between the substrate and the gate insulating film can be terminated with chlorine, and the carbon compound segregated at the interface between the silicon carbide substrate and the gate insulating film can be removed. As a result, a high-performance silicon carbide semiconductor device having a high carrier mobility and a reduced interface state between the silicon carbide substrate and the gate insulating film can be obtained without adding any special treatment.

上記各実施例では、結晶構造が4H−SiCの(000−1)基板(0〜8度オフ基板)を使用したが、結晶構造が4H−SiCの(0001)基板、あるいは(11−20)基板でも同様の効果が得られる。   In each of the above examples, a (000-1) substrate (off substrate of 0 to 8 degrees) having a crystal structure of 4H—SiC was used, but a (0001) substrate having a crystal structure of 4H—SiC or (11-20) The same effect can be obtained with a substrate.

このように、本発明は、炭化ケイ素MOSFETとして横型MOSFETに限らず、縦型MOSFETなど高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置およびその製造方法に適用可能である。   As described above, the present invention is not limited to a lateral MOSFET as a silicon carbide MOSFET, but can also be applied to a semiconductor device having a high breakdown voltage structure such as a vertical MOSFET, and the same effect can be achieved. Therefore, the present invention can be applied to various semiconductor devices and manufacturing methods thereof without departing from the scope of the invention described in the claims.

以上のように、本発明にかかる半導体装置は、横型MOSFETや縦型MOSFET等の各種半導体装置に有用である。   As described above, the semiconductor device according to the present invention is useful for various semiconductor devices such as a lateral MOSFET and a vertical MOSFET.

1 MOSキャパシタ
2a n型4H−SiC(000−1)基板
2b n型エピタキシャル膜
3 絶縁膜
4 アルミゲート電極
5 アルミ裏面電極
7 C−Vメーター
12a p型+4H−SiC(000−1)基板
12b p型エピタキシャル膜
13 マスク
14 リンイオン
15 マスク
16 アルミニウムイオン
17 ドレイン領域
18 ソース領域
19 グラウンド領域
20 フィールド酸化膜
21 アクティブ領域
22 ゲート絶縁膜
23 ゲート電極
24 コンタクトメタル
25 反応層
26 パッド電極
27 裏面電極
31 n+型炭化ケイ素基板
32 n型エピタキシャル膜
33 n型領域
34 n+型ソース領域
35 p+型コンタクト領域
36 p型領域
37 p型SiC層
38 ソース電極
39 ゲート絶縁膜
40 ゲート電極
41 ドレイン電極
1 MOS capacitor 2a n-type 4H-SiC (000-1) substrate 2b n-type epitaxial film 3 insulating film 4 aluminum gate electrode 5 aluminum back electrode 7 C-V meter 12a p-type + 4H-SiC (000-1) substrate 12b p-type epitaxial film 13 mask 14 phosphorus ion 15 mask 16 aluminum ion 17 drain region 18 source region 19 ground region 20 field oxide film 21 active region 22 gate insulating film 23 gate electrode 24 contact metal 25 reaction layer 26 pad electrode 27 back electrode 31 n + -type silicon carbide substrate 32 n-type epitaxial layer 33 n-type region 34 n + -type source region 35 p + -type contact region 36 p-type region 37 p-type SiC layer 38 source electrode 39 gate insulating film 40 gate electrode 41 drain Very

Claims (8)

炭化ケイ素基板上に、ゲート絶縁膜として少なくとも1層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、
前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に1×1019/cm3以上の塩素が存在することを特徴とする炭化ケイ素半導体装置。
In a silicon carbide semiconductor device having at least one oxide film, nitride film or oxynitride film as a gate insulating film on a silicon carbide substrate,
A silicon carbide semiconductor device, wherein 1 × 10 19 / cm 3 or more of chlorine exists in the gate insulating film including an interface between the silicon carbide substrate and the gate insulating film.
炭化ケイ素基板上に、ゲート絶縁膜として少なくとも1層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置の製造方法において、
前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に1×1019/cm3以上の塩素を含ませるゲート絶縁膜形成工程を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
In a method for manufacturing a silicon carbide semiconductor device having at least one oxide film, nitride film, or oxynitride film as a gate insulating film on a silicon carbide substrate,
A method of manufacturing a silicon carbide semiconductor device, comprising: a step of forming a gate insulating film in which chlorine of 1 × 10 19 / cm 3 or more is contained in the gate insulating film including an interface between the silicon carbide substrate and the gate insulating film. Method.
前記ゲート絶縁膜形成工程に、水分を含まない乾燥酸素中での熱酸化の処理が含まれることを特徴とする請求項2に記載の炭化ケイ素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 2, wherein the gate insulating film forming step includes a thermal oxidation treatment in dry oxygen not containing moisture. 前記ゲート絶縁膜形成工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化の処理が含まれることを特徴とする請求項2に記載の炭化ケイ素半導体装置の製造方法。   3. The method for manufacturing a silicon carbide semiconductor device according to claim 2, wherein the gate insulating film forming step includes a thermal oxynitriding process in a gas containing at least dinitrogen monoxide or nitric oxide. 前記ゲート絶縁膜形成工程に、少なくとも酸素と水分を含むガス中での熱酸化の処理が含まれることを特徴とする請求項2に記載の炭化ケイ素半導体装置の製造方法。   3. The method for manufacturing a silicon carbide semiconductor device according to claim 2, wherein the gate insulating film forming step includes a thermal oxidation process in a gas containing at least oxygen and moisture. 前記ゲート絶縁膜形成工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする請求項2に記載の炭化ケイ素半導体装置の製造方法。   3. The silicon carbide according to claim 2, wherein the gate insulating film forming step includes a step of depositing an oxide film, a nitride film, or an oxynitride insulating film by chemical or physical vapor deposition. A method for manufacturing a semiconductor device. 前記ゲート絶縁膜形成工程に、塩素元素を導入した雰囲気で熱酸化の処理を行う工程が含まれることを特徴とする請求項2〜6のいずれか一つに記載の炭化ケイ素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 2, wherein the gate insulating film forming step includes a step of performing a thermal oxidation process in an atmosphere into which chlorine element is introduced. . 前記ゲート絶縁膜形成工程の後に、塩素元素を導入した雰囲気で熱処理を行う工程を有することを特徴とする請求項2〜6のいずれか一つに記載の炭化ケイ素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 2, further comprising a step of performing a heat treatment in an atmosphere into which chlorine element is introduced after the step of forming the gate insulating film.
JP2014015308A 2014-01-30 2014-01-30 Silicon carbide semiconductor device and method for manufacturing the same Pending JP2015142078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014015308A JP2015142078A (en) 2014-01-30 2014-01-30 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015308A JP2015142078A (en) 2014-01-30 2014-01-30 Silicon carbide semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2015142078A true JP2015142078A (en) 2015-08-03

Family

ID=53772236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015308A Pending JP2015142078A (en) 2014-01-30 2014-01-30 Silicon carbide semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2015142078A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195623A (en) * 2017-05-12 2018-12-06 株式会社東芝 Method of manufacturing semiconductor device
US10770548B2 (en) 2018-02-28 2020-09-08 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN111788661A (en) * 2018-02-16 2020-10-16 株式会社电装 Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
WO2021261867A1 (en) * 2020-06-22 2021-12-30 울산과학기술원 High dielectric hydrocarbon thin film, and semiconductor device using same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195623A (en) * 2017-05-12 2018-12-06 株式会社東芝 Method of manufacturing semiconductor device
CN111788661A (en) * 2018-02-16 2020-10-16 株式会社电装 Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
CN111788661B (en) * 2018-02-16 2024-03-22 株式会社电装 Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US10770548B2 (en) 2018-02-28 2020-09-08 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2021261867A1 (en) * 2020-06-22 2021-12-30 울산과학기술원 High dielectric hydrocarbon thin film, and semiconductor device using same

Similar Documents

Publication Publication Date Title
JP6025007B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5920684B2 (en) Semiconductor device
JP5584823B2 (en) Silicon carbide semiconductor device
JP6505466B2 (en) Semiconductor device and method of manufacturing the same
JP6432232B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5733623B2 (en) Manufacturing method of semiconductor device
JP5638558B2 (en) Semiconductor device and manufacturing method thereof
JP2016157762A (en) Semiconductor device and manufacturing method
JP2015142034A (en) Method for manufacturing semiconductor device
JP7056232B2 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device
JP4549167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2015142078A (en) Silicon carbide semiconductor device and method for manufacturing the same
US9960040B2 (en) Manufacturing method of silicon carbide semiconductor device
JP2016201500A (en) Silicon carbide mos type semiconductor device and method of manufacturing the same
JP6844176B2 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device
JP2015177073A (en) Semiconductor device and manufacturing method of the same
JP6780414B2 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device
JP6582537B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2022130788A1 (en) SiC SEMICONDUCTOR ELEMENT MANUFACTURING METHOD AND SiCMOSFET
JP2017168600A (en) Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method
JP2017168603A (en) Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method
JP6155553B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5997746B2 (en) Semiconductor device
JP2023001785A (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2021086896A (en) Insulated gate type semiconductor device and manufacturing method thereof