JP2017034594A

JP2017034594A - 誘導性負荷駆動装置

Info

Publication number: JP2017034594A
Application number: JP2015155104A
Authority: JP
Inventors: 護奥田; Mamoru Okuda
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2015-08-05
Filing date: 2015-08-05
Publication date: 2017-02-09
Anticipated expiration: 2035-08-05
Also published as: JP6371739B2

Abstract

【課題】低温時でもアクティブクランプ回路のクランプ電圧をオーバーシュートさせることなく、所定のクランプ電圧を発生させることができる誘導性負荷駆動装置を提供する。
【解決手段】FET(107)は、誘導性負荷(110)に直列接続され、ゲート信号に応じて誘導性負荷に供給する電流をオン/オフする。駆動制御部(103)は、FETのゲート端子にゲート信号を供給する。第１の抵抗(104)は、駆動制御部からFETのゲート端子へ直列接続される。ツェナーダイオード(112)及びツェナーダイオードと逆方向の第１のダイオード(113)は、誘導性負荷とFETとの第１の接続点(P1)から、第１の抵抗とFETのゲート端子との第２の接続点(P2)へ、直列接続される。ブレークダウン促進回路(114)は、ツェナーダイオードと第１のダイオードとの第３の接続点(P3)に接続され、誘導性負荷に供給される電流がオフされたときに、ツェナー電流を高周波的に放電する。
【選択図】図１

Description

本発明は、誘導性負荷駆動装置に関する。

誘導性負荷に通電して駆動制御を行う際には、当該誘導性負荷に対しFET(Field Effect Transistor)などのスイッチング素子を直列に接続し、当該スイッチング素子をオン/オフ制御することによって誘導性負荷の駆動制御を行う。この際、スイッチング素子をオンからオフに制御すると誘導性負荷の両端には逆起電圧が発生し当該スイッチング素子に定格電圧を超える過大な電圧を印可し、スイッチング素子やそこに接続されている周辺回路を故障させることがある。

そのため、従来、誘導性負荷に還流ダイオードを並列接続し誘導性負荷両端に生じるフライバック電圧を低く抑える方法が用いられることがある。しかし、負荷電流が誘導性負荷と還流ダイオードを還流し減少するまで時間を要するため、誘導性負荷のスイッチング応答性に劣る（例えば、特許文献１の〔発明が解決しようとする課題〕参照）。

また誘導性負荷の下流にスイッチング素子としてFETを設けたロウサイド駆動回路において、FETのゲートソース間にツェナーダイオードとダイオードを接続し、スイッチング素子への印可電圧が所定の電圧以上になるとスイッチング素子をオンすることでドレインソース間を所定電圧にクランプする方式が用いられることがある（例えば、特許文献２参照）。この方式は、一般にアクティブクランプ回路またはダイナミッククランプ回路と呼ばれ、前記の還流ダイオードを並列接続する場合に比べて、誘導性負荷の負荷電流が減少する時間が速くスイッチング応答性に優れている。

特開2014-238022号公報特開2009-118620号公報

特許文献２で開示されるような技術では、低温時にアクティブクランプ回路のクランプ電圧が設定電圧よりオーバーシュートしてスイッチング素子のドレインソース間定格電圧を超えて保護が行えないという課題があった。また、低温時に誘導性負荷駆動装置の故障を診断するためにドレイン電圧をモニタしているIC(Integrated Circuit)の定格電圧越えやラッチアップによる故障が発生するという課題があった。

本発明の目的は、低温時でもアクティブクランプ回路のクランプ電圧をオーバーシュートさせることなく、所定のクランプ電圧を発生させることができる誘導性負荷駆動装置を提供することにある。

上記目的を達成するために、本発明は、誘導性負荷に直列接続され、制御信号に応じて前記誘導性負荷に供給する電流をオン/オフするスイッチング素子と、前記スイッチング素子のゲート端子に前記制御信号を供給する駆動制御部と、前記駆動制御部から前記スイッチング素子のゲート端子へ直列接続される第１の抵抗と、前記誘導性負荷と前記スイッチング素子との第１の接続点から、前記第１の抵抗と前記スイッチング素子のゲート端子との第２の接続点へ、直列接続されるツェナーダイオード及び前記ツェナーダイオードと逆方向の第１のダイオードと、前記ツェナーダイオードと前記第１のダイオードとの第３の接続点に接続され、前記誘導性負荷に供給される電流がオフされたときに、ツェナー電流を高周波的に放電する回路と、を備える。

本発明によれば、低温時でもアクティブクランプ回路のクランプ電圧をオーバーシュートさせることなく、所定のクランプ電圧を発生させることができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の第１の実施形態による誘導性負荷駆動装置の基本構成を示す図である。図１に示すブレークダウン促進回路の構成を説明するための図である。図２に示す誘導性負荷駆動装置における駆動波形を示す図である。図２に示すブレークダウン促進回路がない誘導性負荷駆動装置における低温でのクランプ電圧波形を示す図である。図２に示すブレークダウン促進回路が有る誘導性負荷駆動装置における低温でのクランプ電圧波形を示す図である。本発明の第２の実施形態による誘導性負荷駆動装置の構成を示す図である。図５に示す誘導性負荷駆動装置における駆動波形を示す図である。図５に示すブレークダウン促進回路が無い誘導性負荷駆動装置における低温でのクランプ電圧波形を示す図である。図５に示すブレークダウン促進回路が有る誘導性負荷駆動装置における低温でのクランプ電圧波形を示す図である。本発明の第３の実施形態による誘導性負荷駆動装置の構成を示す図である。アクティブクランプ回路の代表的な回路例を示す図である。

以下、図面を用いて、本発明の第１〜第３の実施形態による誘導性負荷駆動装置の構成及び作用効果を説明する。なお、各図において、同一符号は同一部分を示す。

（比較例）
初めに、比較例として、アクティブクランプ回路の代表的な回路例を図9に示す。

図9においてドレインゲート間のツェナーダイオード(112)は後述のクランプ電圧を発生する。ツェナーダイオード(112)と直列接続されたダイオード(113)はFET(107)がオンしている際にゲートソース電圧がツェナーダイオード(112)を介して低下しないようにするためのものである。

換言すれば、ツェナーダイオード(112)及びツェナーダイオード(112)と逆方向のダイオード(113)は、誘導性負荷(110)とFET(107)との接続点(P1)から抵抗(104)とFET(107)のゲート端子との接続点(P2)へ直列接続される。

また前記ダイオード(113)とゲート駆動回路（プッシュプル回路(901)）間の直列抵抗(以後、ゲート抵抗(104))は、駆動制御部(103)がFET(107)をオフ、つまりロウ信号出力時に、前記クランプ中にツェナー電流(902)がゲート抵抗(104)と駆動制御部(103)を介して流れることでFET(107)のゲート電圧(105)をオン閾電圧まで持上げFET(107)をハーフオンさせるためのものである。

換言すれば、ゲート抵抗(104)は、駆動制御部(103)からFET(107)のゲート端子へ直列に接続される。

なおゲートソース間抵抗(106)は駆動制御部(103)の出力信号が不定時にFET(107)のゲートをグランド電位に固定し確実にオフして置くためのものであるが、同時に前記クランプ中にツェナー電流(902)の一部をグランドに通電させてゲート電圧(105)をハーフオン閾電圧まで持上げる役割も兼ねている。従って、負荷(110)が発生する逆起電圧は、FET(107)のゲートソース電圧がハーフオンの閾電圧に保たれるようにFETをオンするため、ドレインソース間電圧がツェナーダイオード(112)のツェナー電圧、ダイオード(113)のフォワード電圧、FET(107)のハーフオン閾電圧の合計の電圧にクランプされる。

このようにクランプ電圧を発生するにはFET(107)のドレインゲート間に設けられるツェナーダイオード(112)のツェナー電圧(ブレークダウン電圧)が不可欠である。しかしながら、低温時（例えば−４０℃）ツェナーダイオード(112)に流れる電流が少ない場合には、ツェナーダイオード(112)のブレークダウンが発生せず、いったんツェナー電圧が上昇することがある。

これは、ツェナーダイオードのブレークダウン発生には、シリコン結晶に自由電子が衝突して、共有結合の電子をはじき出し、連続的に自由電子を増加させるアバランシェ効果が必要なためであるが、低温ではシリコンから自由電子が放出されにくい為である。

ツェナー電流(902)を増加しブレークダウンを促進するには、ゲートソース間抵抗(106)やゲート抵抗(104)の低抵抗化が考えられるが、ゲートソース間抵抗(106)は駆動制御部(103)の電流供給能力やオン抵抗等の制約から数K〜数１０ＫΩが一般的でブレークダウンの促進に十分なツェナー電流は流れない。

またゲート抵抗(104)についても、駆動制御部(103)は通常CMOS(Complementary MOS)のプッシュプル回路(901)で構成されていることが多く、そのオン抵抗は数１０Ω程度あるため、ゲート抵抗(104)を低抵抗化しても、本願発明者の実験結果ではブレークダウンを促進させることが出来なかった。そのためゲート抵抗(104)の低抵抗化もブレークダウンの促進には十分とは言えない。

（第１の実施形態）
図１は本発明の第１の実施形態による誘導性負荷駆動装置1Aの基本構成を示す。図１に示すように、誘導性負荷駆動装置1Aは、バッテリ電源（109）とその電源グランド(108)の間に誘導性負荷(110)とスイッチング素子であるNチャンネルFET(107)を直列に設け、制御装置(101)の駆動制御部(103)がFET(107)のゲート信号(105)を駆動することによりFET(107)のオン/オフ制御を行うロウサイド駆動回路である。

すなわち、スイッチング素子としてのFET(107)は、誘導性負荷(110)に直列接続され、ゲート信号（105：制御信号）に応じて誘導性負荷(110)に供給する電流をオン/オフする。また、駆動制御部(103)は、FET(107)のゲート端子にゲート信号（パルス電圧）を供給する。

FET(107)のドレインゲート間にはクランプ電圧設定用のツェナーダイオード(112)と、FET(107)がオン時に駆動制御部(103)が出力するゲート信号(105)を低下させないためのブロック用ダイオード(113)を設けている。

そしてツェナーダイオード(112)とダイオード(113)の接続点に、ツェナーダイオードのブレークダウン促進回路(114)を接続する。ブレークダウン促進回路(114)は、ツェナーダイオード(112)とダイオード(113)との接続点(P3)に接続され、誘導性負荷(110)に供給される電流がオフされたときに、ツェナー電流(115)を高周波的に放電する。ブレークダウン促進回路(114)の詳細については、図２を用いて後述する。

なお、車載用制御装置などでは誘導性負荷駆動装置の故障状態を診断するために、図１に示すようにFET(107)のドレイン電圧(116)を制御装置(101)の診断部(102)にてモニタすることがある。

図２は図１のツェナーダイオード(112)のブレークダウン促進回路(114)の具体例を示し、図３はその動作波形を示す。

図２のブレークダウン促進回路(114)のコンデンサ(201)は、FET(107)がオンからオフして誘導性負荷(110)の逆起電圧によりFET(107)のドレイン端子に高電圧を発生したタイミング(304、305)に、ツェナーダイオード(112)のアノードがコンデンサ(201)を介してグランドに高周波的に接地することで、ツェナー電流(115)を増進し、ツェナーダイオード(112)内の自由電子の放出、アバランシェ効果、およびブレークダウンを促進して、ツェナーダイオード(112)のオーバーシュートを抑制するためのものである。

すなわち、ブレークダウン促進回路(114)は、ツェナー電流(115)を増加しツェナーダイオード(112)のブレークダウンを促進させる。ブレークダウン促進回路(114)は、接続点(P3)から供給されるツェナー電流(115)により充電されるコンデンサ(201)を備える。

またダイオード(202)は、ツェナー電流(115)にてコンデンサ(201)に充電された電荷が駆動制御部(103)にて放電されることを防止するためのものである。これは駆動制御部(103)の電流駆動能力が小さい場合、ゲート信号(105)のオンからオフの切替わり時間が緩慢になるのを防止するためのものである。

すなわち、ブレークダウン促進回路(114)は、接続点(P3)からコンデンサ(201)の一端へ直列接続されるダイオード(202)をさらに備える。

またコンデンサ(201)に並列に接続された抵抗(203)はコンデンサ(201)に充電された電荷を放電するためのものである。すなわち、ブレークダウン促進回路(114)は、コンデンサ(201)に並列接続され、コンデンサ(201)に充電された電荷を放電する抵抗(203)を備える。ここで、コンデンサ(201)の一端は接地される。

抵抗値はFET(107)の駆動周期(303)以内に十分放電が行われる定数を選定することで、次のオフタイミング(305)にもツェナーダイオード(112)のオーバーシュート抑制を可能にするためのものである。換言すれば、抵抗(203)の抵抗値は、ゲート信号（制御信号）の周期内に放電が完了するように設定される。

図４-1は図2に示すロウサイド駆動回路において、ツェナーダイオードのブレークダウン促進回路(114)がないアクティブクランプ回路（図9に示す比較例）の場合にFET(107)がオンからオフしたタイミング(304)を時間軸的に拡大して観測した場合の波形である。

図4-1に示すように、図9のアクティブクランプ回路では低温時ツェナーダイオード(112)のブレークダウンが遅れ、オーバーシュートした電圧(401)となる。一方、図４-2はツェナーダイオード(112)のブレーク促進回路(114)を使用した場合の波形で、ツェナーダイオード(112)はオーバーシュートすることなく所定の設定電圧(301)にクランプされる。

以上説明したように、本実施形態によれば、低温時でもアクティブクランプ回路のクランプ電圧をオーバーシュートさせることなく、所定のクランプ電圧を発生させることができる。これにより、スイッチング素子および周辺接続回路素子が定格電圧を超えて故障に至ることを防止することができる。

（第２の実施形態）
図5は本発明の第2の実施形態による誘導性負荷駆動装置1Bの基本構成を示す。図５に示すように、誘導性負荷駆動装置1Bは、バッテリ電源（509）とその電源グランド(508)の間にスイッチング素子であるＰチャンネルFET(507) と誘導性負荷(510)を直列に設け、制御装置(501)の駆動制御部(503)がFET(507) のゲート信号(505)を駆動することによりFET(507) のオン/オフ制御を行うハイサイド駆動回路である。

基本的には第１の実施形態の逆極性になっているだけで、動作原理は同じである。図6は、その動作波形を示す。また図7-1は図4-1同様に図５に示すハイサイド駆動回路においてツェナーダイオードのブレークダウン促進回路(517)がない場合に、FET(507) のドレイン電圧(516)がアンダーシュートしドレイン電圧がアンダーシュートした電圧(701)になる波形を示し、図7-2はブレークダウン促進回路(517)を使用した場合の波形で、ツェナーダイオード(512)がアンダーシュートすることなく所定の設定電圧(601)にクランプされる波形を示す。

以上説明したように、本実施形態によれば、低温時でもアクティブクランプ回路のクランプ電圧をオーバーシュートさせることなく、所定のクランプ電圧を発生させることができる。

（第３の実施形態）
図8は本発明の第3の実施形態による誘導性負荷駆動装置1Cの基本構成を示す。図8は本発明の第1の実施形態と同じロウサイド駆動回路であるが、異なるブレークダウン促進回路(801)を適用した実施形態を示す。

本ブレークダウン促進回路(801)はアクティブクランプ用ツェナーダイオード(112)とダイオード(113)の接続点から誘導性負荷(110)のバッテリ電源 (109)に対して直列にコンデンサ(802)を接続している。

FET(107)がオンからオフして誘導性負荷(110)の逆起電圧によりFET(107)のドレイン端子に高電圧を発生したタイミングに、ツェナーダイオード(112)のアノードがコンデンサ(802)を介してバッテリ電源 (109)に高周波的に短絡することで、ツェナー電流(815)を増進し、ツェナーダイオード(112)内の自由電子の放出、アバランシェ効果、およびブレークダウンを促進して、ツェナーダイオードのオーバーシュートを抑制するためのものである。

換言すれば、コンデンサ(802)の一端は、誘導性負荷(110)に電流を供給するバッテリ電源(109)に接続される。

第１の実施形態および第２の実施形態と同様に、ダイオード(803)はコンデンサ(802)に充電した電荷が駆動制御部(103)に放電されることを防止し、ゲート信号(105)のオンからオフの切替わり時間が緩慢になるのを防止するためのものある。抵抗(804)はコンデンサ(802)に充電された電荷を次のクランプタイミングまでに放電するためのものである。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに示した信号極性は、一例であり、これに限定するものではない。また、上記の各構成、は、それらの一部又は全部を、例えばひとつの集積回路で実現してもよいし、複数の集積回路で実現しても良い。

上記実施形態では、ブレークダウン促進回路（114、517、801）は、コンデンサ（201、518、802）、ダイオード（202、519、803）、抵抗（203、520、804）を備えるが、少なくともコンデンサ（201、518、802）を備えていればよい。また、誘導性負荷駆動装置（1A〜1C）は、少なくともFET（107、507：スイッチング素子）、ゲート抵抗（104、504：第１の抵抗）、ツェナーダイオード（112、512）、ダイオード（113、513：第１のダイオード）、ブレークダウン促進回路（114、517、801）を備えていればよい。

また、上記の各構成、機能等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD（Solid State Drive）等の記録装置、または、ICカード、SDカード、DVD等の記録媒体に置くことができる。

なお、本発明の実施形態は、以下の態様であってもよい。

（１）誘導性負荷を駆動する電源と前記電源とグランドの間に、
誘導性負荷と、
前記誘導性負荷の通電をオン/オフ制御するために前記誘導性負荷に対して直列に設けたスイッチング素子と、
前記スイッチング素子の制御信号入力端子にオン/オフ制御を行うために制御信号を出力する駆動制御部と、
前記駆動制御部の制御信号出力端子と前記スイッチング素子の制御信号入力端子間に設けられた直列抵抗と、
前記誘導性負荷とスイッチング素子の接続点からスイッチング素子の制御信号入力端子間にツェナーダイオードと逆向きのダイオードを直列に接続し、前記誘導性負荷の通電遮断時には前記ツェナーダイオードのブレークダウン電圧により誘導性負荷の生じる逆起電圧がスイッチング素子のスイッチング端子間で所定の電圧にクランプさせる誘導性負荷駆動装置において、
前記ツェナーダイオードと逆向きのダイオードとの接続点に、誘導性負荷の通電が遮断された際にツェナーダイオードの通電電流を増加しブレークダウンを促進させる回路を有することを特徴とする誘導性負荷駆動装置。

（２）（１）のツェナーダイオードのブレークダウンを促進させる回路において、クランプ用ツェナーダイオードと直列にコンデンサを設け、少なくとも誘導性負荷とツェナーダイオードとコンデンサで閉ループ回路を構成し、誘導性負荷の通電が遮断した際にツェナーダイオードに高周波電流が流れることで、ツェナーダイオードのブレークダウンを促進させることを特徴とする誘導性負荷駆動装置。

（３）（１）および（２）に記載のブレークダウンを促進させる回路において、前記コンデンサに対し誘導性負荷の通電が遮断した際に流れる高周波電流のみ流れるよう直列にダイオードを設けることで、ブレークダウンを促進させる回路をスイッチング素子の制御信号回路と電気的に分離したことを特徴とする誘導性負荷駆動装置。

（４）（１）および（２）に記載のブレークダウンを促進させる回路において、前記高周波電流により前記コンデンサに充電された電荷を、誘導性負荷のスイッチング周期以内に、十分放電可能な時定数となるよう定数選定された抵抗を前記コンデンサに対し並列設けたことを特徴とする誘導性負荷駆動装置。

本発明は、例えば、低温環境で使用されうる車載/航空/船舶機器、冷凍冷蔵機器、屋外設置機器などの誘導性負荷駆動回路に利用可能である。

1A、1B、１C…誘導性負荷駆動装置
101、501…制御装置
102、502…診断部
103、503…駆動制御部
104、504…ゲート抵抗
105、505…制御信号
106…制御信号プルダウン抵抗
107、507…スイッチング素子
108、508…グランド
109、509…バッテリ電源
110、510…誘導性負荷
111、511…負荷電流
112、512…ツェナーダイオード
113、513…ダイオード
114、517、801…ブレークダウン促進回路
115、515、815、902…ツェナー電流
116、516…ドレイン信号
201、518、802…コンデンサ
202、519、803…ダイオード
203、520、804…放電抵抗
204、521、805…コンデンサ電位
301、601…クランプ電圧
302、602…コンデンサ充電電圧
303、603…スイッチング周期
304、604…誘導性負荷のオフタイミング
305、605…次の誘導性負荷のオフタイミング
401…オーバーシュート電圧
505…制御信号プルアップ抵抗
701…アンダーシュート電圧
901…プッシュプル回路

Claims

誘導性負荷に直列接続され、制御信号に応じて前記誘導性負荷に供給する電流をオン/オフするスイッチング素子と、
前記スイッチング素子のゲート端子に前記制御信号を供給する駆動制御部と、
前記駆動制御部から前記スイッチング素子のゲート端子へ直列接続される第１の抵抗と、
前記誘導性負荷と前記スイッチング素子との第１の接続点から、前記第１の抵抗と前記スイッチング素子のゲート端子との第２の接続点へ、直列接続されるツェナーダイオード及び前記ツェナーダイオードと逆方向の第１のダイオードと、
前記ツェナーダイオードと前記第１のダイオードとの第３の接続点に接続され、前記誘導性負荷に供給される電流がオフされたときに、ツェナー電流を高周波的に放電する回路と、
を備えることを特徴とする誘導性負荷駆動装置。
請求項１に記載の誘導性負荷駆動装置であって、
前記回路は、
前記ツェナー電流を増加し前記ツェナーダイオードのブレークダウンを促進させる
ことを特徴とする誘導性負荷駆動装置。
請求項１に記載の誘導性負荷駆動装置であって、
前記回路は、
前記第３の接続点から供給される前記ツェナー電流により充電されるコンデンサを備える
ことを特徴とする誘導性負荷駆動装置。
請求項３に記載の誘導性負荷駆動装置であって、
前記回路は、
前記第３の接続点から前記コンデンサの一端へ直列接続される第２のダイオードをさらに備える
ことを特徴とする誘導性負荷駆動装置。
請求項３に記載の誘導性負荷駆動装置であって、
前記回路は、
前記コンデンサに並列接続され、前記コンデンサに充電された電荷を放電する第２の抵抗をさらに備える
ことを特徴とする誘導性負荷駆動装置。
請求項４に記載の誘導性負荷駆動装置であって、
前記回路は、
前記コンデンサに並列接続され、前記コンデンサに充電された電荷を放電する第２の抵抗をさらに備える
ことを特徴とする誘導性負荷駆動装置。
請求項３に記載の誘導性負荷駆動装置であって、
前記コンデンサの一端は接地される
ことを特徴とする誘導性負荷駆動装置。
請求項３に記載の誘導性負荷駆動装置であって、
前記コンデンサの一端は前記誘導性負荷に電流を供給する電源に接続される
ことを特徴とする誘導性負荷駆動装置。
請求項５および請求項６に記載の誘導性負荷駆動装置であって、
前記第２の抵抗の抵抗値は、
前記制御信号の周期内に放電が完了するように設定される
ことを特徴とする誘導性負荷駆動装置。