JP2017022969A - 電圧測定装置および電圧測定方法、並びに電圧制御装置および電圧制御方法 - Google Patents

Abstract

【課題】直列接続された２以上の蓄電素子を含む蓄電モジュールにおいて、各蓄電素子の電圧を正確に測定する。【解決手段】直列接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧を個別に測定する第１〜第ｎ電圧検出部と、蓄電素子Ｂ（１）と並列接続されたキャパシタとを具備し、蓄電素子Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、各蓄電素子の負極端子は、対応する第１スイッチを介して、キャパシタの第１端子と接続され、各蓄電素子の正極端子は、対応する第２スイッチを介して、キャパシタの第２端子と接続され、蓄電素子Ｂ（j）（j＝１〜ｎ）に対応する第１スイッチおよび第２スイッチを、ＳＷj１およびＳＷj２とするとき、ＳＷj１およびＳＷj２を閉じ、他の第１スイッチおよび第２スイッチを開くことで、キャパシタは蓄電素子Ｂ（j）と並列接続される、電圧測定装置。【選択図】図１

Description

本発明は、直列に接続された２以上の蓄電素子を含む蓄電モジュールにおいて、蓄電素子の電圧を個別に測定する装置および方法と、複数の蓄電素子の電圧を均等化する装置および方法に関する。
に関する。

蓄電モジュールの多くは、直列に接続された複数の蓄電素子を含んでいる。複数の蓄電素子は、同じ種類であっても、全く同じ特性を有するわけではなく、それぞれ独自の特性を有している。これは製造時の条件のバラツキ、劣化の進行度の相違など、不可避な原因に基づいている。そのため、例えば、直列に接続された複数の蓄電素子のうち最も容量の小さい蓄電素子は、過充電または過放電となりやすい。蓄電素子の過充電または過放電が頻繁に繰り返されると、蓄電素子の劣化が進行し、蓄電モジュールの安定性も低下する。

そこで、複数の蓄電素子の電圧を、それぞれ個別に、動作保障下限電圧以上、動作保障上限電圧以下になるように制限するシステムが知られている。例えば、特許文献１は、複数の蓄電素子の電圧を、それぞれ個別に測定し、高電圧の蓄電素子を選択的に放電して、複数の蓄電素子の電圧を均等化する制御を提案している。

特開２０１３−２２６０３４号公報

直列に接続された複数の蓄電素子の電圧をそれぞれ個別に測定する場合、複数の電圧測定端子を用いることが一般的である。しかし、測定端子により誤差範囲にバラツキがあるため、高精度の測定は困難である。

また、蓄電モジュールの正極端子側は、直列に接続された複数の蓄電素子の電圧が積算されるため、高電位になっている。高電位の蓄電素子の電圧をそのまま測定端子に入力すると、電圧測定装置を構成する部品の耐電圧を超える場合がある。そこで、高電位の蓄電素子の電圧は、レベルシフト回路を用いて降圧してから測定される。このようなレベルシフト回路が介在することでも、電圧の測定値に誤差が生じる。一方、蓄電モジュールの負極端子側の蓄電素子の電圧は、レベルシフト回路を介さずに測定されるため、測定値のバラツキは更に大きくなる。

ところで、電圧の均等化は、通常、複数の蓄電素子にそれぞれ並列に接続されている抵抗に電流を流し、高電圧の蓄電素子を放電することにより行われる。よって、均等化の際に電流が流れる抵抗は、常に同じである。この場合、均等化の際に流れる電流を大きく変更することは困難である。一方、蓄電モジュールの使用状況により、均等化のための電流値を変更したいという要請もある。例えば、時間的に余裕がある場合には、より多くの抵抗を介して電流を流すことにより、電流値を小さくして緩やかな条件で均等化することが望ましい。

上記に鑑み、本発明の一局面は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する電圧測定装置であって、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部と、前記Ｂ（１）〜Ｂ（ｎ）と前記第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、前記スイッチ回路を駆動するＳＷ制御部と、前記第１〜第ｎ電圧検出部および前記ＳＷ制御部と連絡し合う演算処理装置と、を具備し、前記Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、前記スイッチ回路は、前記Ｂ（１）と並列に接続されたキャパシタを具備し、前記スイッチ回路において、前記Ｂ（１）〜Ｂ（ｎ）の負極端子は、それぞれ対応する第１スイッチを介して、前記キャパシタの第１端子と接続され、前記Ｂ（１）〜Ｂ（ｎ）の正極端子は、それぞれ対応する第２スイッチを介して、前記キャパシタの第２端子と接続され、前記第１電圧検出部と前記キャパシタの前記第１端子との間に、第３スイッチＳＷ３が介在しており、前記Ｂ（j）（jは１〜ｎから選ばれる１つの整数）に対応する前記第１スイッチおよび前記第２スイッチを、それぞれＳＷj１およびＳＷj２とするとき、前記演算処理装置の指令により、前記ＳＷ制御部が、ＳＷj１およびＳＷj２を閉じ、他の前記第１スイッチおよび前記第２スイッチを開くことで、前記キャパシタが、前記Ｂ（j）と並列に接続される、電圧測定装置に関する。

また、本発明の一局面は、上記の電圧測定装置を用いて、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する方法であって、（i）ＳＷ３、ＳＷ１１およびＳＷ１２を閉じ、他の前記第１スイッチおよび前記第２スイッチを開いた通常モードで、前記Ｂ（１）〜Ｂ（ｎ）の電圧を、前記第１〜ｎ電圧検出部により測定する工程と、（ii）ＳＷ１１およびＳＷ１２を開いて前記通常モードを解除し、ＳＷ３を開いた後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じ、前記Ｂ（j）の電圧を前記キャパシタに読み取らせる工程と、（iii）前記キャパシタに前記Ｂ（j）の電圧を読み取らせた後、ＳＷj１およびＳＷj２を開く工程と、（iv）ＳＷj１およびＳＷj２を開いた後、ＳＷ３を閉じて前記Ｂ（j）の電圧を読み取らせた前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、（v）前記キャパシタの電圧を前記第１電圧検出部で測定した後、ＳＷ１２およびＳＷ２１を閉じて、前記キャパシタを放電させる工程と、（vi）前記第j電圧検出部により測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する工程と、を具備する、電圧測定方法に関する。

本発明の別の局面は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部を具備する電圧測定部と、前記Ｂ（１）〜Ｂ（ｎ）と前記第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、前記スイッチ回路を駆動するＳＷ制御部と、前記第１〜第ｎ電圧検出部および前記ＳＷ制御部と連絡し合う演算処理装置と、を具備し、前記Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、前記電圧測定部は、前記Ｂ（１）〜Ｂ（ｎ）の負極端子の電位を入力するための端子Ｔ（１）〜Ｔ（ｎ）と、前記Ｂ（ｎ）の正極端子の電位を入力するための端子Ｔ（ｎ＋１）と、を有し、前記スイッチ回路は、前記Ｂ（１）〜Ｂ（ｎ）の前記負極端子および前記Ｂ（ｎ）の前記正極端子と、前記Ｔ（１）〜Ｔ（ｎ＋１）と、をそれぞれ接続するラインＬ（１）〜Ｌ（ｎ＋１）と、前記Ｌ（１）と、前記Ｌ（２）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ１（１）〜ＢＬ１（ｎ）と、前記Ｌ（２）と、前記Ｌ（３）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ２（２）〜ＢＬ２（ｎ）と、を具備し、前記ＢＬ１（１）〜ＢＬ１（ｎ）は、それぞれ第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）を有し、前記第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）に、それぞれ直列に抵抗Ｒが接続されており、前記ＢＬ２（２）〜ＢＬ２（ｎ）は、それぞれ第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）を有し、前記第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）に、それぞれ直列に抵抗Ｒが接続されており、前記Ｌ（１）は、前記ＢＬ１（１）〜ＢＬ１（ｎ）との接続点よりも前記負極端子側に、第３スイッチＳＷ３を有し、前記Ｌ（２）は、前記ＢＬ１（１）との接続点と、前記ＢＬ２（２）〜ＢＬ２（ｎ）との接続点との間に、第４スイッチＳＷ４を有し、前記Ｌ（３）は、前記ＢＬ１（２）との接続点および前記ＢＬ２（２）との接続点よりも前記負極端子側に、第５スイッチＳＷ５を有する、電圧制御装置に関する。

また、本発明の別の局面は、上記の電圧制御装置を用いて、前記Ｂ（１）〜Ｂ（ｎ）の電圧を均等化する工程を含む電圧制御方法であって、前記ＳＷ制御部は、全ての前記スイッチを、複数の候補モードから選択されたモードに設定する機能を具備し、前記複数の候補モードは、通常モード、第１均等化モードおよび第２均等化モードを含み、前記通常モードでは、前記ＳＷ３〜ＳＷ５を閉じ、かつ他の前記スイッチを開き、前記第１均等化モードでは、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第１電流で放電されるように、全ての前記スイッチが制御され、前記第２均等化モードでは、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第２電流で放電されるように、全ての前記スイッチが制御され、前記第１電流が流れる回路は、前記抵抗Ｒの１個分相当の抵抗値を有し、前記第２電流が流れる回路は、前記抵抗Ｒの２個分相当の抵抗値を有し、（i）前記電圧測定部により、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する工程と、（ii）前記電圧測定部により測定された測定値に基づき、均等化目標電圧Ｖｍを設定する工程と、（iii）前記Ｖｍに基づいて、前記Ｂ（１）〜Ｂ（ｎ）の少なくとも１つを、前記第１均等化モードまたは前記第２均等化モードで放電する工程と、を有する、電圧制御方法に関する。

本発明の上記局面によれば、直列に接続されたｎ個（２≦ｎ）の蓄電素子を含む蓄電モジュールにおいて、複数の蓄電素子の電圧を、それぞれ個別に、かつ高精度に測定することができる。

本発明の上記別の局面によれば、直列に接続されたｎ個（２≦ｎ）の蓄電素子を含む蓄電モジュールにおいて、複数の蓄電素子の電圧を均等化する際に、状況に応じて、電流値を変更することができる。

本発明の一実施形態に係る電圧測定装置（電源装置）の一例の回路構成図である。 蓄電モジュールの正極端子側の蓄電素子の電圧を測定する場合における測定値の誤差を示す図である。 蓄電モジュールの負極端子側の蓄電素子の電圧を測定する場合における測定値の誤差を示す図である。 本発明の一実施形態に係る電圧測定方法における補正モードの制御の一例を示すフロー図である。 スイッチ回路の故障の有無を確認するための手順を示すフロー図である。 本発明の一実施形態に係る電圧制御装置（電源装置）の一例の回路構成図である。 本発明の一実施形態に係る電圧制御方法の一例を示すフロー図である。 本発明の一実施形態に係る電圧制御方法における補正モードの制御の一例を示すフロー図である。

［発明の実施形態の説明］
最初に発明の実施形態の内容を列記して説明する。
［１］本実施形態に係る蓄電モジュールの電圧測定装置は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する機能を有する。電圧測定装置は、Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部と、Ｂ（１）〜Ｂ（ｎ）と第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、スイッチ回路を駆動するＳＷ制御部と、第１〜第ｎ電圧検出部およびＳＷ制御部と連絡し合う演算処理装置とを具備する。Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置されている。スイッチ回路は、Ｂ（１）と並列に接続されたキャパシタを具備する。スイッチ回路において、Ｂ（１）〜Ｂ（ｎ）の負極端子は、それぞれ対応する第１スイッチ（−）を介して、キャパシタの第１端子（−）と接続されている。一方、Ｂ（１）〜Ｂ（ｎ）の正極端子は、それぞれ対応する第２スイッチ（＋）を介して、キャパシタの第２端子（＋）と接続されている。

第１電圧検出部と、キャパシタの第１端子（−）との間には、第３スイッチＳＷ３が介在している。これにより、Ｂ（j）（jは２〜ｎから選ばれる１つの整数）をキャパシタと並列に接続する際に、Ｂ（j−１）の正極端子がグランド（ＧＮＤ）と接続されてショートすることを防止することができる。

また、第１電圧検出部と、キャパシタの第２端子（＋）との間には、第４スイッチＳＷ４を介在させてもよい。これにより、蓄電素子Ｂ（j）（jは２〜ｎから選ばれる１つの整数）をキャパシタと並列に接続する際に、第１電圧検出部に高電圧が印加されることを防止できる。よって、耐圧限界を超えて第１電圧検出部に電圧が印加される状況を回避できる。また、第１電圧検出部の耐圧を比較的低く設定することが可能となる。

上記電圧測定装置は、蓄電素子Ｂ（j）（jは１〜ｎから選ばれる１つの整数）に対応する第１スイッチ（−）および第２スイッチ（＋）を、それぞれＳＷj１およびＳＷj２とするとき、ＳＷj１およびＳＷj２を閉じ、他の第１スイッチ（−）および第２スイッチ（＋）を開くことで、キャパシタは蓄電素子Ｂ（j）と並列に接続されるように構成されている。このような各スイッチの開閉もしくはスイッチ回路の駆動は、演算処理装置と連絡し合うＳＷ制御部により行われる。

上記電圧測定装置によれば、蓄電モジュールを構成する任意の蓄電素子Ｂ（j）の電圧を、同一のキャパシタに読み取らせることが可能である。一方、第１電圧検出部は、常に、キャパシタの第１端子（−）と第２端子（＋）との端子間電圧を測定する。これにより、第１電圧検出部が具備する同一の測定端子により、全ての蓄電素子の電圧を測定することが可能となる。このように測定された測定値の間では、測定端子に違いがないため、バラツキが抑制される。

第１〜第ｎ電圧検出部のうち、第１電圧検出部に入力される電位（ポテンシャル）は最も低く、第ｎ電圧検出部に入力される電位は最も高くなっている。よって、第１電圧検出部には、常にレベルシフト回路を介さずに蓄電素子の電圧を入力することができる。これにより、レベルシフト回路が介在することによる測定値の誤差も同時に解消することができる。

キャパシタを任意の蓄電素子Ｂ（j）と並列に接続するために、例えば、第１スイッチ（−）の中では、ＳＷ１１を、蓄電素子（１）の負極端子と電位的に最も近くなるように配置する。また、第２スイッチ（＋）の中では、ＳＷ１２を、蓄電素子（１）の正極端子と電位的に最も近くなるように配置する。このとき、ＳＷ２１は、蓄電素子（１）と並列に接続され、かつＳＷ１２とも並列に接続されるように配置される。

［２］上記電圧測定装置は、（i）ＳＷ制御部が、ＳＷ３、ＳＷ１１およびＳＷ１２を閉じ、他の第１スイッチおよび第２スイッチを開いて、スイッチ回路を通常モードに設定し、通常モードで、第１〜ｎ電圧検出部が、Ｂ（１）〜Ｂ（ｎ）の電圧を測定する工程と、（ii）ＳＷ制御部が、ＳＷ１１およびＳＷ１２を開いて通常モードを解除し、ＳＷ３を開いた後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じ、Ｂ（j）の電圧をキャパシタに読み取らせる工程と、（iii）キャパシタにＢ（j）の電圧を読み取らせた後、ＳＷ制御部が、ＳＷj１およびＳＷj２を開く工程と、（iv）ＳＷj１およびＳＷj２を開いた後、ＳＷ制御部が、ＳＷ３を閉じ、第１電圧検出部が、Ｂ（j）の電圧を読み取らせたキャパシタの電圧を測定する工程と、（v）第１電圧検出部が、キャパシタの電圧を測定した後、ＳＷ制御部が、ＳＷ１２およびＳＷ２１を閉じて、キャパシタを放電させる工程と、（vi）演算処理装置が、第j電圧検出部により測定された測定値を、第１電圧検出部により測定されたキャパシタの電圧の測定値に基づいて補正する工程と、をこの順で実行する機能を有する。

［３］上記電圧測定装置は、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じてＢ（j）の電圧をキャパシタに読み取らせる前に、（ａ）ＳＷ制御部が、ＳＷ１２およびＳＷ２１を閉じた後、ＳＷ１２およびＳＷ２１を開く工程と、（ｂ）ＳＷ制御部が、ＳＷ３を閉じ、第１電圧検出部が、キャパシタの電圧を測定する工程と、（ｃ）工程（ｂ）において測定されたキャパシタの電圧を閾値と対比し、閾値以上であるときには、演算処理装置がＳＷ１１の異常を検知する工程と、（ｄ）ＳＷ１１が正常であるとき（すなわちＳＷ１１の異常が検知されないとき）に、ＳＷ制御部が、ＳＷ１１を閉じ、第１電圧検出部が、キャパシタの電圧を測定する工程と、（ｅ）工程（ｄ）において測定されたキャパシタの電圧を閾値と対比し、閾値以上であるときには、演算処理装置がＳＷ１２の異常を検知する工程と、をこの順で実行する機能を有することが望ましい。

上記工程（ａ）〜（ｅ）は、スイッチ回路（ここではＳＷ１１およびＳＷ１２）の故障の有無を確認するために行われる。ＳＷ１１およびＳＷ１２が故障して閉じた状態（ＯＮ状態）で固定されてしまうと、ＳＷj１およびＳＷj２を閉じてＢ（j）の電圧をキャパシタに読み取らせる際に、Ｂ（j）とＢ（１）とが並列に接続されてしまい、正確な電圧測定が困難になる。特にＳＷj１およびＳＷj２に直列抵抗が接続されていない場合を想定すると、高電位のＢ（j）とＢ（１）とが短絡するおそれがある。よって、ＳＷ１１およびＳＷ１２の故障の有無を予め確認することが望まれる。仮にＳＷ１１が故障して閉じた状態で固定されている場合、工程（ａ）でＳＷ１２およびＳＷ２１を閉じた際にキャパシタを放電させることができず、工程（ｂ）ではキャパシタの電圧としてＢ（１）の電圧が検出される。一方、ＳＷ１１が正常な場合、工程（ｂ）では放電後のキャパシタの電圧（例えば０Ｖに近い電圧）が検出される。よって、工程（ｃ）では、検出される電圧から、ＳＷ１１の故障の有無を検知することができる。

また、ＳＷ１２が故障して閉じた状態であり、ＳＷ１１が正常な場合は、工程（ｄ）でＳＷ１１を閉じたときに、Ｂ（１）の電圧が第１電圧検出部で検出される。よって、ＳＷ１２の故障も工程（ｅ）で検知される。

ここで、キャパシタの電圧と対比される電圧の閾値は、予め測定されたＢ（１）の電圧Ｖ１を基準に設定してもよく、Ｂ（１）の過放電電圧Ｖ１´を基準に設定してもよい。通常、Ｂ（１）の電圧は、過放電電圧より高く維持されている。よって、工程（ｂ）または（ｄ）で、キャパシタの電圧としてＢ（１）の過放電電圧Ｖ１´未満の電圧が検出された場合には、ＳＷ１２およびＳＷ２１は正常であるといえる。ただし、通常は、キャパシタを放電すると、キャパシタの電圧は短時間でゼロになるため、閾値を０Ｖ付近に設定すればよい。すなわち、電圧の閾値Ｖａは、０≦Ｖａ＜Ｖ１もしくは０≦Ｖａ＜Ｖ１´を満たすように設定すればよい。

［４］上記電圧測定装置のスイッチ回路は、少なくとも、ＳＷ１１およびＳＷ１２以外の第１スイッチ（−）および第２スイッチ（＋）にそれぞれ直列に接続された抵抗を具備することが好ましい。このような抵抗は、電圧を均等化する制御において、蓄電素子が蓄える電気エネルギーの一部を消費するために利用することができる。このとき、演算処理装置は、更に、Ｂ（１）〜Ｂ（ｎ）の電圧の測定値に基づいて、Ｂ（１）〜Ｂ（ｎ）の電圧の均等化目標電圧を算出する計算部と、均等化目標電圧に基づいて、Ｂ（１）〜Ｂ（ｎ）をそれぞれ個別に充電または放電する充放電制御部とを具備すればよい。放電の際には、上記抵抗に電流が流れ、蓄電素子が蓄える電気エネルギーの一部が消費される。

ここで、均等化とは、Ｂ（１）〜Ｂ（ｎ）の電圧にバラツキが生じているときに、Ｂ（１）〜Ｂ（ｎ）の少なくとも一部を、それぞれ個別に放電または充電して、これらの電圧をできるだけ揃える処理である。揃えられたときの電圧が均等化電圧であり、その目標値が均等化目標電圧である。

［５］第１電圧検出部とキャパシタの第２端子との間には、第３スイッチとともに開閉される第４スイッチＳＷ４が介在していてもよい。第３スイッチと第４スイッチは、連動して開閉する。すなわち、第３スイッチが開くときは、第４スイッチも開くように、第３スイッチが閉じるときは、第４スイッチも閉じるように制御される。

［６］本実施形態に係る電圧測定方法は、上記の電圧測定装置を用いて、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する方法であり、（i）ＳＷ３、ＳＷ１１およびＳＷ１２を閉じ、他の第１スイッチ（−）および第２スイッチ（＋）を開いた通常モードで、Ｂ（１）〜Ｂ（ｎ）の電圧を、第１〜ｎ電圧検出部により測定する工程と、（ii）ＳＷ１１およびＳＷ１２を開いて通常モードを解除し、更にＳＷ３を開いて補正モードに移行した後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じ、Ｂ（j）の電圧をキャパシタに読み取らせる工程を具備する。

補正モードは、更に、（iii）キャパシタにＢ（j）の電圧を読み取らせた後、ＳＷj１およびＳＷj２を開く工程と、（iv）ＳＷj１およびＳＷj２を開いた後、ＳＷ３を閉じてＢ（j）の電圧を読み取らせたキャパシタの電圧を第１電圧検出部で測定する工程と、（v）キャパシタの電圧を第１電圧検出部で測定した後、ＳＷ１２およびＳＷ２１を閉じて、キャパシタを放電させる工程と、（vi）第j電圧検出部により測定された測定値を、第１電圧検出部により測定されたキャパシタの電圧の測定値に基づいて補正する工程とを具備する。なお、工程（v）および工程（vi）の実行の順序は限定されない。

上記電圧測定方法によれば、通常モードでは、第１〜第ｎ電圧検出部による電圧測定を行い、適時に補正モードに移行して、キャパシタを介した電圧測定を行うことができる。これにより、第１〜第ｎ電圧検出部による測定値を、適時に、キャパシタの電圧の測定値で補正することができる。

［７］工程（v）または（vi）の後、通常モードに戻るときは、ＳＷ２１を開き、ＳＷ１１を閉じればよい。また、続いて他のＢ（j）の補正を行うときは、ＳＷ２１を開き、工程（ii）に戻ればよい。また、続いてＢ（２）の補正を行うときは、ＳＷ２１を閉じたままで、工程（ii）に戻ればよい。

［８］上記電圧測定方法は、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じてＢ（j）の電圧をキャパシタに読み取らせる前に、（ａ）ＳＷ１２およびＳＷ２１を閉じた後、ＳＷ１２およびＳＷ２１を開く工程と、（ｂ）工程（ａ）の後、ＳＷ３を閉じてキャパシタの電圧を第１電圧検出部で測定する工程と、（ｃ）工程（ｂ）において測定されたキャパシタの電圧を閾値と対比し、閾値以上であるときには、ＳＷ１１の異常を検知する工程と、（ｄ）ＳＷ１１が正常であるときに、ＳＷ１１を閉じてキャパシタの電圧を第１電圧検出部で測定する工程と、（ｅ）工程（ｄ）において測定されたキャパシタの電圧が閾値以上であるときに、ＳＷ１２の異常を検知する工程と、を具備することが好ましい。

次に、別の実施形態の内容を列記して説明する。
［９］本実施形態に係る電圧制御装置は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部を具備する電圧測定部と、Ｂ（１）〜Ｂ（ｎ）と第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、スイッチ回路を駆動するＳＷ制御部と、第１〜第ｎ電圧検出部およびＳＷ制御部と連絡し合う演算処理装置とを具備する。Ｂ（１）〜Ｂ（ｎ）は、蓄電モジュールを構成しており、ｎが大きくなる順序で高電位側に配置されている。

電圧制御装置を構成する電圧測定部は、Ｂ（１）〜Ｂ（ｎ）の負極端子の電位を入力するための端子Ｔ（１）〜Ｔ（ｎ）と、Ｂ（ｎ）の正極端子の電位を入力するための端子Ｔ（ｎ＋１）と、を有する。

Ｂ（２）〜Ｂ（ｎ）の負極端子の電位は、隣接する蓄電素子の正極端子の電位と、実質的に同じである。ただし、Ｂ（i）とＢ（i＋１）との間に低い抵抗の部品が介在することにより、Ｂ（i）の正極端子の電位とＢ（i＋１）の負極端子の電位との間に僅かに差が生じる場合もある。このような場合でも、その差が僅かであり、電圧制御に大きな影響を及ぼさない程度であれば、Ｂ（i）の正極端子の電位とＢ（i＋１）の負極端子の電位を実質的に同じと見なしてよい。また、端子Ｔ（１）〜Ｔ（ｎ＋１）に入力される負極端子および正極端子の電位は、対応する電極端子の電位を実質的に反映していればよい。

電圧制御装置を構成するスイッチ回路は、Ｂ（１）〜Ｂ（ｎ）の負極端子およびＢ（ｎ）の正極端子と、Ｔ（１）〜Ｔ（ｎ＋１）と、をそれぞれ接続するラインＬ（１）〜Ｌ（ｎ＋１）を有する。また、スイッチ回路は、Ｌ（１）と、Ｌ（２）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ１（１）〜ＢＬ１（ｎ）を有する。更に、スイッチ回路は、Ｌ（２）と、Ｌ（３）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ２（２）〜ＢＬ２（ｎ）を有する。

換言すれば、スイッチ回路は、Ｔ（１）とＴ（２）〜Ｔ（ｎ＋１）とをバイパスするラインＢＬ１（１）〜ＢＬ１（ｎ）と、Ｔ（２）とＴ（３）〜Ｔ（ｎ＋１）とをバイパスするラインＢＬ２（２）〜ＢＬ２（ｎ）を具備する。

ここで、「ライン」もしくは「バイパスライン」とは、回路内のある点と別の点とを導通させる導電経路であり、ライン上には、導通を切断および回復可能なスイッチが存在してもよい。

ＢＬ１（１）〜ＢＬ１（ｎ）は、それぞれ第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）を有する。第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）には、それぞれ直列に抵抗Ｒが接続されている。同様に、ＢＬ２（２）〜ＢＬ２（ｎ）は、それぞれ第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）を有する。第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）には、それぞれ直列に抵抗Ｒが接続されている。

複数存在する抵抗Ｒは、いずれも同じ抵抗値を有することが望ましいが、多少の相違があってもよい。ただし、電圧制御を簡易かつ正確性に行う観点から、複数存在する抵抗Ｒの最大値と最小値との差は、最小値の５％以下であることが望ましい。この場合、複数の抵抗Ｒの抵抗値は、実質的に同じであると考えてよい。

Ｌ（１）は、ＢＬ１（１）〜ＢＬ１（ｎ）との接続点よりもＢ（１）の負極端子側に、第３スイッチＳＷ３を有する。Ｌ（２）は、ＢＬ１（１）との接続点と、ＢＬ２（２）〜ＢＬ２（ｎ）との接続点との間に、第４スイッチＳＷ４を有する。Ｌ（３）は、ＢＬ１（２）との接続点およびＢＬ２（２）との接続点よりもＢ（３）の負極端子側に、第５スイッチＳＷ５を有する。

換言すれば、Ｂ（１）の負極端子とＢＬ１（１）〜ＢＬ１（ｎ）との接続は第３スイッチによりオン／オフされ、ＢＬ１（１）とＢＬ２（２）〜ＢＬ２（ｎ）との接続は第４スイッチによりオン／オフされ、Ｂ（３）の負極端子とＢＬ１（２）およびＢＬ２（２）との接続は第５スイッチによりオン／オフされる。

上記のように、導通を切断および回復可能な複数のスイッチを配置するとともに、複数の抵抗Ｒを配置することで、複数の蓄電素子の電圧を均等化する場合の放電の経路を少なくとも２つ形成することが可能となり、状況に応じて電流値を変更することが可能となる。

［１０］以上のように状況に応じて電流値を変更するために、ＳＷ制御部は、例えば、全てのスイッチを、複数の候補モードから選択されたモードに設定する機能を具備する。ここで、複数の候補モードは、通常モード、第１均等化モードおよび第２均等化モードを含む。

演算処理装置の指令により、通常モードでは、ＳＷ制御部により、ＳＷ３〜ＳＷ５が閉じられてオン（ＯＮ）状態（導通状態）となり、他のスイッチが開かれてオフ（ＯＦＦ）状態（非導通状態）となる。これにより、Ｂ（１）〜Ｂ（ｎ）は、それぞれ第１〜第ｎ電圧検出部と接続され、Ｂ（１）〜Ｂ（ｎ）の電圧が個別に測定される。すなわち、Ｂ（１）〜Ｂ（ｎ）の負極端子は、それぞれ端子Ｔ（１）〜Ｔ（ｎ）と接続され、Ｂ（ｎ）の正極端子は端子Ｔ（ｎ＋１）と接続される。このとき、Ｂ（１）〜Ｂ（ｎ−１）の正極端子は、それぞれ端子Ｔ（２）〜Ｔ（ｎ）と接続される。

第１均等化モードでは、ＳＷ制御部により、Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第１電流で放電されるように、全てのスイッチが制御され、第２均等化モードでは、Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第２電流で放電されるように、全てのスイッチが制御される。ただし、第１電流が流れる回路は、抵抗Ｒの１個分相当の抵抗値を有し、第２電流が流れる回路は、抵抗Ｒの２個分相当の抵抗値を有する。

具体的には、Ｂ（１）を第１均等化モードで放電する場合には、ＳＷ１（１）およびＳＷ３が閉じられ、他のスイッチが開かれる。Ｂ（１）を第２均等化モードで放電する場合には、ＳＷ３、ＳＷ４、ＳＷ１（２）およびＳＷ２（２）が閉じられ、他のスイッチが開かれる。

Ｂ（２）を第１均等化モードで放電する場合には、ＳＷ４、ＳＷ５およびＳＷ２（２）が閉じられ、他のスイッチが開かれる。Ｂ（２）を第２均等化モードで放電する場合には、ＳＷ５、ＳＷ１（１）およびＳＷ１（２）が閉じられ、他のスイッチが開かれる。

Ｂ（i）（iは、３〜ｎから選択される１つの整数）を第１均等化モードで放電する場合には、ＳＷ１（i−１）、ＳＷ１（i）、ＳＷ２（i）およびＳＷ２（i−１）が閉じられ、他のスイッチが開かれる。Ｂ（i）を第２均等化モードで放電する場合には、ＳＷ１（i−１）およびＳＷ１（i）が閉じられ、またはＳＷ２（i）およびＳＷ２（i−１）が閉じられ、他のスイッチが開かれる。

［１１］上記のように、通常モードでは、Ｂ（１）〜Ｂ（ｎ）の電圧が、それぞれ第１〜第ｎ電圧検出部により測定される。測定値に基づいて、電圧の均等化が行われる。よって、演算処理装置は、Ｂ（１）〜Ｂ（ｎ）の電圧の測定値に基づいて、Ｂ（１）〜Ｂ（ｎ）の電圧の均等化目標電圧Ｖｍを算出する計算部を具備する。ＳＷ制御部は、計算部で算出されたＶｍに基づいて、Ｂ（１）〜Ｂ（ｎ）の少なくとも１つを、第１均等化モードまたは第２均等化モードで放電する。

［１２］スイッチ回路は、更に、Ｂ（１）と並列に接続されたキャパシタを具備することが好ましい。Ｂ（１）の負極端子は、キャパシタの第１端子と接続され、Ｂ（１）の正極端子は、キャパシタの第２端子と接続される。このとき、複数の候補モードは、補正モードを含み、ＳＷ制御部は、補正モードを選択することができる。補正モードでは、キャパシタが、Ｂ（２）〜Ｂ（ｎ）のいずれか１つと並列に接続されるように、ＳＷ制御部によりスイッチが制御される。キャパシタの電圧は、常に、第１電圧検出部で測定される。これにより、演算処理装置は、通常モードで測定された測定値を、第１電圧検出部により測定されたキャパシタの電圧の測定値に基づいて補正することができる。

ただし、端子Ｔ（１）と、キャパシタの第１端子との間には、第６スイッチＳＷ６が介在している。これにより、蓄電素子Ｂ（j）（jは２〜ｎから選ばれる１つの整数）をキャパシタと並列に接続する際に、蓄電素子Ｂ（j−１）の正極端子がグランド（ＧＮＤ）と接続されてショートすることを防止することができる。このとき、ラインＬ（１）は、ＢＬ１（１）〜ＢＬ１（ｎ）の何れとの接続点よりも端子Ｔ（１）側に、キャパシタの第１端子との接続点を有することが好ましい。

また、端子Ｔ（２）と、キャパシタの第２端子との間には、第６スイッチＳＷ６とともに開閉される第７スイッチＳＷ７が介在してもよい。これにより、蓄電素子Ｂ（j）（jは２〜ｎから選ばれる１つの整数）をキャパシタと並列に接続する際に、第１電圧検出部に高電圧が印加されることを防止できる。よって、耐圧限界を超えて第１電圧検出部に電圧が印加される状況を回避できる。また、第１電圧検出部の耐圧を比較的低く設定することが可能となる。このとき、ラインＬ（２）は、ＢＬ２（２）〜ＢＬ２（ｎ）の何れとの接続点よりも端子Ｔ（２）側に、キャパシタの第２端子との接続点を有することが好ましい。

なお、上記電圧制御装置によれば、蓄電モジュールを構成する任意の蓄電素子の電圧を、同一のキャパシタに読み取らせることが可能である。キャパシタの電圧は、常に、第１電圧検出部が具備する同一の測定端子により測定される。よって、測定値には、測定端子に違いがなく、バラツキが抑制される。また、第１〜第ｎ電圧検出部のうち、第１電圧検出部に入力される電位（ポテンシャル）は最も低くなっている。よって、第１電圧検出部には、常にレベルシフト回路を介さずに蓄電素子の電圧を入力することができる。これにより、レベルシフト回路が介在することによる測定値の誤差も同時に解消することができる。

ここで、均等化とは、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧にバラツキが生じているときに、蓄電素子Ｂ（１）〜Ｂ（ｎ）の少なくとも一部を、それぞれ個別に放電または充電して、これらの電圧をできるだけ揃える処理である。揃えられたときの電圧が均等化電圧であり、その目標値が均等化目標電圧である。

［１３］端子Ｔ（２）とキャパシタの第２端子との間に、更に、第７スイッチＳＷ７を設けてもよい。第６スイッチと第７スイッチは、連動して開閉する。すなわち、第６スイッチが開くときは、第７スイッチも開くように、第６スイッチが閉じるときは、第７スイッチも閉じるように制御される。

［１４］次に、本実施形態に係る電圧制御方法は、上記電圧制御装置を用いて、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧を均等化する工程を含む。具体的には、ＳＷ制御部により、全てのスイッチが、複数の候補モードから選択された所定のモードに設定される。複数の候補モードは、通常モード、第１均等化モードおよび第２均等化モードを含む。通常モードでは、ＳＷ３〜ＳＷ５が閉じられ、他のスイッチが開かれ、Ｂ（１）〜Ｂ（ｎ）の電圧が、それぞれ第１〜第ｎ電圧検出部により測定される。

［１５］第１均等化モードでは、Ｂ（１）〜Ｂ（ｎ）から選択された少なくとも１つの蓄電素子が第１電流で放電されるように、上記のように全てのスイッチが制御される。第２均等化モードでは、Ｂ（１）〜Ｂ（ｎ）から選択された少なくとも１つの蓄電素子が第２電流で放電されるように、上記のように全てのスイッチが制御される。

すなわち、本実施形態に係る電圧制御方法は、（i）電圧測定部により、Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する工程と、（ii）電圧測定部により測定された測定値に基づき、均等化目標電圧Ｖｍを設定する工程と、（iii）Ｖｍに基づいて、Ｂ（１）〜Ｂ（ｎ）の少なくとも１つを、第１均等化モードまたは第２均等化モードで放電する工程と、を有する。

［１６］電圧制御装置が、Ｂ（１）と並列に接続されたキャパシタを具備する場合には、適時に、通常モードで得られたＢ（２）〜Ｂ（ｎ）の電圧を補正してもよい。このとき、Ｂ（１）の負極端子は、キャパシタの第１端子と接続され、Ｂ（１）の正極端子は、キャパシタの第２端子と接続され、端子Ｔ（１）とキャパシタの第１端子との間には、第６スイッチＳＷ６が設けられる。電圧を補正するときは、（I）ＳＷ６、ＳＷ３およびＳＷ４を開いて通常モードを解除した後、所定のスイッチを閉じ、Ｂ（i）（i≠１）の電圧をキャパシタに読み取らせる工程と、（II）キャパシタにＢ（i）の電圧を読み取らせた後、所定のスイッチを開く工程と、（III）所定のスイッチを開いた後、ＳＷ６を閉じ、Ｂ（i）の電圧を読み取らせたキャパシタの電圧を第１電圧検出部で測定する工程と、（IV）キャパシタの電圧を第１電圧検出部で測定した後、キャパシタを放電させる工程と、（V）第i電圧検出部により測定された測定値を、第１電圧検出部により測定されたキャパシタの電圧の測定値に基づいて補正する工程と、が行われる。なお、工程（IV）および工程（V）の実行の順序は限定されない。

すなわち、通常モードでは、第１〜第ｎ電圧検出部による電圧測定を行い、適時に補正モードに移行して、キャパシタを介した電圧測定が行われる。これにより、第１〜第ｎ電圧検出部による測定値を、適時に、キャパシタの電圧の測定値で補正することができる。

なお、キャパシタを放電させる際には、例えば、ＳＷ１（１）およびＳＷ４を閉じればよい。その後、通常モードに戻るときは、ＳＷ１（１）を開き、ＳＷ３を閉じればよい。また、続いて他の蓄電素子Ｂ（j）（j≠２）の補正を行うときは、ＳＷ１（１）およびＳＷ４を開き、工程（I）に戻ればよい。また、続いて蓄電素子Ｂ（２）の補正を行うときは、ＳＷ４を開き、ＳＷ１（１）を閉じたままで、工程（I）に戻ればよい。

［１７］上記電圧制御方法では、Ｂ（j）（j≠１）の電圧をキャパシタに読み取らせる前に、（ａ）ＳＷ１（１）およびＳＷ４を閉じた後、ＳＷ１（１）およびＳＷ４を開く工程と、（ｂ）工程（ａ）の後、ＳＷ６を閉じてキャパシタの電圧を第１電圧検出部で測定する工程と、（ｃ）工程（ｂ）において測定されたキャパシタの電圧を閾値と対比し、閾値以上であるときには、ＳＷ３の異常を検知する工程と、（ｄ）ＳＷ３が正常であるとき（すなわちＳＷ３の異常が検知されないとき）に、ＳＷ３を閉じてキャパシタの電圧を第１電圧検出部で測定する工程と、（ｅ）工程（ｄ）において測定されたキャパシタの電圧が閾値以上であるときに、ＳＷ４の異常を検知する工程と、を具備することが好ましい。これにより、ＳＷ３および／またはＳＷ４の故障の有無を検知することができる。

［発明の実施形態の詳細］
本発明の実施形態を、適宜図面を参照しつつ以下に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

（第１実施形態）
図１に、本実施形態に係る電圧測定装置を包含する電源装置の一例の回路構成図を示す。以下では、電圧測定装置と、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）を含む蓄電モジュールと、を具備する電源装置の実施形態について説明する。

電源装置１００は、蓄電モジュール１０１と、蓄電モジュール１０１と接続されるスイッチ回路（電圧制御回路）１０５と、当該回路を介して蓄電モジュール１０１と接続されるモジュール制御部１０２と、蓄電モジュール１０１およびモジュール制御部１０２とそれぞれ通信が可能な演算処理装置１０３と、を備えている。

蓄電モジュール１０１は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）を含み、蓄電素子Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置されている。なお、図示例では、便宜上、４つの蓄電素子が描画されているが、ここでは蓄電素子の数およびこれに対応する構成要素はｎ個（２≦ｎ）であると解釈する。

モジュール制御部１０２は、第１電圧測定部１１、第２電圧測定部（ＶＭＳ）１２およびＳＷ制御部（ＳＷ−Ｃｔ）１３を具備する。第１電圧測定部１１は、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１電圧検出部ＶＳ（１）〜第ｎ電圧検出部ＶＳ（ｎ）を含み、第２電圧測定部１２は、蓄電モジュール１０１の電圧（すなわち蓄電素子Ｂ（１）〜Ｂ（ｎ）の積算電圧）を測定する。具体的には、蓄電素子Ｂ（j）（jは１からｎの整数）の負極端子は、第j電圧検出部ＶＳ（j）の第１端子（−）と接続されるように構成され、蓄電素子Ｂ（j）の正極端子は、第j電圧検出部ＶＳ（j）の第２端子（＋）と接続されるように構成されている。第１電圧測定部１１（第１〜第ｎ電圧検出部）、第２電圧測定部（ＶＭＳ）１２およびＳＷ制御部１３は、演算処理装置１０３と連絡し合っており、各電圧測定部で得られた測定値は、通信手段１０４を介して演算処理装置１０３に送信される。ＳＷ制御部１３は、演算処理装置１０３からの制御命令に応じて、各スイッチの開閉（オン／オフ）を制御する。

スイッチ回路１０５は、第１電圧検出部ＶＳ（１）の第１端子（−）と第２端子（＋）との端子間に接続されるキャパシタＣを具備する。キャパシタＣは、通常モードでは、蓄電素子Ｂ（１）と並列に接続されている。一方、更なる複数の接続線により、スイッチ回路１０５は、蓄電素子Ｂ（１）〜Ｂ（ｎ）の負極端子を、それぞれ対応する第１スイッチ（−）を介して、キャパシタの第１端子（−）と接続し、かつ蓄電素子Ｂ（１）〜Ｂ（ｎ）の正極端子を、それぞれ対応する第２スイッチ（＋）を介して、キャパシタの第２端子（＋）と接続するように構成されている。また、キャパシタの第１端子（−）と、第１電圧検出部ＶＳ（１）の第１端子（−）との間には、第３スイッチＳＷ３が介在している。図示例では、キャパシタの第２端子（＋）と、第１電圧検出部ＶＳ（１）の第２端子（＋）との間に、第４スイッチＳＷ４が介在しているが、ＳＷ４は必須ではない。

すなわち、蓄電素子Ｂ（１）の負極端子と、第１電圧検出部ＶＳ（１）の第１端子（−）と、を連絡する最低電位を有するラインと、蓄電素子Ｂ（j）（j≠１）の負極端子と、第j電圧検出部ＶＳ（j）の第１端子（−）と、を連絡するより高いポテンシャルを有するラインとの間に、それぞれ対応する接続線（バイパスライン）が設けられている。各接続線の途中には、蓄電素子Ｂ（j）対応する第１スイッチ（−）が介在している。

同様に、蓄電素子Ｂ（１）の正極端子と、第１電圧検出部ＶＳ（１）の第２端子と、を連絡する２番目に低い電位を有するラインと、蓄電素子Ｂ（j）（j≠１）の正極端子と、第j電圧検出部ＶＳ（j）の第２端子と、を連絡するより高いポテンシャルを有するラインとの間にも、それぞれ対応する接続線（バイパスライン）が設けられている。各接続線の途中には、蓄電素子Ｂ（j）対応する第２スイッチ（＋）が介在している。

図示例では、第１スイッチ（−）の中で、ＳＷ１１が、蓄電素子（１）の負極端子と電位的に最も近くに配置されている。よって、ＳＷ１１以外の第１スイッチ（−）および第２スイッチ（＋）と、蓄電素子（１）の負極端子との間には、常に、ＳＷ１１が介在している。一方、第２スイッチ（＋）の中では、ＳＷ１２およびＳＷ２１が、蓄電素子（１）の正極端子と電位的に最も近くに配置されている。ＳＷ１２およびＳＷ２１以外の第１スイッチ（−）および第２スイッチ（＋）と蓄電素子（１）の正極端子との間には、常に、ＳＷ１２またはＳＷ２１が介在している。図示されるように、ＳＷ２１は、ＳＷ１２と並列の関係にある。

なお、図示例の回路では、ＳＷj１およびＳＷj２には、それぞれ抵抗Ｒj１およびＲj２が接続されている（j≠１）。抵抗Ｒj１およびＲj２は、複数の蓄電素子の電圧に格差が生じたときに、これらを均等化する際、蓄電素子の電気エネルギーの一部を消費するために用いることができる。

蓄電素子Ｂ（１）およびキャパシタＣは、互いに並列に接続されているため、ＳＷ１１およびＳＷ１２が閉じられ、他のスイッチが開いている状態では、キャパシタＣの端子間電圧は、原則、蓄電素子Ｂ（１）の電圧と同じになっている。なお、ＳＷ３、ＳＷ４、ＳＷ１１およびＳＷ１２が閉じられ、他のスイッチが開いている状態は、通常モードである。通常モードでは、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧は、それぞれ個別に第１〜第ｎ電圧検出部により測定される。

演算処理装置１０３は、蓄電素子の電圧の測定結果に応じて、測定値の補正を行う制御命令を出したり、電圧を均等化する制御命令を出したりする。演算処理装置１０３は、均等化目標電圧の算出に必要な計算部１４を具備してもよく、蓄電モジュール１０１（蓄電素子Ｂ（j））の充放電を制御する充放電制御部１５を具備してもよい。演算処理装置１０３は、更に、メモリユニット１６を具備し、メモリユニット１６に上記計算に必要な計算式および／または実測データを格納してもよい。メモリユニット１６は、ランダムアクセスメモリ（ＲＡＭ）、演算処理プログラムが記憶されたリードオンリーメモリ（ＲＯＭ）などで構成することができる。計算部１４はＣＰＵを具備する。

蓄電素子Ｂ（１）〜Ｂ（ｎ）は、キャパシタ、二次電池などのデバイスである。キャパシタは、電気二重層キャパシタ、リチウムイオンキャパシタなどであり得る。二次電池は、ナトリウムイオン二次電池、リチウムイオン二次電池、ニッケル水素蓄電池などであり得る。第１スイッチおよび第２スイッチの種類は、特に限定されず、トランジスタ、ＦＥＴ、ダイオード、リレースイッチなどで構成することができる。

ここで、図２に、蓄電モジュール１０１の正極端子側の蓄電素子Ｂ（ｎ）の電圧を、第ｎ電圧検出部により測定する場合の測定値の誤差の様子を示す。実線グラフは、高電圧状態の蓄電モジュールの一例の誤差を示し、破線グラフは、低電圧状態の蓄電モジュールの一例の誤差を示す。高電位側に配置される蓄電素子Ｂ（ｎ）の電圧の誤差は、温度により異なるものの概ね大きく、最大で１０％を超えている。このような誤差の大部分は、レベルシフト回路を介在することにより生じる。

一方、図３に、蓄電モジュールの負極端子側の蓄電素子Ｂ（１）の電圧を、第１電圧検出部により測定する場合の測定値の誤差の様子を示す。蓄電素子Ｂ（１）の電圧の測定には、レベルシフトを要さないため、電圧の高低によらず誤差は概ね小さく、５％未満である。

図２および図３に示されるように、第１〜第ｎ電圧検出部を用いる測定だけでは、高電位側の蓄電素子（特に蓄電素子Ｂ（ｎ））の電圧を正確に測定することは困難である。そこで、適時、通常モードで測定された電圧の測定値を補正することが望ましい。

以下、補正モードを伴う電圧測定方法について、図４を参照しながら説明する。なお、図４のフローは一例に過ぎず、各工程の順序、工程数などは、図４および以下の説明に限定されるものではない。

蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧の測定は、普段は通常モードで行われる。通常モードとは、それぞれ対応する第１〜第ｎ電圧検出部を用いて、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧を測定するモードである。このとき、ＳＷ３およびＳＷ４は閉じたオン（ＯＮ）状態であり、ＳＷ１１およびＳＷ１２も閉じたオン（ＯＮ）状態であるが、他の第１スイッチ（−）および第２スイッチ（＋）は開いたオフ（ＯＦＦ）状態である。

通常モードから補正モードへ移行する際には、まずＳＷ１１、ＳＷ１２、ＳＷ３およびＳＷ４が開かれてオフ状態となる（Ｓ１０）。その後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）が閉じられてオン状態となる（Ｓ２０）。このとき選択されるjは、任意であり、j値に対応する蓄電素子Ｂ（j）の電圧が測定対象となる。なお、ＳＷj１およびＳＷj２以外のスイッチは全て開いており、オフ状態である。この状態では、蓄電素子Ｂ（j）がキャパシタＣと並列に接続されている。これにより、キャパシタＣの第１端子（−）と第２端子（＋）との端子間電圧は、蓄電素子Ｂ（j）の電圧と同じになり、キャパシタに蓄電素子Ｂ（j）の電圧が読み取られる。

次に、ＳＷj１およびＳＷj２を開き、オフ状態とする（Ｓ３０）。これにより、キャパシタＣの端子間電圧は蓄電素子Ｂ（j）の電圧を反映したままであるが、キャパシタＣと高いポテンシャルを有する蓄電素子Ｂ（j）との接続は解除される。この状態でＳＷ３およびＳＷ４を閉じ（Ｓ４０）、第１電圧検出部ＶＳ（１）により、蓄電素子Ｂ（j）の電圧を反映したキャパシタＣの電圧Ｖcpが測定される（Ｓ５０）。

次に、ＳＷ１２およびＳＷ２１を閉じてオン状態にすると（Ｓ６０）、キャパシタＣの端子間が短絡し、蓄えられていた電気エネルギーが放電される。これにより、キャパシタＣは元の状態に復帰する。

次に、通常モードで、第j電圧検出部により測定された蓄電素子Ｂ（j）の電圧Ｖjと、第１電圧検出部により測定されたキャパシタの電圧Ｖcpとが対比され、両者に実質的な差が認められる場合には、通常モードでの測定値Ｖjが電圧Ｖcpに基づいて補正される（Ｓ７０）。補正の方法は、特に限定されないが、例えばＶjとＶcpとの差：ΔＶが今後の通常モードでの測定値に加算または減算されるように、第j電圧検出部で得られる測定信号を電圧に換算するための格納データがリセットされる。

一連の工程が終了すると、ＳＷ２１が開かれてオフ状態となり、ＳＷ１１が閉じられてオン状態となり、通常モードに戻る（Ｓ８０）。その後、補正された測定値を用いて、充放電制御および必要に応じて均等化制御が行われる。

通常モードから補正モードへ移行する際、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じてＢ（j）の電圧をキャパシタＣに読み取らせる工程（Ｓ２０）の前に、スイッチ回路（ここではＳＷ１１およびＳＷ１２）の故障の有無を確認することが望ましい。その手順の一例について、図５を参照しながら説明する。

通常モードでは、高電位側と低電位側のラインをバイパスする第１スイッチおよび第２スイッチは全て開いた状態である。また、通常モードを解除する際に、ＳＷ１１、ＳＷ１２およびＳＷ３が開かれている。この状態が故障の有無を確認する手順の初期状態である。

まず、ＳＷ制御部１３により、ＳＷ１２およびＳＷ２１が閉じられ、その後、ＳＷ１２およびＳＷ２１が開かれる（Ｓ１０１）。このとき、ＳＷ１１が正常であれば、ＳＷ１２およびＳＷ２１を閉じたときにキャパシタＣは放電される。一方、ＳＷ１１が故障して閉じたまま固定されている場合には、ＳＷ１１を閉じてもキャパシタＣは放電されない。

次に、ＳＷ制御部１３がＳＷ３を閉じると、第１電圧検出部ＶＳ（１）によりキャパシタＣの電圧Ｖcpが測定される（Ｓ１０２）。このとき、ＳＷ１１が正常であれば、放電されたキャパシタＣの電圧（例えば０Ｖに近い電圧）が第１電圧検出部ＶＳ（１）により検出される。一方、ＳＷ１１が故障している場合には、Ｂ（１）の電圧Ｖ１が検出される。

演算処理装置１０３は、Ｓ１０２において測定されたキャパシタＣの電圧Ｖcpを閾値Ｖaと対比し、閾値Ｖa以上であるときには、ＳＷ１１の異常を検知する（１０３）。閾値Ｖaを予め通常モードで測定されたＢ（１）の電圧Ｖ１よりも小さく設定することで、Ｂ（１）の電圧Ｖ１が検出された場合にＳＷ１１の異常（故障）が検知される。すなわち、閾値Ｖａは、０≦Ｖａ＜Ｖ１を満たすように設定すればよい。ただし、閾値Ｖaは、必ずしも実際に測定された電圧Ｖ１を基準に設定する必要はなく、想定される最低のＢ（１）の電圧を基準に設定してもよい。

次に、ＳＷ１１が正常であるとき、ＳＷ制御部１３によりＳＷ１１が閉じられ、第１電圧検出部ＶＳ（１）によって、再度、キャパシタＣの電圧Ｖcpが測定される（Ｓ１０４）。このとき、ＳＷ１２が正常であれば、ＳＷ１２は開いているため、検知される電圧は、放電されたキャパシタＣの電圧のままである。一方、ＳＷ１２が故障して閉じたまま固定されている場合、ＳＷ１１を閉じると、キャパシタＣにＢ（１）の電圧Ｖ１が読み込まれる。

演算処理装置１０３は、Ｓ１０４において測定されたキャパシタＣの電圧Ｖcpを閾値Ｖaと対比し、閾値Ｖa以上であるときには、ＳＷ１２の異常を検知する（Ｓ１０５）。ここでも、閾値ＶaをＢ（１）の電圧Ｖ１よりも小さく設定することで、Ｂ（１）の電圧Ｖ１が検出された場合にＳＷ１１の異常（故障）が検知される。

なお、想定される最低のＢ（１）の電圧としては、例えばＢ（１）の過放電電圧Ｖ１´を利用すればよい。全ての蓄電素子Ｂ（j）は、通常、過放電状態にならないように制御されている。よって、第１電圧検出部ＶＳ（１）によりＢ（１）の過放電電圧Ｖ１´よりも低い電圧が検知された場合には、キャパシタＣがＢ（１）の電圧を読み込んでいる蓋然性が低く、ＳＷ１１およびＳＷ１２は正常であると判断できる。

ＳＷ１１およびＳＷ１２が正常であっても、キャパシタＣの放電に時間を要する場合がある。一方、迅速に故障の有無を判断するには、キャパシタＣが完全に放電していない段階で、キャパシタＣの電圧を検知し、故障の有無を判断することが望まれる。そのような場合には、過放電電圧Ｖ１´を超えない範囲で、閾値をできるだけ大きい値に設定すればよい。すなわち、電圧の閾値Ｖａは、０≦Ｖａ＜Ｖ１´を満たすように設定すればよい。

補正モードのスタート時点は、特に限定されない。例えば、電圧測定装置もしくは蓄電装置が起動されたときは、一旦、通常モードでスタートし、その後、所定期間経過後に補正モードに移行すればよい。そして、蓄電素子Ｂ（２）〜Ｂ（ｎ）のうち、補正を行いたい蓄電素子の補正を順次行い、その後、通常モードに戻ればよい。電圧測定装置もしくは蓄電装置を相当期間継続して使用する場合には、所定期間毎に、補正モードに自動的に移行するように、モジュール制御部１０２および／または演算処理装置１０３を構成すればよい。

電源装置が起動されると、第１電圧測定部１１の電圧検出部ＶＳ（１）〜ＶＳ（ｎ）により、各蓄電素子の現在電圧が測定され、モジュール制御部１０２から通信手段１０４を通って演算処理装置１０３に送信される。演算処理装置１０３が具備する計算部１４では、メモリユニット１６に格納された計算式および／または実測データ（これらは適時に補正モードでリセットされる）を利用して、電圧の測定値に基づいて所定の演算が行われる。そして、演算結果に基づき、充放電制御部１５が蓄電素子の充放電を制御する。一方、モジュール制御部１０２は、適時に、ＳＷ制御部１３を介して、通常モードと補正モードとの切り替えを行う。

（第２実施形態）
図６に、本実施形態に係る電圧制御装置を包含する電源装置の一例の回路構成図を示す。
電源装置１００は、蓄電モジュール１０１と、蓄電モジュール１０１と接続されるスイッチ回路１０５と、当該回路を介して蓄電モジュール１０１と接続されるモジュール制御部１０２と、蓄電モジュール１０１およびモジュール制御部１０２とそれぞれ通信が可能な演算処理装置１０３と、を備えている。

蓄電モジュール１０１は、直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）を含み、蓄電素子Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置されている。なお、図示例では、便宜上、４つの蓄電素子が描画されているが、ここでは蓄電素子の数およびこれに対応する構成要素はｎ個（２≦ｎ）であると解釈する。

モジュール制御部１０２は、第１電圧測定部１１、第２電圧測定部（ＶＭＳ）１２およびＳＷ制御部（ＳＷ−Ｃｔ）１３を具備する。第１電圧測定部１１は、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１電圧検出部ＶＳ（１）〜第ｎ電圧検出部ＶＳ（ｎ）を含み、第２電圧測定部１２は、蓄電モジュール１０１の電圧（すなわち蓄電素子Ｂ（１）〜Ｂ（ｎ）の積算電圧）を測定する。具体的には、蓄電素子Ｂ（i）（iは１からｎの整数）の負極端子は、端子Ｔ（i）を介して、第i電圧検出部ＶＳ（i）の第１端子（−）と接続されるように構成され、蓄電素子Ｂ（i）の正極端子は、端子Ｔ（i＋１）を介して、第i電圧検出部ＶＳ（i）の第２端子（＋）と接続されるように構成されている。第１電圧測定部１１（第１〜第ｎ電圧検出部）、第２電圧測定部（ＶＭＳ）１２およびＳＷ制御部１３は、演算処理装置１０３と連絡し合っており、各測定部で得られた測定値は、通信手段１０４を介して演算処理装置１０３に送信される。ＳＷ制御部１３は、演算処理装置１０３からの制御命令に応じて、各スイッチの開閉（オン／オフ）を制御する。

スイッチ回路１０５は、Ｔ（１）に第１端子（−）が、Ｔ（２）に第２端子（＋）が接続されたキャパシタＣを具備する。すなわち、キャパシタＣの第１端子（−）は、第１電圧検出部ＶＳ（１）の第１端子（−）と接続され、キャパシタＣの第２端子（＋）は、第１電圧検出部ＶＳ（１）の第２端子（＋）と接続される。これにより、キャパシタＣは、通常モードでは、Ｂ（１）と並列に接続されている。

一方、Ｂ（１）の負極端子と、Ｔ（１）（第１電圧検出部ＶＳ（１）の第１端子（−））と、を連絡する最低電位を有するラインＬ（１）と、Ｂ（i）（i≠１）の負極端子と、Ｔ（i）（第i電圧検出部ＶＳ（i）の第１端子（−））と、を連絡するより高いポテンシャルを有するラインとの間に、それぞれ対応するバイパスラインＢＬ１（i）が設けられている。ＢＬ１（i）の途中には、蓄電素子Ｂ（i）に対応する第１スイッチＳＷ１（i）が介在している。

同様に、蓄電素子Ｂ（１）の正極端子と、Ｔ（２）（第１電圧検出部ＶＳ（１）の第２端子（＋））と、を連絡する２番目に低い電位を有するラインＬ（２）と、蓄電素子Ｂ（i）（i≠１）の正極端子と、Ｔ（i＋１）（第i電圧検出部ＶＳ（i）の第２端子（＋））と、を連絡するより高いポテンシャルを有するラインＬ（i＋１）との間にも、それぞれ対応するバイパスラインＢＬ２（i）が設けられている。ＢＬ２（i）の途中には、蓄電素子Ｂ（i）に対応する第２スイッチＳＷ２（i）が介在している。

Ｌ（１）は、ＢＬ１（１）〜ＢＬ１（ｎ）との接続点よりも負極端子側に、第３スイッチＳＷ３を有する。Ｌ（２）は、ＢＬ１（１）との接続点と、ＢＬ２（２）〜ＢＬ２（ｎ）との接続点との間に、第４スイッチＳＷ４を有する。Ｌ（３）は、ＢＬ１（２）との接続点およびＢＬ２（２）との接続点よりも負極端子側に、第５スイッチＳＷ５を有する。ＳＷ１（１）は、ＳＷ４と並列の関係にある。

ＳＷ１（i）およびＳＷ２（i）には、それぞれ実質的に同じ抵抗値を有する抵抗Ｒが接続されている。抵抗Ｒは、複数の蓄電素子の電圧に格差が生じたときに、これらを均等化する際、蓄電素子の電気エネルギーの一部を消費するために用いられる。

端子Ｔ（１）とキャパシタの第１端子との間には、第６スイッチＳＷ６が介在している。また、キャパシタの第１端子とＬ（１）との接続点は、Ｌ（１）とＢＬ１（１）〜ＢＬ１（ｎ）の何れとの接続点よりも端子Ｔ（１）側に位置している。よって、ＳＷ６を開くと、端子Ｔ（１）とキャパシタとの接続が切れるだけでなく、端子Ｔ（１）と全てのＢＬ１との接続も切れた状態になる。一方、端子Ｔ（２）とキャパシタの第２端子との間には、第７スイッチＳＷ７が介在している。また、キャパシタの第２端子とＬ（２）との接続点は、Ｌ（２）とＢＬ２（２）〜ＢＬ２（ｎ）の何れとの接続点よりも端子Ｔ（２）側に位置している。よって、ＳＷ７を開くと、端子Ｔ（２）とキャパシタとの接続が切れるだけでなく、端子Ｔ（２）と全てのＢＬ２との接続も切れた状態になる。なお、図示例のスイッチ回路１０５は、第７スイッチＳＷ７を具備するが、ＳＷ７は必須ではない。

蓄電素子Ｂ（１）およびキャパシタＣは、互いに並列に接続されているため、ＳＷ３〜ＳＷ６が閉じられ、他のスイッチが開いている状態では、キャパシタＣの端子間電圧は、原則、蓄電素子Ｂ（１）の電圧と同じになっている。なお、ＳＷ３〜ＳＷ６が閉じられ、他のスイッチが開いている状態は、通常モードである。通常モードでは、蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧は、それぞれ個別に第１〜第ｎ電圧検出部により測定される。

演算処理装置１０３は、蓄電素子の電圧の測定結果に応じて、測定値の補正を行う制御命令を出したり、電圧を均等化する制御命令を出したりする。演算処理装置１０３は、均等化目標電圧の算出に必要な計算部１４を具備してもよく、蓄電モジュール１０１の充放電を制御する充放電制御部１５を具備してもよい。演算処理装置１０３は、更に、メモリユニット１６を具備し、メモリユニット１６に上記計算に必要な計算式および／または実測データを格納してもよい。メモリユニット１６は、ランダムアクセスメモリ（ＲＡＭ）、演算処理プログラムが記憶されたリードオンリーメモリ（ＲＯＭ）などで構成することができる。計算部１４はＣＰＵを具備する。

蓄電素子Ｂ（１）〜Ｂ（ｎ）は、キャパシタ、二次電池などのデバイスである。キャパシタは、電気二重層キャパシタ、リチウムイオンキャパシタなどであり得る。二次電池は、ナトリウムイオン二次電池、リチウムイオン二次電池、ニッケル水素蓄電池などであり得る。第１〜第５スイッチの種類は、特に限定されず、トランジスタ、ＦＥＴ、ダイオード、リレースイッチなどで構成することができる。

次に、本実施形態に係る電圧制御方法の一例について、図７を参照しながら説明する。なお、図７のフローは一例に過ぎず、各工程の順序、工程数などは、図７および以下の説明に限定されるものではない。

電圧制御方法のスタート時点は、特に限定されないが、例えば、電源装置もしくは電圧制御装置が起動されたときにスタートすればよい。電源装置もしくは電圧制御装置が起動されたときは、例えば、一旦、通常モードでスタートし、その後、所定期間経過後に、第１もしくは第２均等化モードまたは補正モードに移行すればよい。電源装置もしくは電圧制御装置を相当期間継続して使用する場合には、所定期間毎に、第１もしくは第２均等化モードまたは補正モードに自動的に移行するように、モジュール制御部１０２および／または演算処理装置１０３を構成すればよい。

通常モードでは、第１電圧測定部１１の第１電圧検出部ＶＳ（１）〜第ｎ電圧検出部ＶＳ（ｎ）により、各蓄電素子の現在電圧Ｖｒ（i）（iは１からｎの整数）が測定される（Ｓ１０）。測定されたＶｒ（i）は、モジュール制御部１０２から通信手段１０４を通って演算処理装置１０３に送信される。

演算処理装置１０３が具備する計算部１４では、メモリユニット１６に格納された計算式および／または実測データを利用して、電圧の測定値に基づいて所定の演算が行われる。演算結果に基づき、充放電制御部１５が蓄電モジュール１０１の充放電を制御する。別の演算の一つとして、計算部１４では、複数の候補モードから１つのモードが選択される。例えば、通常モード、補正モード、第１均等化モードおよび第２均等化モードの中から、状況に応じて、１つのモードが選択される。ここで、電圧の均等化を行う場合には、第１均等化モードまたは第２均等化モードが選択される（Ｓ２０）。

大きな電流値で早急に均等化することが望まれる場合には、第１均等化モードが選択される。一方、時間的に余裕があり、緩やかな条件で均等化することが望ましい場合には、第２均等化モードが選択される。このとき、蓄電素子毎に、個別に第１均等化モードと第２均等化モードのいずれで放電するかを選択してもよい。

第１均等化モードまたは第２均等化モードが選択された場合、計算部１４では、第１電圧測定部１１により測定された測定値に基づき、均等化目標電圧Ｖｍの設定が行われる（Ｓ３０）。Ｖｍは、蓄電モジュール１０１の用途、使用方法などにより、適時に適切な値に設定する。例えば、Ｖｍは、測定されたＶｒ（１）〜Ｖｒ（ｎ）のうちの最低電圧に設定される。この場合、通常は、最低電圧を有する蓄電素子Ｂ（base）以外の蓄電素子を放電させる操作で均等化を行うことができる。

次に、モジュール制御部１０２は、選択されたモードに適合するように、ＳＷ制御部１３を介して必要なスイッチの切り替えを行う。これにより、第１または第２均等化モードにおいては、均等化のための放電が行われる（Ｓ４０）。このとき、Ｂ（base）以外の（ｎ−１）個の蓄電素子が、必要に応じて、それぞれ放電され、各蓄電素子の電圧はＶｍに近づけられる。

一方、通常モードが選択されると、ＳＷ３〜ＳＷ７は閉じられたまま、他のスイッチは開かれたまま維持される。補正モードが選択されると、例えば後述のフロー（図８参照）に沿って、蓄電素子の電圧の補正が順次行われる。

第１均等化モードが選択されると、Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第１電流で放電されるように、全てのスイッチが制御される。第２均等化モードが選択されると、Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第２電流で放電されるように、全てのスイッチが制御される。第１電流が流れる回路は、抵抗Ｒの１個分相当の抵抗を有するように構成される。第２電流が流れる回路は、抵抗Ｒの２個分相当の抵抗を有するように構成される。

ＳＷ制御部１３は、Ｂ（１）を第１均等化モードで放電する場合には、ＳＷ１（１）およびＳＷ３を閉じ、他のスイッチを開く。Ｂ（１）を第２均等化モードで放電する場合には、ＳＷ３、ＳＷ４、ＳＷ１（２）およびＳＷ２（２）を閉じ、他のスイッチを開く。

Ｂ（２）を第１均等化モードで放電する場合には、ＳＷ４、ＳＷ５およびＳＷ２（２）を閉じ、他のスイッチを開く。Ｂ（２）を第２均等化モードで放電する場合には、ＳＷ５、ＳＷ１（１）およびＳＷ１（２）を閉じ、他のスイッチを開く。

Ｂ（i）（iは、３〜ｎから選択される１つの整数）を第１均等化モードで放電する場合には、ＳＷ１（i−１）、ＳＷ１（i）、ＳＷ２（i）およびＳＷ２（i−１）を閉じ、他のスイッチを開く。Ｂ（i）を第２均等化モードで放電する場合には、ＳＷ１（i−１）およびＳＷ１（i）を閉じるか、またはＳＷ２（i）およびＳＷ２（i−１）を閉じ、他のスイッチを開く。

均等化モードが終了すると、ＳＷ制御部１３を介して必要なスイッチの切り替えが行われ、電圧制御装置１００は、通常モード（Ｓ５０）に移行する。通常モードでは、所定時間ごとに、Ｂ（１）〜Ｂ（ｎ）の電圧Ｖｒ（１）〜Ｖｒ（ｎ）が測定される。

Ｖｒ（１）〜Ｖｒ（ｎ）は、動作保障上限電圧Ｖm-upと対比される（Ｓ６０）。Ｖｒ＜Ｖm-upであれば（Ｙ）、充電が継続され、次に、Ｖｒと動作保障下限電圧Ｖm-udとが対比される（Ｓ７０）。Ｖｒ＞Ｖm-udであれば（Ｙ）、放電が継続される。一方、Ｓ６０でＶｒ≧Ｖm-upであれば（Ｎ）、充電中の場合には充電がストップされる。Ｓ７０でＶｒ≦Ｖm-udであれば（Ｎ）、放電中の場合には放電がストップされる。全ての蓄電素子Ｂ（１）〜Ｂ（ｎ）について同様の対比が行われる。よって、いずれか１つでもＶｒ≧Ｖm-upまたはＶｒ≦Ｖm-udであれば、充電中の場合には充電が、放電中の場合には放電がストップされる。

一方、第２電圧測定部１２は、所定時間ごとに、蓄電モジュール１０１の電圧Ｖuseを測定し、使用上限電圧Ｖuse-upと対比する（Ｓ８０）。Ｖuse＜Ｖuse-upであれば（Ｙ）、充電が継続される。次に、Ｖuseと使用下限電圧Ｖuse-udとが対比される（Ｓ９０）。Ｖuse＞Ｖuse-udであれば（Ｙ）、放電が継続される。Ｖuse≧Ｖuse-upまたはＶuse≦Ｖuse-udであれば、充電中の場合には充電が、放電中の場合には放電がストップされる。

次に、補正モードについて説明する。ここでも、図２および図３を参照する。
図２に示すように、高電位側に配置される蓄電素子Ｂ（ｎ）の電圧の誤差は、温度により異なるものの概ね大きく、最大で１０％を超えている。このような誤差の大部分は、レベルシフト回路を介在することにより生じる。図３に示されるように、蓄電素子Ｂ（１）の電圧の測定にはレベルシフトを要さないため、電圧の高低によらず誤差は概ね小さく、５％未満である。

図２および図３に示されるように、第１〜第ｎ電圧検出部を用いる測定だけでは、高電位側の蓄電素子（特に蓄電素子Ｂ（ｎ））の電圧を正確に測定することは困難である。そこで、適時、通常モードで測定された電圧の測定値を補正することが望ましい。

以下、補正モードを伴う電圧測定方法について、図８を参照しながら説明する。なお、図８のフローは一例に過ぎず、各工程の順序、工程数などは、図８および以下の説明に限定されるものではない。

蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧の測定は、普段は通常モードで行われる。このとき、ＳＷ３〜ＳＷ７は閉じたオン（ＯＮ）状態であるが、他のスイッチは開いたオフ（ＯＦＦ）状態である。通常モードから補正モードへ移行する際には、まずＳＷ３、ＳＷ４、ＳＷ６およびＳＷ７が開かれてオフ状態となる（Ｓ１００）。その後、例えば、ＳＷ１（i）およびＳＷ２（i−１）（i≠１）が閉じられてオン状態となる（Ｓ２００）。このとき選択されるiは、任意であり、i値に対応する蓄電素子Ｂ（i）の電圧が測定対象となる。この状態では、蓄電素子Ｂ（i）がキャパシタＣと並列に接続されている。これにより、キャパシタＣの第１端子（−）と第２端子（＋）との端子間電圧は、蓄電素子Ｂ（i）の電圧と同じになり、キャパシタに蓄電素子Ｂ（i）の電圧が読み取られる。

ここで、Ｂ（j）（j≠１）の電圧をキャパシタに読み取らせる前にＳＷ３およびＳＷ４の故障の有無を確認することが望ましい。すなわち、（ａ）ＳＷ１（１）およびＳＷ４を閉じた後、ＳＷ１（１）およびＳＷ４を開く工程と、（ｂ）工程（ａ）の後、ＳＷ６を閉じてキャパシタの電圧Ｖcpを第１電圧検出部で測定する工程と、（ｃ）工程（ｂ）において測定されたキャパシタの電圧Ｖcpを閾値Ｖaと対比し、閾値Ｖa以上であるときには、ＳＷ３の異常を検知する工程と、（ｄ）ＳＷ３が正常であるときに、ＳＷ３を閉じてキャパシタの電圧Ｖcpを第１電圧検出部で測定する工程と、（ｅ）工程（ｄ）において測定されたキャパシタの電圧Ｖcpが閾値Ｖa以上であるときに、ＳＷ４の異常を検知する工程と、がこの順に実行されることが望ましい。上記手順は、スイッチの称呼は異なるが、第１実施形態における図５に示す手順と同様である。閾値Ｖaの設定の仕方も第１実施形態と同様でよい。

ＳＷ３およびＳＷ４が正常であるときは、Ｂ（j）（j≠１）の電圧をキャパシタに読み取らせた後、ＳＷ１（i）およびＳＷ２（i−１）を開き、オフ状態とする（Ｓ３００）。これにより、キャパシタＣの端子間電圧は蓄電素子Ｂ（i）の電圧を反映したままであるが、キャパシタＣと高いポテンシャルを有する蓄電素子Ｂ（i）との接続は解除される。この状態で、ＳＷ６およびＳＷ７を閉じ（Ｓ４００）、第１電圧検出部ＶＳ（１）により、蓄電素子Ｂ（i）の電圧を反映したキャパシタＣの電圧Ｖcpを測定する（Ｓ５００）。

次に、ＳＷ４およびＳＷ１（１）を閉じてオン状態にすると（Ｓ６００）、キャパシタＣの端子間が短絡し、蓄えられていた電気エネルギーが放電される。これにより、キャパシタＣは元の状態に復帰する。

次に、通常モードで、第i電圧検出部により測定された蓄電素子Ｂ（i）の電圧Ｖiと、第１電圧検出部により測定されたキャパシタの電圧Ｖcpとが対比され、両者に実質的な差が認められる場合には、通常モードでの測定値Ｖiが電圧Ｖcpに基づいて補正される（Ｓ７００）。補正の方法は、特に限定されないが、例えばＶiとＶcpとの差：ΔＶが今後の通常モードでの測定値に加算または減算されるように、第i電圧検出部で得られる測定信号を電圧に換算するための格納データがリセットされる。

一連の工程が終了すると、ＳＷ１（１）が開かれてオフ状態となり、ＳＷ３が閉じられてオン状態となり、通常モードに戻る（Ｓ８００）。その後、補正された測定値を用いて、充放電制御および電圧の均等化が行われる。

［付記］
上記電圧測定装置に関し、以下の付記を開示する。
（付記１） 直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する電圧測定部と、
前記Ｂ（１）〜Ｂ（ｎ）と前記第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、
前記スイッチ回路を駆動するＳＷ制御部と、
前記第１〜第ｎ電圧検出部および前記ＳＷ制御部と連絡し合う演算処理装置と、を具備し、
前記Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、
前記電圧測定部は、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部と、前記Ｂ（１）〜Ｂ（ｎ）の負極端子の電位を入力するための端子Ｔ（１）〜Ｔ（ｎ）と、前記Ｂ（ｎ）の正極端子の電位を入力するための端子Ｔ（ｎ＋１）と、を有し、
前記スイッチ回路は、前記Ｂ（１）と並列に接続されたキャパシタを具備し、更に、
前記Ｂ（１）〜Ｂ（ｎ）の前記負極端子および前記Ｂ（ｎ）の前記正極端子と、前記Ｔ（１）〜Ｔ（ｎ＋１）と、をそれぞれ接続するラインＬ（１）〜Ｌ（ｎ＋１）と、
前記Ｌ（１）と、前記Ｌ（２）〜Ｌ（ｎ）と、をそれぞれ接続するバイパスラインＢＬ１（１）〜ＢＬ１（ｎ−１）と、
前記Ｌ（２）と、前記Ｌ（３）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ２（２）〜ＢＬ２（ｎ）と、を具備し、
前記ＢＬ１（１）〜ＢＬ１（ｎ−１）は、それぞれ第１スイッチＳＷ１（１）〜ＳＷ１（ｎ−１）を有し、前記第１スイッチＳＷ１（１）〜ＳＷ１（ｎ−１）に、それぞれ直列に抵抗Ｒが接続されており、
前記ＢＬ２（２）〜ＢＬ２（ｎ）は、それぞれ第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）を有し、前記第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）に、それぞれ直列に抵抗Ｒが接続されており、
前記Ｌ（１）は、前記ＢＬ１（１）〜ＢＬ１（ｎ）との接続点よりも前記負極端子側に、第３スイッチＳＷ３を有し、
前記Ｌ（２）は、前記ＢＬ１（１）との接続点と、前記ＢＬ２（２）〜ＢＬ２（ｎ）との接続点との間に、第４スイッチＳＷ４を有し、
前記Ｔ（１）と前記キャパシタの前記第１端子との間に、第６スイッチＳＷ６が介在しており、
前記Ｂ（j）（jは２〜ｎから選ばれる１つの整数）の負極端子と前記Ｌ（１）との間に介在する前記第１スイッチをＳＷ１（j−１）および前記Ｂ（j）（jは２〜ｎから選ばれる１つの整数）の正極端子と前記Ｌ（２）との間に介在する前記第２スイッチをＳＷ２（j）とするとき、
前記演算処理装置の指令により、前記ＳＷ制御部が、ＳＷ１（j−１）およびＳＷ２（j）を閉じ、他の前記第１スイッチおよび前記第２スイッチを開くことで、前記キャパシタは前記Ｂ（j）と並列に接続される、電圧測定装置。

（付記２）
（i）前記ＳＷ制御部が、ＳＷ６、ＳＷ３およびＳＷ４を閉じ、前記第１スイッチおよび前記第２スイッチを開いて、前記スイッチ回路を通常モードに設定し、前記通常モードで、前記第１〜ｎ電圧検出部が、前記Ｂ（１）〜Ｂ（ｎ）の電圧を測定する工程と、
（ii）前記ＳＷ制御部が、ＳＷ３およびＳＷ４を開いて、前記通常モードを解除し、ＳＷ６を開いた後、ＳＷ１（j−１）およびＳＷ２（j）（jは２〜ｎから選ばれる１つの整数）を閉じ、前記Ｂ（j）の電圧を前記キャパシタに読み取らせる工程と、
（iii）前記キャパシタに前記Ｂ（j）の電圧を読み取らせた後、前記ＳＷ制御部が、ＳＷ１（j−１）およびＳＷ２（j）を開く工程と、
（iv）ＳＷ１（j−１）およびＳＷ２（j）を開いた後、前記ＳＷ制御部が、ＳＷ６を閉じ、前記第１電圧検出部が、前記Ｂ（j）の電圧を読み取らせた前記キャパシタの電圧を測定する工程と、
（v）前記第１電圧検出部が、前記キャパシタの電圧を測定した後、前記ＳＷ制御部が、ＳＷ４およびＳＷ１（１）を閉じて、前記キャパシタを放電させる工程と、
（vi）前記演算処理装置が、前記第j電圧検出部により測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する工程と、をこの順で実行する機能を有する、付記１に記載の電圧測定装置。

本発明の実施形態によれば、直列に接続された２以上の蓄電素子を含む蓄電モジュールにおいて、蓄電素子の電圧を個別に、かつ正確に測定することができる。また、複数の蓄電素子の電圧を均等化する際に、状況に応じて、電流値を変更することができる。

１００：電源装置、１０１：蓄電モジュール、１０２：モジュール制御部、１０３：演算処理装置、１０４：通信手段、１０５：スイッチ回路、１１：第１電圧測定部、１２：第２電圧測定部、１３：ＳＷ制御部、１４：計算部、１５：充放電制御部、１６：メモリユニット

Claims (18)

1. 直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する電圧測定装置であって、
   前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部と、
   前記Ｂ（１）〜Ｂ（ｎ）と前記第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、
   前記スイッチ回路を駆動するＳＷ制御部と、
   前記第１〜第ｎ電圧検出部および前記ＳＷ制御部と連絡し合う演算処理装置と、を具備し、
   前記Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、
   前記スイッチ回路は、前記Ｂ（１）と並列に接続されたキャパシタを具備し、
   前記スイッチ回路において、
   前記Ｂ（１）〜Ｂ（ｎ）の負極端子は、それぞれ対応する第１スイッチを介して、前記キャパシタの第１端子と接続され、
   前記Ｂ（１）〜Ｂ（ｎ）の正極端子は、それぞれ対応する第２スイッチを介して、前記キャパシタの第２端子と接続され、
   前記第１電圧検出部と前記キャパシタの前記第１端子との間に、第３スイッチＳＷ３が介在しており、
   前記Ｂ（j）（jは１〜ｎから選ばれる１つの整数）に対応する前記第１スイッチおよび前記第２スイッチを、それぞれＳＷj１およびＳＷj２とするとき、
   前記演算処理装置の指令により、前記ＳＷ制御部が、ＳＷj１およびＳＷj２を閉じ、他の前記第１スイッチおよび前記第２スイッチを開くことで、前記キャパシタは前記Ｂ（j）と並列に接続される、電圧測定装置。
2. （i）前記ＳＷ制御部が、ＳＷ３、ＳＷ１１およびＳＷ１２を閉じ、他の前記第１スイッチおよび前記第２スイッチを開いて、前記スイッチ回路を通常モードに設定し、前記通常モードで、前記第１〜ｎ電圧検出部が、前記Ｂ（１）〜Ｂ（ｎ）の電圧を測定する工程と、
   （ii）前記ＳＷ制御部が、ＳＷ１１およびＳＷ１２を開いて、前記通常モードを解除し、ＳＷ３を開いた後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じ、前記Ｂ（j）の電圧を前記キャパシタに読み取らせる工程と、
   （iii）前記キャパシタに前記Ｂ（j）の電圧を読み取らせた後、前記ＳＷ制御部が、ＳＷj１およびＳＷj２を開く工程と、
   （iv）ＳＷj１およびＳＷj２を開いた後、前記ＳＷ制御部が、ＳＷ３を閉じ、前記第１電圧検出部が、前記Ｂ（j）の電圧を読み取らせた前記キャパシタの電圧を測定する工程と、
   （v）前記第１電圧検出部が、前記キャパシタの電圧を測定した後、前記ＳＷ制御部が、ＳＷ１２およびＳＷ２１を閉じて、前記キャパシタを放電させる工程と、
   （vi）前記演算処理装置が、前記第j電圧検出部により測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する工程と、をこの順で実行する機能を有する、請求項１に記載の電圧測定装置。
3. ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じてＢ（j）の電圧をキャパシタに読み取らせる前に、
   （ａ）前記ＳＷ制御部が、ＳＷ１２およびＳＷ２１を閉じた後、ＳＷ１２およびＳＷ２１を開く工程と、
   （ｂ）前記ＳＷ制御部が、ＳＷ３を閉じ、前記第１電圧検出部が、前記キャパシタの電圧を測定する工程と、
   （ｃ）前記工程（ｂ）において測定された前記キャパシタの電圧を閾値と対比し、閾値以上であるときには、前記演算処理装置がＳＷ１１の異常を検知する工程と、
   （ｄ）ＳＷ１１が正常であるときに、前記ＳＷ制御部が、ＳＷ１１を閉じ、前記第１電圧検出部が、前記キャパシタの電圧を測定する工程と、
   （ｅ）前記工程（ｄ）において測定された前記キャパシタの電圧を閾値と対比し、閾値以上であるときには、前記演算処理装置がＳＷ１２の異常を検知する工程と、をこの順で実行する機能を有する、請求項２に記載の電圧測定装置。
4. 前記スイッチ回路が、更に、ＳＷ１１およびＳＷ１２以外の前記第１スイッチおよび前記第２スイッチに、それぞれ直列に接続された抵抗を具備し、
   前記演算処理装置が、
   前記Ｂ（１）〜Ｂ（ｎ）の電圧の測定値に基づいて、前記Ｂ（１）〜Ｂ（ｎ）の電圧の均等化目標電圧を算出する計算部と、
   前記均等化目標電圧に基づいて、前記Ｂ（１）〜Ｂ（ｎ）をそれぞれ個別に充電または放電させる充放電制御部と、を具備し、
   放電の際に、少なくとも１つの前記抵抗に電流が流れる、請求項１〜３のいずれか１項に記載の電圧測定装置。
5. 前記第１電圧検出部と前記キャパシタの前記第２端子との間に、前記第３スイッチとともに開閉される第４スイッチＳＷ４が介在している、請求項１〜４のいずれか１項に記載の電圧測定装置。
6. 請求項１に記載の電圧測定装置を用いて、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する方法であって、
   （i）ＳＷ３、ＳＷ１１およびＳＷ１２を閉じ、他の前記第１スイッチおよび前記第２スイッチを開いた通常モードで、前記Ｂ（１）〜Ｂ（ｎ）の電圧を、前記第１〜ｎ電圧検出部により測定する工程と、
   （ii）ＳＷ１１およびＳＷ１２を開いて前記通常モードを解除し、ＳＷ３を開いた後、ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じ、前記Ｂ（j）の電圧を前記キャパシタに読み取らせる工程と、
   （iii）前記キャパシタに前記Ｂ（j）の電圧を読み取らせた後、ＳＷj１およびＳＷj２を開く工程と、
   （iv）ＳＷj１およびＳＷj２を開いた後、ＳＷ３を閉じて前記Ｂ（j）の電圧を読み取らせた前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
   （v）前記キャパシタの電圧を前記第１電圧検出部で測定した後、ＳＷ１２およびＳＷ２１を閉じて、前記キャパシタを放電させる工程と、
   （vi）前記第j電圧検出部により測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する工程と、を具備する、電圧測定方法。
7. 前記工程（v）または（vi）の後、ＳＷ１１を閉じ、ＳＷ２１を開いて通常モードに戻る工程、を更に有する、請求項６に記載の電圧測定方法。
8. ＳＷj１およびＳＷj２（jは２〜ｎから選ばれる１つの整数）を閉じてＢ（j）の電圧をキャパシタに読み取らせる前に、
   （ａ）ＳＷ１２およびＳＷ２１を閉じた後、ＳＷ１２およびＳＷ２１を開く工程と、
   （ｂ）前記工程（ａ）の後、ＳＷ３を閉じて前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
   （ｃ）前記工程（ｂ）において測定された前記キャパシタの電圧を閾値と対比し、閾値以上であるときには、ＳＷ１１の異常を検知する工程と、
   （ｄ）ＳＷ１１が正常であるときに、ＳＷ１１を閉じて前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
   （ｅ）前記工程（ｄ）において測定された前記キャパシタの電圧を閾値と対比し、閾値以上であるときには、ＳＷ１２の異常を検知する工程と、を具備する、請求項６または７に記載の電圧測定方法。
9. 直列に接続されたｎ個（２≦ｎ）の蓄電素子Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する第１〜第ｎ電圧検出部を具備する電圧測定部と、
   前記Ｂ（１）〜Ｂ（ｎ）と前記第１〜第ｎ電圧検出部との接続状態を切り替えるスイッチ回路と、
   前記スイッチ回路を駆動するＳＷ制御部と、
   前記第１〜第ｎ電圧検出部および前記ＳＷ制御部と連絡し合う演算処理装置と、を具備し、
   前記Ｂ（１）〜Ｂ（ｎ）は、ｎが大きくなる順序で高電位側に配置され、
   前記電圧測定部は、前記Ｂ（１）〜Ｂ（ｎ）の負極端子の電位を入力するための端子Ｔ（１）〜Ｔ（ｎ）と、前記Ｂ（ｎ）の正極端子の電位を入力するための端子Ｔ（ｎ＋１）と、を有し、
   前記スイッチ回路は、
   前記Ｂ（１）〜Ｂ（ｎ）の前記負極端子および前記Ｂ（ｎ）の前記正極端子と、前記Ｔ（１）〜Ｔ（ｎ＋１）と、をそれぞれ接続するラインＬ（１）〜Ｌ（ｎ＋１）と、
   前記Ｌ（１）と、前記Ｌ（２）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ１（１）〜ＢＬ１（ｎ）と、
   前記Ｌ（２）と、前記Ｌ（３）〜Ｌ（ｎ＋１）と、をそれぞれ接続するバイパスラインＢＬ２（２）〜ＢＬ２（ｎ）と、を具備し、
   前記ＢＬ１（１）〜ＢＬ１（ｎ）は、それぞれ第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）を有し、前記第１スイッチＳＷ１（１）〜ＳＷ１（ｎ）に、それぞれ直列に抵抗Ｒが接続されており、
   前記ＢＬ２（２）〜ＢＬ２（ｎ）は、それぞれ第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）を有し、前記第２スイッチＳＷ２（２）〜ＳＷ２（ｎ）に、それぞれ直列に抵抗Ｒが接続されており、
   前記Ｌ（１）は、前記ＢＬ１（１）〜ＢＬ１（ｎ）との接続点よりも前記負極端子側に、第３スイッチＳＷ３を有し、
   前記Ｌ（２）は、前記ＢＬ１（１）との接続点と、前記ＢＬ２（２）〜ＢＬ２（ｎ）との接続点との間に、第４スイッチＳＷ４を有し、
   前記Ｌ（３）は、前記ＢＬ１（２）との接続点および前記ＢＬ２（２）との接続点よりも前記負極端子側に、第５スイッチＳＷ５を有する、電圧制御装置。
10. 前記ＳＷ制御部は、全ての前記スイッチを、複数の候補モードから選択されたモードに設定する機能を具備し、
    前記複数の候補モードは、通常モード、第１均等化モードおよび第２均等化モードを含み、
    前記演算処理装置の指令により、
    前記通常モードでは、前記ＳＷ制御部が、前記ＳＷ３〜ＳＷ５を閉じ、他の前記スイッチを開き、
    前記第１均等化モードでは、前記ＳＷ制御部が、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第１電流で放電されるように、全ての前記スイッチを制御し、
    前記第２均等化モードでは、前記ＳＷ制御部が、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第２電流で放電されるように、全ての前記スイッチを制御し、
    前記第１電流が流れる回路は、前記抵抗Ｒの１個分相当の抵抗を含み、
    前記第２電流が流れる回路は、前記抵抗Ｒの２個分相当の抵抗を含む、請求項９に記載の電圧制御装置。
11. 前記演算処理装置が、前記Ｂ（１）〜Ｂ（ｎ）の電圧の測定値に基づいて、前記Ｂ（１）〜Ｂ（ｎ）の電圧の均等化目標電圧Ｖｍを算出する計算部を具備し、
    前記ＳＷ制御部は、前記Ｖｍに基づいて、前記Ｂ（１）〜Ｂ（ｎ）の少なくとも１つを、前記第１均等化モードまたは前記第２均等化モードに設定する、請求項１０に記載の電圧制御装置。
12. 更に、前記Ｂ（１）と並列に接続されたキャパシタを具備し、
    前記Ｂ（１）の負極端子は、前記キャパシタの第１端子と接続され、
    前記Ｂ（１）の正極端子は、前記キャパシタの第２端子と接続され、
    前記端子Ｔ（１）と、前記キャパシタの前記第１端子との間に、第６スイッチＳＷ６が介在しており、
    前記複数の候補モードは、補正モードを含み、
    前記演算処理装置の指令により、
    前記補正モードでは、前記ＳＷ制御部により、前記キャパシタが、前記Ｂ（２）〜Ｂ（ｎ）のいずれか１つと並列に接続され、
    前記キャパシタの電圧が、前記第１電圧検出部で測定され、
    前記演算処理装置が、前記通常モードで測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する、請求項１０または１１に記載の電圧制御装置。
13. 前記端子Ｔ（２）と、前記キャパシタの前記第２端子との間に、前記第６スイッチとともに開閉される第７スイッチＳＷ７が介在している、請求項１２に記載の電圧制御装置。
14. 請求項９に記載の電圧制御装置を用いて、前記Ｂ（１）〜Ｂ（ｎ）の電圧を均等化する工程を含む電圧制御方法であって、
    前記ＳＷ制御部は、全ての前記スイッチを、複数の候補モードから選択されたモードに設定する機能を具備し、
    前記複数の候補モードは、通常モード、第１均等化モードおよび第２均等化モードを含み、
    前記通常モードでは、前記ＳＷ３〜ＳＷ５を閉じ、かつ他の前記スイッチを開き、
    前記第１均等化モードでは、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第１電流で放電されるように、全ての前記スイッチが制御され、
    前記第２均等化モードでは、前記Ｂ（１）〜Ｂ（ｎ）から選択される少なくとも１つが第２電流で放電されるように、全ての前記スイッチが制御され、
    前記第１電流が流れる回路は、前記抵抗Ｒの１個分相当の抵抗を含み、
    前記第２電流が流れる回路は、前記抵抗Ｒの２個分相当の抵抗を含み、
    （i）前記電圧測定部により、前記Ｂ（１）〜Ｂ（ｎ）の電圧をそれぞれ個別に測定する工程と、
    （ii）前記電圧測定部により測定された測定値に基づき、均等化目標電圧Ｖｍを設定する工程と、
    （iii）前記Ｖｍに基づいて、前記Ｂ（１）〜Ｂ（ｎ）の少なくとも１つを、前記第１均等化モードまたは前記第２均等化モードで放電する工程と、を有する、電圧制御方法。
15. 前記Ｂ（１）を、前記第１均等化モードで放電する場合には、前記ＳＷ１（１）および前記ＳＷ３を閉じ、他の前記スイッチを開き、
    前記Ｂ（１）を、前記第２均等化モードで放電する場合には、前記ＳＷ３、前記ＳＷ４、前記ＳＷ１（２）および前記ＳＷ２（２）を閉じ、他の前記スイッチを開き、
    前記Ｂ（２）を、前記第１均等化モードで放電する場合には、前記ＳＷ４、前記ＳＷ５および前記ＳＷ２（２）を閉じ、他の前記スイッチを開き、
    前記Ｂ（２）を、前記第２均等化モードで放電する場合には、前記ＳＷ５、前記ＳＷ１（１）および前記ＳＷ１（２）を閉じ、他の前記スイッチを開き、
    前記Ｂ（i）（iは、３〜ｎから選択される１つの整数）を、前記第１均等化モードで放電する場合には、前記ＳＷ１（i−１）、前記ＳＷ１（i）、前記ＳＷ２（i）および前記ＳＷ２（i−１）を閉じ、他の前記スイッチを開き、
    前記Ｂ（i）を、前記第２均等化モードで放電する場合には、前記ＳＷ１（i−１）および前記ＳＷ１（i）を閉じるか、または前記ＳＷ２（i−１）および前記ＳＷ２（i）を閉じ、他の前記スイッチを開く、請求項１４に記載の電圧制御方法。
16. 前記電圧制御装置が、更に、前記Ｂ（１）と並列に接続されたキャパシタを具備し、
    前記Ｂ（１）の負極端子は、前記キャパシタの第１端子と接続され、
    前記Ｂ（１）の正極端子は、前記キャパシタの第２端子と接続され、
    前記端子Ｔ（１）と、前記キャパシタの前記第１端子との間に、第６スイッチＳＷ６が介在しており、
    更に、前記通常モードで得られた前記Ｂ（２）〜Ｂ（ｎ）の電圧を補正する工程を有し、
    前記補正する工程は、
    （I）前記ＳＷ６、前記ＳＷ３および前記ＳＷ４を開いて前記通常モードを解除した後、所定の前記スイッチを閉じ、前記Ｂ（j）（j≠１）の電圧を前記キャパシタに読み取らせる工程と、
    （II）前記キャパシタに前記Ｂ（j）の電圧を読み取らせた後、前記所定のスイッチを開く工程と、
    （III）前記所定のスイッチを開いた後、前記ＳＷ６を閉じて、前記Ｂ（j）の電圧を読み取らせた前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
    （IV）前記キャパシタの電圧を前記第１電圧検出部で測定した後、前記キャパシタを放電させる工程と、
    （V）前記第j電圧検出部により測定された測定値を、前記第１電圧検出部により測定された前記キャパシタの電圧の測定値に基づいて補正する工程と、を具備する、請求項１４または１５に電圧制御方法。
17. 前記Ｂ（j）（j≠１）の電圧をキャパシタに読み取らせる前に、
    （ａ）ＳＷ１（１）およびＳＷ４を閉じた後、ＳＷ１（１）およびＳＷ４を開く工程と、
    （ｂ）前記工程（ａ）の後、ＳＷ６を閉じて前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
    （ｃ）前記工程（ｂ）において測定された前記キャパシタの電圧が閾値以上であるときに、ＳＷ３の異常を検知する工程と、
    （ｄ）ＳＷ３が正常であるときに、ＳＷ３を閉じて前記キャパシタの電圧を前記第１電圧検出部で測定する工程と、
    （ｅ）前記工程（ｃ）において測定された前記キャパシタの電圧が閾値以上であるときに、ＳＷ４の異常を検知する工程と、を具備する、請求項１６に記載の電圧制御方法。
18. 前記端子Ｔ（２）と、前記キャパシタの前記第２端子との間に、前記第６スイッチとともに開閉される第７スイッチＳＷ７が介在している、請求項１６または１７に記載の電圧制御方法。
    
    

Images