JP2017017308A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2017017308A
JP2017017308A JP2016040080A JP2016040080A JP2017017308A JP 2017017308 A JP2017017308 A JP 2017017308A JP 2016040080 A JP2016040080 A JP 2016040080A JP 2016040080 A JP2016040080 A JP 2016040080A JP 2017017308 A JP2017017308 A JP 2017017308A
Authority
JP
Japan
Prior art keywords
layer
photoresist layer
photoresist
polycrystalline silicon
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016040080A
Other languages
Japanese (ja)
Other versions
JP6736314B2 (en
Inventor
ひと美 桜井
Hitomi Sakurai
ひと美 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to TW105118781A priority Critical patent/TWI682440B/en
Priority to US15/193,367 priority patent/US9865463B2/en
Priority to KR1020160081152A priority patent/KR102508571B1/en
Priority to CN201610498779.3A priority patent/CN106328541A/en
Publication of JP2017017308A publication Critical patent/JP2017017308A/en
Application granted granted Critical
Publication of JP6736314B2 publication Critical patent/JP6736314B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress channelling at ion implantation to a polycrystalline silicon layer.SOLUTION: A first photoresist layer used for patterning a polycrystalline silicon layer is exposed to an opening on a second photoresist layer, and ion implantation of impurities is performed.SELECTED DRAWING: Figure 1

Description

本発明は半導体装置の製造方法に関し、特に多結晶シリコン層のパターン対しセルフアライン的に形成されるイオン注入不純物層の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing an ion implantation impurity layer formed in a self-aligned manner with respect to a pattern of a polycrystalline silicon layer.

多結晶シリコン層のパターンに対するセルフアライン的な不純物形成の利用例の一つとして、従来ＭＯＳトランジスタの製造において、トランジスタのソース・ドレイン領域の不純物層を形成する為、以下に示す工程をとっている。   As one example of the use of self-aligned impurity formation for a polycrystalline silicon layer pattern, the following steps are taken in order to form an impurity layer in the source / drain region of a transistor in the manufacture of a conventional MOS transistor. .

まず、図２（ａ）に示す様に、例えばシリコン基板１１に、素子分離絶縁膜１２と、ゲート絶縁膜１３を形成する。続いて多結晶シリコン層１４をシリコン基板１１上の全面に形成した後、フォトレジストを塗布し多結晶シリコン層１４のパターニングに対応したフォトマスクで露光を行い、第１のフォトレジスト層１５を形成する。   First, as shown in FIG. 2A, for example, an element isolation insulating film 12 and a gate insulating film 13 are formed on a silicon substrate 11. Subsequently, after the polycrystalline silicon layer 14 is formed on the entire surface of the silicon substrate 11, a photoresist is applied and exposed with a photomask corresponding to the patterning of the polycrystalline silicon layer 14, thereby forming the first photoresist layer 15. To do.

次に図２（ｂ）に示す様に、第１のフォトレジスト層１５をマスク材にして多結晶シリコン層１４をエッチング除去し、多結晶シリコン層１４から成るゲート電極１４−１、１４−２、抵抗１４−３及び配線を形成した後、第１のフォトレジスト層１５を除去する。   Next, as shown in FIG. 2B, the polycrystalline silicon layer 14 is removed by etching using the first photoresist layer 15 as a mask material, and gate electrodes 14-1 and 14-2 made of the polycrystalline silicon layer 14 are removed. After forming the resistor 14-3 and the wiring, the first photoresist layer 15 is removed.

次に図２（ｃ）に示す様に、所望の、例えばゲート電極１４−１を電極とするＭＯＳトランジスタのソース・ドレインが所望の領域に形成されるよう、第２のフォトレジスト層１６をパターニングし、ソース・ドレイン不純物層１７をイオン注入法によって選択的に形成する。   Next, as shown in FIG. 2C, the second photoresist layer 16 is patterned so that a desired source / drain of a MOS transistor having, for example, the gate electrode 14-1 as an electrode is formed in a desired region. Then, the source / drain impurity layer 17 is selectively formed by ion implantation.

この時不純物のイオン注入が行われる、第２のフォトレジスト層１６の開口部は、所望のＭＯＳトランジスタのソース・ドレイン領域上のみでなく、ゲート電極１４−１上にも形成されているので、ゲート電極１４−１がイオン注入時のマスクとなり、ゲート電極１４−１にセルフアライン的にソース・ドレイン不純物層１７を形成する事ができるようになっている。   At this time, the opening of the second photoresist layer 16 in which the impurity ions are implanted is formed not only on the source / drain region of the desired MOS transistor but also on the gate electrode 14-1. The gate electrode 14-1 serves as a mask for ion implantation, and the source / drain impurity layer 17 can be formed on the gate electrode 14-1 in a self-aligning manner.

これにより、以下に示す利点を有する事になる。
（１）ソース・ドレイン不純物層とゲート電極とのフォトレジストパターン加工の合わせずれを考慮する必要が無く、その分トランジスタの微細化が可能となる。
（２）ソース・ドレイン不純物層用のフォトレジストパターンを必要以上に微細に加工する必要が無く、少なくともソース・ドレイン不純物層用の加工をより平易に行う事ができる。 This has the following advantages.
(1) It is not necessary to consider misalignment of photoresist pattern processing between the source / drain impurity layers and the gate electrode, and the transistor can be miniaturized correspondingly.
(2) It is not necessary to process the photoresist pattern for the source / drain impurity layer more finely than necessary, and at least the processing for the source / drain impurity layer can be performed more easily.

以上示したように、多結晶シリコン層のゲート電極パターンに対しセルフアライン的にソース・ドレイン不純物層を持つＭＯＳトランジスタが形成される。
更に、図２（ｄ）に示す様に、必要に応じ、例えばゲート電極１４−２を電極とするＭＯＳトランジスタに対し、上記図２（ｃ）の工程を所望の領域に繰り返し行う事で、ソース・ドレイン不純物層１８を形成し、複数種類のＭＯＳトランジスタを形成する。 As described above, a MOS transistor having source / drain impurity layers is formed in a self-aligned manner with respect to the gate electrode pattern of the polycrystalline silicon layer.
Further, as shown in FIG. 2 (d), if necessary, for example, a MOS transistor having the gate electrode 14-2 as an electrode is repeatedly subjected to the process of FIG. A drain impurity layer 18 is formed, and a plurality of types of MOS transistors are formed.

セルフアライン的にソース・ドレイン不純物層を持つＭＯＳトランジスタおよびその製造方法は良く知られており、例えば、非特許文献１には上記手段によってＭＯＳトランジスタのソース・ドレイン不純物層を形成する方法が開示されている。   A MOS transistor having a source / drain impurity layer in a self-aligned manner and a manufacturing method thereof are well known. For example, Non-Patent Document 1 discloses a method of forming a source / drain impurity layer of a MOS transistor by the above means. ing.

岸野正剛著「超ＬＳＩ材料・プロセスの基礎」オーム社、昭和６２年１２月２５日、ｐ．１１−１２Masahiro Kishino, “Basics of VLSI Materials and Processes” Ohmsha, December 25, 1987, p. 11-12

しかしながら、非特許文献１に示されたＭＯＳトランジスタの製造方法では以下に示す不具合を有する。
トランジスタのゲート電極として一般的に使用される多結晶シリコン層は単結晶グレインの集合体から成る為、ソース・ドレイン不純物のイオン注入時に注入不純物がグレイン間の隙間を通るチャネリング現象により、多結晶シリコン層からなるゲート電極を突き抜け、ゲート電極下シリコン基板のトランジスタのチャネル領域にも不純物が注入されてしまう。 However, the MOS transistor manufacturing method disclosed in Non-Patent Document 1 has the following problems.
Since the polycrystalline silicon layer generally used as the gate electrode of a transistor is composed of a single crystal grain aggregate, the polycrystalline silicon layer is formed by a channeling phenomenon in which the implanted impurity passes through the gap between the grains when the source / drain impurity ions are implanted. Impurities are also implanted into the channel region of the transistor on the silicon substrate under the gate electrode through the gate electrode composed of layers.

これは、トランジスタの閾値を決める重要要素の一つであるチャネル領域の不純物濃度が大きくばらつく要因となり、トランジスタ性能の安定化を阻害する事になる。
そこで、本願発明においては、チャネリング現象を防ぎ、トランジスタの閾値を安定化させることを可能とするＭＯＳトランジスタの製造方法を提供することを課題とする。 This causes a large variation in the impurity concentration of the channel region, which is one of the important factors that determine the threshold value of the transistor, and inhibits stabilization of the transistor performance.
Accordingly, an object of the present invention is to provide a method of manufacturing a MOS transistor that can prevent a channeling phenomenon and stabilize the threshold value of the transistor.

上記課題を解決する為に本発明では、多結晶シリコン層のパターンに対しセルフアライン的に不純物層を形成する際、以下に記載する手段をとる。
（１）多結晶シリコン層のパターニングに使用した第１のフォトレジスト層を残したまま、不純物をイオン注入する。
（２）多結晶シリコン層のパターニングに使用した第１のフォトレジスト層を残したまま、不純物層用の第２のフォトレジスト層をパターニングし、不純物をイオン注入する。 In order to solve the above-mentioned problems, the present invention takes the following means when forming the impurity layer in a self-aligned manner with respect to the pattern of the polycrystalline silicon layer.
(1) Impurities are ion-implanted while leaving the first photoresist layer used for patterning the polycrystalline silicon layer.
(2) The second photoresist layer for the impurity layer is patterned while leaving the first photoresist layer used for patterning the polycrystalline silicon layer, and impurities are ion-implanted.

本発明は、多結晶シリコン層のパターンに第１のフォトレジスト層を残したまま、不純物層形成のイオン注入を行う事により、以下に記載する効果を持つ。
（１）多結晶シリコン層のパターン越しのイオン注入時のチャネリング現象を抑制でき、例えばＭＯＳトランジスタのソース・ドレイン不純物層を多結晶シリコン層のゲート電極に対しセルフアライン的にイオン注入により形成しても、トランジスタのチャネル領域への不純物注入が無い為、トランジスタの閾値を安定化させる事ができる。
（２）イオン注入前に多結晶シリコン層のパターン上の第１のフォトレジスト層を除去する必要がなく、後続のフォトレジスト除去工程、例えば第２のフォトレジスト層除去時に第１のフォトレジスト層を除去できるので、工程削減が可能となる。 The present invention has the following effects by performing ion implantation for forming an impurity layer while leaving the first photoresist layer in the pattern of the polycrystalline silicon layer.
(1) The channeling phenomenon at the time of ion implantation over the pattern of the polycrystalline silicon layer can be suppressed. For example, the source / drain impurity layer of the MOS transistor is formed by ion implantation in a self-aligned manner with respect to the gate electrode of the polycrystalline silicon layer. However, since there is no impurity implantation into the channel region of the transistor, the threshold value of the transistor can be stabilized.
(2) It is not necessary to remove the first photoresist layer on the pattern of the polycrystalline silicon layer before ion implantation, and the first photoresist layer is removed during the subsequent photoresist removal process, for example, the second photoresist layer removal. Therefore, the process can be reduced.

本発明の半導体装置の製造方法を示す工程順断面図である。It is process order sectional drawing which shows the manufacturing method of the semiconductor device of this invention. 従来の半導体装置の製造方法を示す工程順断面図である。It is process order sectional drawing which shows the manufacturing method of the conventional semiconductor device.

以下、本発明の実施の形態について図面を参照して説明する。
まず図１（ａ）に示す様に、例えばシリコン基板１に、素子分離絶縁膜２と、ゲート絶縁膜３を形成する。続いて多結晶シリコン層４をシリコン基板１上の全面に形成した後、フォトレジストを塗布し多結晶シリコン層４のパターニングに対応したフォトマスクで露光を行い、第１のフォトレジスト層５を形成する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, as shown in FIG. 1A, for example, an element isolation insulating film 2 and a gate insulating film 3 are formed on a silicon substrate 1. Subsequently, after the polycrystalline silicon layer 4 is formed on the entire surface of the silicon substrate 1, a photoresist is applied and exposed with a photomask corresponding to the patterning of the polycrystalline silicon layer 4, thereby forming the first photoresist layer 5. To do.

引き続き、第１のフォトレジスト層５がパターニングされたシリコン基板表面にＵＶ（紫外線）照射を行い、フォトレジスト層５の表面に耐溶剤性及び耐露光性を持つレジスト硬化層６を形成する。   Subsequently, UV (ultraviolet light) irradiation is performed on the surface of the silicon substrate on which the first photoresist layer 5 is patterned, thereby forming a cured resist layer 6 having solvent resistance and exposure resistance on the surface of the photoresist layer 5.

このときのＵＶ照射は、温度１７０〜１９０℃、ＵＶ露光量１２〜１５Ｊ／ｃｍ２という範囲の条件であれば、目的とする耐溶剤性及び耐露光性を持つレジスト硬化層６を形成することができる。 If UV irradiation at this time is the conditions of the temperature of 170-190 degreeC and the UV exposure amount of 12-15 J / cm < 2 >, the resist cured layer 6 with the target solvent resistance and exposure resistance should be formed. Can do.

一般にフォトレジストを露光・現像してパターン形成した後、やや高めの温度でベークを行いフォトレジスト内の有機溶剤を外部へ排出し、レジスト層を焼きしめる工程が入るが、このような単純なベークではフォトレジスト層表面に対する耐溶剤性や耐露光性の効果が期待できない。   In general, a pattern is formed by exposing and developing a photoresist, followed by baking at a slightly higher temperature to discharge the organic solvent in the photoresist to the outside and baking the resist layer. In such a case, the effects of solvent resistance and exposure resistance on the surface of the photoresist layer cannot be expected.

次に、図１（ｂ）に示す様に、レジスト硬化層６を有する第１のフォトレジスト層５をマスク材にして多結晶シリコン層４をエッチング除去し、多結晶シリコン層４から成るゲート電極４−１、４−２、抵抗膜４−３及び配線を形成する。ゲート電極や抵抗膜としては多結晶シリコン層のほか、チタンやタンタルやタングステンドなどの高融点金属やそれらの金属シリサイドなどの単層膜または積層膜を用いても良い。   Next, as shown in FIG. 1B, the polycrystalline silicon layer 4 is removed by etching using the first photoresist layer 5 having the hardened resist layer 6 as a mask material, and a gate electrode comprising the polycrystalline silicon layer 4 is formed. 4-1, 4-2, resistance film 4-3 and wiring are formed. As the gate electrode and the resistance film, in addition to the polycrystalline silicon layer, a single-layer film or a laminated film such as a refractory metal such as titanium, tantalum, or tungsten, or a metal silicide thereof may be used.

これに引き続き、ゲート電極４−１、４−２、抵抗膜４−３及び配線の上にレジスト硬化層６を有する第１のフォトレジスト層５を残したまま、必要であれば、シリコン基板１全面にイオン注入を行い、多結晶シリコン層からなるゲート電極４−１、４−２に対してセルフアライン的にソース・ドレイン不純物層７を形成しても良い。ゲート電極４−１、４−２、抵抗膜４−３及び配線の上にはレジスト硬化層６を有する第１のフォトレジスト層５があるので、イオン注入された不純物イオンのチャネリングを抑制することができる。   Following this, the silicon substrate 1 may be used if necessary, leaving the first photoresist layer 5 having the resist hardened layer 6 on the gate electrodes 4-1 and 4-2, the resistance film 4-3 and the wiring. The source / drain impurity layer 7 may be formed in a self-aligned manner with respect to the gate electrodes 4-1 and 4-2 made of a polycrystalline silicon layer by performing ion implantation on the entire surface. Since there is the first photoresist layer 5 having the resist hardened layer 6 on the gate electrodes 4-1 and 4-2, the resistance film 4-3, and the wiring, channeling of impurity ions implanted is suppressed. Can do.

次に、図１（ｃ）に示す様に、レジスト硬化層６を有する第１のフォトレジスト層５の上から第２のフォトレジスト層８を塗布してからパターニングする。第１のフォトレジスト膜５はパターン形成され、更に下地の多結晶シリコン層４がエッチングされているため、シリコン基板表面には第１のレジスト層５の厚みに多結晶シリコン層４の厚みを加えた段差が存在する。この段差が第２のフォトレジスト層８の塗れ拡がりを邪魔して塗布ムラを発生することがある。第２のフォトレジスト層形成においてレジスト塗布するときのレジスト滴下量を第１のフォトレジスト層形成においてレジスト塗布するときのレジスト滴下量よりも多くすることで上述の塗布ムラを回避することが可能となる。後述の第３のフォトレジスト層形成においても同様で、第３のフォトレジスト層形成においてレジスト塗布するときのレジスト滴下量を第１のフォトレジスト層形成においてレジスト塗布するときのレジスト滴下量よりも多くすることで上述の塗布ムラを回避することが可能となる。なお、第２のフォトレジスト層形成におけるレジスト滴下量と第３のフォトレジスト層形成におけるレジスト滴下量は同量で構わない。第２および第３のフォトレジスト層形成においてレジスト塗布するレジストの粘度を第１のフォトレジスト層形成においてレジスト塗布するレジストの粘度よりも高くするという手法を用いることでも塗布ムラを回避することが可能である。   Next, as shown in FIG. 1C, the second photoresist layer 8 is applied from above the first photoresist layer 5 having the resist cured layer 6 and then patterned. Since the first photoresist film 5 is patterned and the underlying polycrystalline silicon layer 4 is etched, the thickness of the polycrystalline silicon layer 4 is added to the thickness of the first resist layer 5 on the silicon substrate surface. There is a step. This step may interfere with the spreading of the second photoresist layer 8 and cause uneven coating. It is possible to avoid the above-described coating unevenness by increasing the amount of resist dripping when applying the resist in forming the second photoresist layer to be larger than the amount of resist dripping when applying the resist in forming the first photoresist layer. Become. The same applies to the formation of a third photoresist layer, which will be described later, and the amount of resist dripping when applying a resist in the formation of the third photoresist layer is larger than the amount of resist dripping when applying a resist in the formation of the first photoresist layer. By doing so, it becomes possible to avoid the above-mentioned coating unevenness. Note that the resist dropping amount in forming the second photoresist layer and the resist dropping amount in forming the third photoresist layer may be the same. Application unevenness can also be avoided by using a technique in which the viscosity of the resist applied in the second and third photoresist layer formation is higher than the viscosity of the resist applied in the first photoresist layer formation. It is.

次に、所望の、例えばゲート電極４−１を電極とするＭＯＳトランジスタのソース・ドレインが所望の領域に形成されるように第２のフォトレジスト層８に開口部を設け、ソース・ドレイン不純物層９をイオン注入法によって選択的に形成する。開口部には、最初に形成されたレジスト硬化層６を有する第１のフォトレジスト層５が露出されている。   Next, an opening is provided in the second photoresist layer 8 so that a desired source / drain of a MOS transistor having the gate electrode 4-1 as an electrode is formed in a desired region, and a source / drain impurity layer is formed. 9 is selectively formed by ion implantation. The first photoresist layer 5 having the resist cured layer 6 formed first is exposed in the opening.

不純物のイオン注入が行われる、第２のフォトレジスト層８の開口部は、所望のＭＯＳトランジスタのソース・ドレイン領域上のみでなく、ゲート電極４−１上にも形成されるが、第１のフォトレジスト層５に第２のフォトレジスト層８を形成するダブルレジスト法を用いているので、所望のゲート電極を第１のフォトレジスト層で選択的にマスクする事が可能となり、多結晶シリコン層から成るゲート電極に対しセルフアライン的に不純物のイオン注入が所望の部分だけに選択的に行える。ゲート電極４−１の上にはレジスト硬化層６を有する第１のフォトレジスト層５があるので、イオン注入された不純物イオンのチャネリングを抑制することができる。   The opening of the second photoresist layer 8 in which the impurity ions are implanted is formed not only on the source / drain region of the desired MOS transistor but also on the gate electrode 4-1. Since the double resist method for forming the second photoresist layer 8 on the photoresist layer 5 is used, the desired gate electrode can be selectively masked with the first photoresist layer, and the polycrystalline silicon layer Impurity ion implantation can be selectively performed only on a desired portion in a self-aligned manner with respect to the gate electrode composed of Since there is the first photoresist layer 5 having the resist hardened layer 6 on the gate electrode 4-1, channeling of impurity ions implanted can be suppressed.

これにより、以下に示す利点を有する事になる。
（１）ソース・ドレイン不純物層とゲート電極とのフォトレジストパターン加工の合わせずれを考慮する必要が無く、その分トランジスタの微細化が可能となる。
（２）ソース・ドレイン不純物層用のフォトレジストパターンを必要以上に微細に加工する必要が無く、少なくともソース・ドレイン不純物層用の加工をより平易に行う事ができる。
（３）多結晶シリコン層から成るゲート電極上にフォトレジスト層があるので、不純物イオン注入時のチャネリングを抑制する事ができる。
（４）イオン注入前に多結晶シリコン層のパターン上の第１のフォトレジスト層を除去する必要がなく、後続のフォトレジスト除去工程、例えば第２のフォトレジスト層除去時に第１のフォトレジスト層を除去できるので、工程削減が可能となる。 This has the following advantages.
(1) It is not necessary to consider misalignment of photoresist pattern processing between the source / drain impurity layers and the gate electrode, and the transistor can be miniaturized correspondingly.
(2) It is not necessary to process the photoresist pattern for the source / drain impurity layer more finely than necessary, and at least the processing for the source / drain impurity layer can be performed more easily.
(3) Since the photoresist layer is on the gate electrode made of the polycrystalline silicon layer, channeling during impurity ion implantation can be suppressed.
(4) It is not necessary to remove the first photoresist layer on the pattern of the polycrystalline silicon layer before the ion implantation, and the first photoresist layer is removed during the subsequent photoresist removal process, for example, the second photoresist layer removal. Therefore, the process can be reduced.

また、先の図１（ａ）で示した第１のフォトレジスト層５に硬化層６がある事で、第２のフォトレジスト層８を塗布しても第１のフォトレジスト層５に溶剤が浸透せず、第１のフォトレジスト層のパターンが崩れる事がない。   Further, since the first photoresist layer 5 shown in FIG. 1A has the hardened layer 6, even if the second photoresist layer 8 is applied, a solvent is not added to the first photoresist layer 5. It does not penetrate and the pattern of the first photoresist layer does not collapse.

更に、第２のフォトレジスト層８にリワークが必要になった場合、第２のフォトレジスト層が塗布、あるいはパターニングされたシリコン基板表面を、フォトマスクを使わず全面露光する事で可能となる。第２のフォトレジスト層がパターニングされ第１のフォトレジスト層５が露呈していても、レジスト硬化層６により耐露光性と耐溶剤性がある為、全面露光とその後に続く第２のフォトレジスト層除去の為のアルカリ溶剤処理が第１のフォトレジスト層に影響を与える事は無い。以上示したようにして多結晶シリコン層のゲート電極パターンに対しセルフアライン的にソース・ドレイン不純物層を持つＭＯＳトランジスタが形成される。   Further, when the second photoresist layer 8 needs to be reworked, it is possible to expose the entire surface of the silicon substrate coated or patterned with the second photoresist layer without using a photomask. Even if the second photoresist layer is patterned and the first photoresist layer 5 is exposed, since the resist cured layer 6 has exposure resistance and solvent resistance, the entire surface exposure and the subsequent second photoresist are performed. The alkaline solvent treatment for removing the layer does not affect the first photoresist layer. As described above, the MOS transistor having the source / drain impurity layers is formed in a self-aligned manner with respect to the gate electrode pattern of the polycrystalline silicon layer.

また、ＵＶ照射によるレジスト硬化層６の形成を、第１のフォトレジスト層５のパターニング後ではなく、多結晶シリコン層４のエッチング後に行う事でも耐露光性と耐溶剤性の効果を得る事は可能であるが、一般的にはＵＶ照射による焼きしめによって第１のフォトレジスト層の縮退が発生する為、エッチングされた多結晶シリコン層４のパターンより内側に、レジスト硬化層６をもつ第１のフォトレジスト層５が形成され、レジストが縮退した部分は多結晶シリコン層の表面が露呈する事となる。   It is also possible to obtain the effects of exposure resistance and solvent resistance by forming the cured resist layer 6 by UV irradiation not after patterning the first photoresist layer 5 but after etching the polycrystalline silicon layer 4. Although it is possible, generally, the first photoresist layer is degenerated by baking by UV irradiation. Therefore, a first resist layer 6 having a resist hardened layer 6 inside the pattern of the etched polycrystalline silicon layer 4 is provided. The photoresist layer 5 is formed, and the surface of the polycrystalline silicon layer is exposed at the portion where the resist is degenerated.

この多結晶シリコン層の表面が露呈した部分は、後に続くソース・ドレイン不純物のイオン注入において、マスク材となるのは多結晶シリコン層のみとなり、前述の課題として挙げたイオン注入のチャネリングによってゲート電極下シリコン基板のトランジスタのチャネル領域にも不純物が注入されてしまい、トランジスタの閾値ばらつきを大きくしてしまう。さらに程度が酷ければ多結晶シリコン層の表面露呈部直下にもソース・ドレイン領域が形成され、ゲート電極パターンに対しセルフアライン的にソース・ドレイン不純物層を形成する事に支障を来たす事になる。   The exposed portion of the surface of the polycrystalline silicon layer is the gate electrode due to the channeling of the ion implantation mentioned above as a mask material in the subsequent ion implantation of source / drain impurities, which becomes the mask material only. Impurities are also implanted into the channel region of the transistor on the lower silicon substrate, increasing the threshold variation of the transistor. If the level is further severe, a source / drain region is formed immediately below the surface exposed portion of the polycrystalline silicon layer, which may hinder the formation of the source / drain impurity layer in a self-aligned manner with respect to the gate electrode pattern. .

一方、本願実施例で説明したように、第１のフォトレジスト層５のパターニング後、多結晶シリコン層４のエッチング前にＵＶ照射を行い、レジスト硬化層６を形成すれば、多結晶シリコン層のエッチングは縮退後のフォトレジストパターンをマスクにして行われるため、エッチング後の多結晶シリコン層によるゲート電極の全ての上表面がレジスト硬化層６を持つ第１のフォトレジスト層で覆われた状態を維持でき、ソース・ドレイン不純物イオン注入時の完全なマスク材となる為、ソース・ドレイン不純物のゲート電極に対するセルフアライン的形成や、チャネリング防止を完璧に行う事ができる。   On the other hand, as described in the embodiment of the present invention, after the patterning of the first photoresist layer 5 and before the etching of the polycrystalline silicon layer 4, UV irradiation is performed to form the cured resist layer 6. Since the etching is performed using the degenerated photoresist pattern as a mask, the upper surface of the gate electrode by the polycrystalline silicon layer after the etching is covered with the first photoresist layer having the resist hardened layer 6. Since it becomes a complete mask material at the time of source / drain impurity ion implantation, self-aligned formation of the source / drain impurities to the gate electrode and prevention of channeling can be performed perfectly.

更に、図１（ｄ）に示す様に、必要であれば、例えばゲート電極４−２を電極とするＭＯＳトランジスタに対し、上記図１（ｃ）の工程を所望の領域に繰り返し行う事で、ソース・ドレイン不純物層１０を形成し、複数種類のＭＯＳトランジスタを形成することが可能である。即ち、第２のフォトレジスト層を選択的に除去した後に第１のフォトレジスト層上に第３のフォトレジスト層を塗布後パターニングして第３のフォトレジスト層の一部に第２の開口部を設けて、この第２の開口部に第１のフォトレジスト層を露出させ、そして、第２の開口部から第２の不純物をイオン注入してソース・ドレイン不純物層を形成することを、塗布するフォトレジスト層、開口部、不純物を変化させて繰り返し行うことで複数種類のＭＯＳトランジスタを形成することが可能である。   Furthermore, as shown in FIG. 1 (d), if necessary, for example, by repeating the process of FIG. 1 (c) in a desired region for a MOS transistor having the gate electrode 4-2 as an electrode, It is possible to form a plurality of types of MOS transistors by forming the source / drain impurity layer 10. That is, after selectively removing the second photoresist layer, a third photoresist layer is applied on the first photoresist layer and then patterned to form a second opening in a part of the third photoresist layer. A first photoresist layer is exposed in the second opening, and a source / drain impurity layer is formed by ion implantation of the second impurity from the second opening. It is possible to form a plurality of types of MOS transistors by repeating the process while changing the photoresist layer, the opening, and the impurities.

図１（ｃ）の工程を繰り返し行う場合、多結晶シリコン層上の第１のフォトレジスト層上にダブルレジストとして形成されるソース・ドレイン不純物層用のフォトレジスト層は、ソース・ドレイン不純物層のイオン注入濃度が５×１０１４ａｔｍｓ／ｃｍ２以下であれば、湿式法すなわちフォトレジスト除去用溶剤のみでも除去可能である為、第１のフォトレジスト硬化層の対溶剤性が持続する限り、多結晶シリコン層上に第１のフォトレジスト層を残したままの不純物層用フォトレジスト層形成とイオン注入処理を複数回行う事が可能である。 When the process of FIG. 1C is repeated, the source / drain impurity layer photoresist layer formed as a double resist on the first photoresist layer on the polycrystalline silicon layer is formed of the source / drain impurity layer. If the ion implantation concentration is 5 × 10 14 atms / cm 2 or less, it can be removed only by a wet method, ie, a solvent for removing a photoresist. Therefore, as long as the solvent resistance of the first photoresist cured layer is maintained, a large amount can be obtained. It is possible to perform the impurity layer photoresist layer formation and the ion implantation process a plurality of times while leaving the first photoresist layer on the crystalline silicon layer.

一方、レジスト硬化層を持つフォトレジスト層には、高濃度インプラ等処理後のフォトレジスト層に一般的に適用されるフォトレジストのアッシング処理を実施する。第１のフォトレジスト層５にはレジスト硬化層６があるが、レジスト表面部分のみなのでアッシング処理により硬化層６の除去が可能であり、レジスト硬化層６を除去後は通常のフォトレジスト除去用溶剤で第１、及びダブルレジストとして形成されたフォトレジスト層の双方の除去が可能である。   On the other hand, the photoresist layer having the hardened resist layer is subjected to an ashing process of a photoresist that is generally applied to a photoresist layer after a high-concentration implantation process or the like. The first photoresist layer 5 has a resist cured layer 6, but since it is only the resist surface portion, the cured layer 6 can be removed by an ashing process. After removing the resist cured layer 6, a normal solvent for removing photoresist is used. The first and second photoresist layers formed as double resists can be removed.

勿論、ダブルレジストとして形成されたフォトレジスト層を除去後、第１のフォトレジストにアッシング処理を実施し溶剤処理により第１のフォトレジストを除去してもなんら問題無い。   Of course, after removing the photoresist layer formed as a double resist, the first photoresist is subjected to an ashing process, and the first photoresist is removed by a solvent process.

尚、本発明におけるソース・ドレイン不純物層とは、高濃度のＮ型、もしくはＰ型不純物層に限定されるものではなく、ＭＯＳトランジスタの最終形態でソース・ドレインを構成する一部となる、例えばＬＤＤ（Lightly Doped Drain）やＤＤＤ（Double Diffused Drain）、ソース・ドレイン間パンチスルーストッパーとしてのポケットインプラ層やハローインプラ層をも含む。   The source / drain impurity layer in the present invention is not limited to a high-concentration N-type or P-type impurity layer, and is a part of the source / drain constituting the final form of the MOS transistor. It also includes LDD (Lightly Doped Drain), DDD (Double Diffused Drain), and a pocket implant layer and a halo implant layer as a punch-through stopper between source and drain.

同様に、本発明は、ＭＯＳトランジスタのソース・ドレイン不純物層の製造方法を一例として挙げたが、それに限定されるものではなく、多結晶シリコン層のパターンに対してセルフアライン的に形成する、不純物層の製造方法に適用可能である事は言うまでもない。   Similarly, in the present invention, the method for manufacturing the source / drain impurity layer of the MOS transistor is given as an example. However, the present invention is not limited thereto, and the impurity formed in a self-aligned manner with respect to the pattern of the polycrystalline silicon layer Needless to say, the method can be applied to a method of manufacturing a layer.

１、１１ シリコン基板
２、１２ 素子分離絶縁膜
３、１３ ゲート絶縁膜
４、１４ 多結晶シリコン層
４−１、４−２、１４−１、１４−２ ゲート電極
４−３、１４−３ 多結晶シリコン層からなる配線・抵抗膜
５、１５ 第１のフォトレジスト層
６ レジスト硬化層
７、９、１０、１７、１８ ソース・ドレイン不純物層
８、１６ 第２のフォトレジスト層 1, 11 Silicon substrate 2, 12 Element isolation insulating film 3, 13 Gate insulating film 4, 14 Polycrystalline silicon layer 4-1, 4-2, 14-1, 14-2 Gate electrode 4-3, 14-3 Many Wiring / resistive films 5, 15 made of crystalline silicon layer First photoresist layer 6 Hardened resist layer 7, 9, 10, 17, 18 Source / drain impurity layers 8, 16 Second photoresist layer

Claims (11)

半導体基板上の多結晶シリコン層のパターンに対しセルフアライン的に不純物層を形成する半導体装置の製造方法において、
半導体基板上に多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上にダブルレジスト層を構成する第１のフォトレジスト層を塗布してからパターニングする工程と、
パターニングされた前記第１のフォトレジスト層にＵＶ照射をする工程と、
前記ＵＶ照射した第１のフォトレジスト層をマスクとして前記多結晶シリコン層をエッチングして前記多結晶シリコン層からなるゲート電極および抵抗膜を形成する工程と、
前記ＵＶ照射した第１のフォトレジスト層上に第２のフォトレジスト層を塗布後パターニングして前記第２のフォトレジスト層の一部に開口部を設け、前記開口部に前記第１のフォトレジスト層を露出させる工程と、
前記開口部に第１の不純物をイオン注入する工程と、
からなることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device in which an impurity layer is formed in a self-aligned manner with respect to a pattern of a polycrystalline silicon layer on a semiconductor substrate,
Forming a polycrystalline silicon layer on a semiconductor substrate;
Applying a first photoresist layer constituting a double resist layer on the polycrystalline silicon layer and then patterning;
Irradiating the patterned first photoresist layer with UV radiation;
Etching the polycrystalline silicon layer using the UV-irradiated first photoresist layer as a mask to form a gate electrode and a resistance film made of the polycrystalline silicon layer;
A second photoresist layer is applied onto the UV-irradiated first photoresist layer and then patterned to provide an opening in a part of the second photoresist layer, and the first photoresist is formed in the opening. Exposing the layer;
Ion-implanting a first impurity into the opening;
A method for manufacturing a semiconductor device, comprising: 前記第１の不純物をイオン注入する工程に続き、前記第２のフォトレジスト層を除去する工程と、
前記第１のフォトレジスト層上に第３のフォトレジスト層を塗布後パターニングして前記第３のフォトレジスト層の一部に第２の開口部を設け、前記第２の開口部に前記第１のフォトレジスト層を露出させる工程と、
前記第２の開口部に第２の不純物をイオン注入する工程と、
をさらに有する請求項１記載の半導体装置の製造方法。 Following the step of ion implanting the first impurity, removing the second photoresist layer;
A third photoresist layer is applied on the first photoresist layer and then patterned to provide a second opening in a part of the third photoresist layer, and the first opening in the second opening. Exposing the photoresist layer of
Ion-implanting a second impurity into the second opening;
The method of manufacturing a semiconductor device according to claim 1, further comprising: 前記第２のフォトレジスト層を除去する工程において、フォトレジスト除去用溶剤を用いることを特徴とする請求項２記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein a photoresist removing solvent is used in the step of removing the second photoresist layer. 前記開口部が少なくともＭＯＳトランジスタのソース・ドレイン不純物層形成領域を含むことを特徴とする請求項１乃至３のいずれか１項記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the opening includes at least a source / drain impurity layer formation region of a MOS transistor. 前記多結晶シリコン層からなるゲート電極および抵抗膜を形成する工程の後に、前記ＵＶ照射した第１のフォトレジスト層を残したまま、前記半導体基板の全面にイオン注入を行い、前記多結晶シリコン層からなるゲート電極に対してセルフアライン的にソース・ドレイン不純物層を形成する工程をさらに有する請求項１記載の半導体装置の製造方法。   After the step of forming the gate electrode and the resistance film made of the polycrystalline silicon layer, ion implantation is performed on the entire surface of the semiconductor substrate while leaving the UV-irradiated first photoresist layer, and the polycrystalline silicon layer The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a source / drain impurity layer in a self-aligned manner with respect to the gate electrode made of. 前記パターニングされた前記第１のフォトレジスト層にＵＶ照射する工程を、前記第１のフォトレジスト層をパターニングする工程後、かつ前記多結晶シリコン層をエッチングする工程前に行う事を特徴とする請求項１または５記載の半導体装置の製造方法。   The step of irradiating the patterned first photoresist layer with UV is performed after the step of patterning the first photoresist layer and before the step of etching the polycrystalline silicon layer. Item 6. A method for manufacturing a semiconductor device according to Item 1 or 5. 前記パターニングされた前記第１のフォトレジスト層にＵＶ照射する工程を、前記第１のフォトレジスト層をパターニングする工程後、かつ前記多結晶シリコン層をエッチングする工程前に行う事を特徴とする請求項２乃至４のいずれか１項記載の半導体装置の製造方法。   The step of irradiating the patterned first photoresist layer with UV is performed after the step of patterning the first photoresist layer and before the step of etching the polycrystalline silicon layer. Item 5. A method for manufacturing a semiconductor device according to any one of Items 2 to 4. 前記第２のフォトレジスト層形成におけるレジスト滴下量を前記第１のフォトレジスト層形成におけるレジスト滴下量よりも多くすることを特徴とする請求項１乃至７のいずれか１項記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 1, wherein a resist dripping amount in forming the second photoresist layer is larger than a resist dripping amount in forming the first photoresist layer. Method. 前記第３のフォトレジスト層形成におけるレジスト滴下量を前記第１のフォトレジスト層形成におけるレジスト滴下量よりも多くすることを特徴とする請求項２乃至４のいずれか１項、または請求項７記載の半導体装置の製造方法。   The resist dropping amount in forming the third photoresist layer is made larger than the resist dropping amount in forming the first photoresist layer, or any one of claims 2 to 4 or 7. Semiconductor device manufacturing method. 前記第２のフォトレジスト層形成におけるレジストの粘度を前記第１のフォトレジスト層形成におけるレジストの粘度よりも高くすることを特徴とする請求項１乃至７のいずれか１項記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 1, wherein a viscosity of the resist in forming the second photoresist layer is higher than a viscosity of the resist in forming the first photoresist layer. Method. 前記第３のフォトレジスト層形成におけるレジストの粘度を前記第１のフォトレジスト層形成におけるレジストの粘度よりも高くすることを特徴とする請求項２乃至４のいずれか１項、または請求項７記載の半導体装置の製造方法。
The resist viscosity in the third photoresist layer formation is higher than the resist viscosity in the first photoresist layer formation, or any one of claims 2 to 4, or 7. Semiconductor device manufacturing method.
JP2016040080A 2015-06-30 2016-03-02 Method of manufacturing semiconductor device Active JP6736314B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105118781A TWI682440B (en) 2015-06-30 2016-06-15 Method of manufacturing a semiconductor device
US15/193,367 US9865463B2 (en) 2015-06-30 2016-06-27 Method of manufacturing a semiconductor device
KR1020160081152A KR102508571B1 (en) 2015-06-30 2016-06-28 Method of manufacturing a semiconductor device
CN201610498779.3A CN106328541A (en) 2015-06-30 2016-06-29 Method of manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015131483 2015-06-30
JP2015131483 2015-06-30

Publications (2)

Publication Number Publication Date
JP2017017308A true JP2017017308A (en) 2017-01-19
JP6736314B2 JP6736314B2 (en) 2020-08-05

Family

ID=57831382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016040080A Active JP6736314B2 (en) 2015-06-30 2016-03-02 Method of manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP6736314B2 (en)
TW (1) TWI682440B (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098162A (en) * 1996-09-20 1998-04-14 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JP2000091318A (en) * 1998-09-09 2000-03-31 Fujitsu Ltd Manufacture of semiconductor device
US6923920B2 (en) * 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
US8592922B2 (en) * 2008-06-09 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device and a method of manufacturing the same
JP2015213156A (en) * 2014-04-16 2015-11-26 キヤノン株式会社 Method for manufacturing semiconductor device and method for forming resist pattern

Also Published As

Publication number Publication date
TWI682440B (en) 2020-01-11
JP6736314B2 (en) 2020-08-05
TW201705228A (en) 2017-02-01

Similar Documents

Publication Publication Date Title
US7696033B2 (en) Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT)
US20160155672A1 (en) Simultaneous Formation of Source/Drain Openings with Different Profiles
TWI533408B (en) Thin-film transistor, active matrix organic light emitting diode assembly, and manufacturing method thereof
TWI518845B (en) Thin-film transistor, active matrix organic light emitting diode, and manufacturing method thereof
KR102508571B1 (en) Method of manufacturing a semiconductor device
JP6736314B2 (en) Method of manufacturing semiconductor device
US20110049634A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US7351627B2 (en) Method of manufacturing semiconductor device using gate-through ion implantation
JP2004356621A (en) Method of manufacturing high-voltage transistor of flash memory element
US7517640B2 (en) Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same
JP4495690B2 (en) Method for forming source / drain regions of semiconductor device
CN115020335B (en) Method for forming semiconductor structure
JPS61156858A (en) Manufacture of cmos fet
JP2016012690A (en) Semiconductor device manufacturing method
KR100537186B1 (en) Method for forming transistor in semiconductor device
JPS6074663A (en) Manufacture of complementary type semiconductor device
US20070148841A1 (en) Method for forming transistor in semiconductor device
CN117174659A (en) Method for manufacturing transistor
JP2005079381A (en) Semiconductor device manufacturing method
KR100905182B1 (en) Method for manufacturing semiconductor device
KR100241535B1 (en) Manufacturing method of transistor for a semiconductor device
TW202020981A (en) Semiconductor process
KR20080009429A (en) Method for fabricating of transitor
KR20090008650A (en) Method for forming a thin film structure and method for forming a gate structure using the same
JP2013021030A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200715

R150 Certificate of patent or registration of utility model

Ref document number: 6736314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250