JP2017017156A - Wiring board, thermal head, and method for producing wiring board - Google Patents
Wiring board, thermal head, and method for producing wiring board Download PDFInfo
- Publication number
- JP2017017156A JP2017017156A JP2015131532A JP2015131532A JP2017017156A JP 2017017156 A JP2017017156 A JP 2017017156A JP 2015131532 A JP2015131532 A JP 2015131532A JP 2015131532 A JP2015131532 A JP 2015131532A JP 2017017156 A JP2017017156 A JP 2017017156A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- wiring board
- gold
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、配線基板、サーマルヘッドおよび配線基板の製造方法に関する。 The present invention relates to a wiring board, a thermal head, and a manufacturing method of the wiring board.
近年、配線基板の小型、軽量化が強く要望されている。配線基板の小型、軽量化を図るためには、高密度な配線の実現が重要であるが、配線電極におけるマイグレーションの問題がある。なお、マイグレーション(エレクトロケミカルマイグレーション)とは、狭い間隔の電極間で電界が印加される際、金属イオンが陰極側に析出し、それが枝状に陽極側まで延びて導体回路間がショートする現象をいう。 In recent years, there has been a strong demand for miniaturization and weight reduction of wiring boards. In order to reduce the size and weight of the wiring board, it is important to realize high-density wiring, but there is a problem of migration in the wiring electrode. Migration (electrochemical migration) is a phenomenon in which metal ions are deposited on the cathode side when an electric field is applied between narrowly spaced electrodes, which extend to the anode side in a branch shape and short-circuit between conductor circuits. Say.
従来、配線電極のマイグレーションを抑えることができ、配線電極パターンのショートによる基板の不良を防ぐための技術が提案されている(特許文献1参照)。特許文献1には、基板上に金(Au)のペースト状組成物を所定のパターンで印刷を行い、その形成されたペースト状組成物の厚膜上に、銀(Ag)の粉体を導体材料として含むペースト状組成物を、上記所定のパターンサイズよりも小さいサイズで印刷を行う高密度配線基板の製造方法が記載されている。
Conventionally, a technique has been proposed that can suppress migration of wiring electrodes and prevent a substrate from being defective due to a short circuit of wiring electrode patterns (see Patent Document 1). In
しかしながら、上記特許文献1に記載の高密度配線基板は、Auのペースト状組成物による所定のパターンを印刷により形成し、その後、Agのペースト状組成物により上記所定のパターンサイズよりも小さいサイズのパターンを印刷により形成しているので、微細パターンの形成には適しておらず、改善の余地があった。
However, the high-density wiring board described in
請求項1に記載の配線基板は、絶縁性の基板と、基板上において積層された第1導電層および第2導電層と、を備え、第2導電層は、第1導電層よりもイオン化傾向が小さく、第1導電層および第2導電層に対する一度のエッチング処理により、第2導電層が第1導電層よりも側方に突出した段差部ないし合金部を、第1導電層と第2導電層との境界外周部に設けた。
請求項2に記載の配線基板は、絶縁性の基板と、基板上において積層された第1導電層および第2導電層と、を備え、第2導電層は、第1導電層よりもイオン化傾向が小さく、第1導電層と第2導電層の境界外周部には、第2導電層が第1導電層よりも側方に突出した段差部ないし合金部が形成され、第1導電層と第2導電層との位置精度または第1導電層および第2導電層からなる積層構造体の幅、または間隔が、10μm以下とされている。
請求項6に記載の配線基板は、絶縁性の基板と、基板上に設けられた第1導電層と、基板上において、第1導電層と同一平面上に設けられ、第1導電層よりもイオン化傾向が小さい第2導電層と、を備え、第2導電層は、第1導電層の縁部上に重なる重なり部と、第1導電層とは重ならない非重なり部とを有し、非重なり部が電極端子として構成されている。
請求項8に記載の配線基板の製造方法は、絶縁性の基板上に、第1導電層と第1導電層よりもイオン化傾向が小さい第2導電層とを積層して配置し、第1導電層および第2導電層に対して、一度のエッチング処理により、第2導電層が第1導電層よりも側方に突出した段差部ないし合金部を形成する。
The wiring board according to
The wiring substrate according to
The wiring board according to
The method for manufacturing a wiring board according to
本発明によれば、マイグレーションが抑制された信頼性の高い配線基板であって、より高密度な配線基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, it is a reliable wiring board by which migration was suppressed, Comprising: A higher-density wiring board can be provided.
−第1の実施の形態−
図1は、サーマルヘッド100の構成を示す断面模式図である。図2は、従来のサーマルヘッド100の要部を示す模式図である。図2(a)は、サーマルヘッド100の要部平面模式図であり、図2(b)は、サーマルヘッド100の要部断面模式図である。なお、図2(a)の平面模式図では、説明の便宜上、図2(b)において各構成の断面を表すハッチングを付している。図3は、図2のワイヤボンディング部を拡大して示す模式図である。図1に示すように、サーマルヘッド100は、支持板32上に固定された配線基板50およびプリント配線板30を備える。プリント配線板30上には、ドライバIC11と、印刷制御等を行う外部機器にサーマルヘッド100を接続するためのコネクタ31が設けられている。
-First embodiment-
FIG. 1 is a schematic cross-sectional view showing the configuration of the
配線基板50について詳細に説明する。配線基板50は、絶縁基板12上に配線、電極が形成されているものである。絶縁基板12は、電気的絶縁性を有するセラミックなどによって形成される。絶縁基板12の上面全体には、ガラス等からなるグレーズ層13が形成されている。グレーズ層13は、後述の発熱抵抗体6の温度を上昇させるのに必要な時間を短縮して、サーマルヘッド100の熱応答特性を高める蓄熱層としての役割を担っている。
The
グレーズ層13の上面には、共通電極5および複数の個別電極8が形成されている。図2(a)に示すように、共通電極5は、平面視矩形状の電極面5aと、この電極面5aから感熱紙(不図示)の搬送方向(図2(a)に示すx方向)に沿って延びる複数の帯状電極5bを備えた櫛歯状とされている。複数の個別電極8は、それぞれ搬送方向xに沿って延びる帯状とされている。複数の帯状電極5bと複数の個別電極8は、搬送方向xに直交するy方向に交互に配置されている。
A
共通電極5および複数の個別電極8の上には、厚膜印刷などにより、直線状の発熱抵抗体6が形成されている。発熱抵抗体6は、複数の帯状電極5bと複数の個別電極8を跨がるように、y方向に沿って延びている。発熱抵抗体6は、たとえば、酸化ルテニウム(RuO2)等からなる。
A
図1に示すように、各個別電極8の一端は、金ワイヤ10を介してドライバIC11に接続されている。金ワイヤ10およびドライバIC11は、エポキシ樹脂材からなる封止樹脂16によりモールドされている。ドライバIC22のドライバ回路(不図示)は、共通電極5から発熱抵抗体6を介して各個別電極8に電流を流す。図2(a)に示すように、共通電極5における帯状電極5bと個別電極8との間にある発熱抵抗体6に電流が流れると、その部分が発熱する。この熱が感熱紙(不図示)に伝わると、感熱紙が発色し、感熱紙に所定の印刷画像が形成される。
As shown in FIG. 1, one end of each
図2に示すように、サーマルヘッド100には、各個別電極8、共通電極5および発熱抵抗体6を覆うように、絶縁基板12の表面全体に絶縁性保護膜7が形成されている。絶縁性保護膜7は、たとえば、電気的絶縁性を有するPbO−SiO2−ZrO2系のガラス材料からなる。発熱抵抗体6が絶縁性保護膜7によって覆われているので、感熱紙(不図示)には、絶縁性保護膜7を介して発熱抵抗体6の熱が伝達される。
As shown in FIG. 2, in the
図2および図3に示すように、従来、絶縁基板12上に低純度金含有ペーストを用いて低純度金層14を形成し、低純度金層14の上層に高純度金含有ペーストを用いて形成された高純度金層15を積層することで個別電極8の電極端子であるワイヤボンディング部9が形成されていた。
As shown in FIGS. 2 and 3, conventionally, a low purity gold-containing
金(Au)は、銀(Ag)に比べてマイグレーションが発生しにくい金属であるが、非常に高価で、製造コスト増となる。そこで、金に代えて、銀などの金に比べて低価格の材料を用いることが考えられるが、金に比べてマイグレーションが発生しやすいという課題がある。 Gold (Au) is a metal that is less prone to migration than silver (Ag), but is very expensive and increases manufacturing costs. Therefore, it is conceivable to use a material that is less expensive than gold, such as silver, instead of gold, but there is a problem that migration is likely to occur compared to gold.
図4は、図3と同様の図であり、第1の実施の形態に係るサーマルヘッド100Aの要部を示す模式図である。図4(a)はサーマルヘッド100Aの要部平面模式図であり、図4(b)はサーマルヘッド100Aの要部断面模式図である。
FIG. 4 is a view similar to FIG. 3, and is a schematic view showing a main part of the
本実施の形態では、高価な金の使用量を抑えるために、個別電極8のワイヤボンディング部18の一部に金を使用し、その他の部分には銀を使用することとした。また、y方向に隣接する複数のワイヤボンディング部18のそれぞれにおいて、銀からなる第1導電層のサイズに比べて、金からなる第2導電層のサイズを大きくすることで、ワイヤボンディング部18の最外周部が金からなる第2導電層となるようにして、マイグレーションを抑制することとした。さらに、2種類の導電層のエッチング速度が異なるという特性を利用して、2種類の導電層に対して、一度のエッチング処理により、第2導電層を第1導電層よりも側方に突出させてなる段差部23ないし合金層(合金部)24をワイヤボンディング部18の外周部に形成するようにした。エッチング処理により、微細パターンを形成することができるので、高密度配線を実現できる。以下、詳細に説明する。
In this embodiment, in order to suppress the amount of expensive gold used, gold is used for a part of the
本実施の形態に係るサーマルヘッド100Aは、個別電極17の構成が従来のサーマルヘッド100の個別電極17とは異なるが、その他の構成は同じであるので説明を省略する。第1の実施の形態に係るサーマルヘッド100Aの個別電極17は、x方向に延びる配線部が銀からなる銀層(第1導電層)20からなる。個別電極17のx方向端部には、ワイヤボンディングされるワイヤボンディング部18が電極端子として設けられている。
In the
本明細書では、絶縁性保護膜7で覆われていない個別電極17の露出部である電極端子をワイヤボンディング部18と呼ぶ。ワイヤボンディング部18は、グレーズ層13を介して絶縁基板12上に設けられた金からなる金層(第2導電層)19と、金層19上に設けられた銀層20からなる積層構造とされている。金層19は、銀層20に比べて、xy平面上の面積が一回り大きいサイズであり、金層19と銀層20の境界外周部に段差部23ないし合金層24が形成されている。
In the present specification, an electrode terminal that is an exposed portion of the
ワイヤボンディング部18は、絶縁性保護膜7で覆われていないので、隣り合うワイヤボンディング部18間でマイグレーションが発生することを抑制する必要が生じる。本実施の形態では、マイグレーションの発生を防止するために、上述のとおり、ワイヤボンディング部18において、金層19の外周サイズを銀層20の外周サイズよりも一回り大きくなるようにした。このようなワイヤボンディング部18の形成方法について、図5〜図7を参照して説明する。なお、図5〜図7では、説明をわかりやすくするために、単純な形状で説明する。図5〜図7では、グレーズ層を省略している。
Since the
(金層および銀層形成工程)
図5(a)はエッチング処理前の配線基板の平面模式図であり、図5(b)はエッチング処理前の配線基板の側面断面模式図であり、図5(a)のvb−vb線切断断面を示している。図5に示すように、矩形平板状の絶縁基板1の上に、金のペースト状組成物(たとえば金の含有量は15〜100重量%)を、絶縁基板1の短手方向に平行に延在する矩形状のパターンで印刷を行う。その後、銀のペースト状組成物(たとえば銀の含有量は15〜100重量%)を、金のペースト状組成物のパターンを覆うように、絶縁基板1よりも一回り小さいサイズの矩形状のパターンで印刷を行う。その後、絶縁基板1の焼成(たとえば800℃程度)を行うことで金層2および銀層3を形成する。焼成により、金層2と銀層3の境界部分には、金と銀の合金層4が形成される(図5において不図示、図7参照)。つまり、印刷、焼成により、絶縁基板1上に、金層2と銀層3とを積層して配置する。なお、本実施の形態では、印刷により、上述の段差部23を形成するものではないので、この工程において、高い精度は要求されない。
(Gold layer and silver layer forming process)
FIG. 5A is a schematic plan view of the wiring board before the etching process, FIG. 5B is a schematic side sectional view of the wiring board before the etching process, and is cut along the line vb-vb in FIG. A cross section is shown. As shown in FIG. 5, a gold paste composition (for example, the gold content is 15 to 100% by weight) is extended in parallel to the short direction of the insulating
(フォトリソ・エッチング工程)
図5において一点鎖線で示すような略H字状のパターンをフォトリソグラフィにより形成する。その後、ウエットエッチング処理を一回施すことにより、すなわち配線基板をエッチング液に浸漬させることにより、図5(a)に示す一点鎖線で囲まれる部分(略H字状パターン)以外の部分を溶解除去する。
(Photolithographic etching process)
In FIG. 5, a substantially H-shaped pattern as shown by a one-dot chain line is formed by photolithography. Thereafter, wet etching treatment is performed once, that is, by immersing the wiring board in the etching solution, the portions other than the portion surrounded by the alternate long and short dash line (substantially H-shaped pattern) shown in FIG. 5A are dissolved and removed. To do.
ここで、金層2を構成する金は、銀層3を構成する銀よりもイオン化傾向が小さい材質である。このため、金層2の溶解速度(エッチング速度)は、銀層3の溶解速度(エッチング速度)よりも遅い。本実施の形態では、ヨウ素、ヨウ化カリウム、水の混合割合を、1:2:10(wt比)としたヨウ化カリウム溶液をエッチング液として用いた。この場合、金層2と銀層3とでは、側方にむかって溶解が進む速度(サイドエッチング速度)に3倍程度の差が生じる。
Here, the gold constituting the
図6(a)はエッチング処理後の配線基板の平面模式図であり、図6(b)はエッチング処理後の配線基板の側面断面模式図であり、図6(a)のvib−vib線切断断面を示している。図7(a)は図6(a)のVII部を示す部分拡大図であり、図7(b)は図7(a)のviib−viib線断面模式図である。図6および図7に示すように、エッチング処理では、外表面からエッチングが進行するので、銀層3のうち、上部が最も溶解され、下方に向かって溶解量が小さくなっている。このため、図7に示すように、一対の略H字状パターン間の溝26における対向する側面間寸法は、上部から下部に向かって短くなっている。金層2においても上部が最も溶解され、下方に向かって溶解量が小さくなっている。このため、一対の略H字状パターン間の溝27における対向する側面間寸法は、上部から下部に向かって短くなっている。
6A is a schematic plan view of the wiring board after the etching process, FIG. 6B is a schematic side sectional view of the wiring board after the etching process, and is cut along the vib-vib line in FIG. A cross section is shown. FIG. 7A is a partially enlarged view showing a VII portion in FIG. 6A, and FIG. 7B is a schematic cross-sectional view taken along line viib-viib in FIG. 7A. As shown in FIGS. 6 and 7, in the etching process, since the etching proceeds from the outer surface, the upper part of the
なお、上述したように、金層2と銀層3とでは、銀層3の溶解速度の方が金層2の溶解速度よりも速い。このため、溝26の間隔は、溝27の間隔よりも大きい。
As described above, in the
溝26の側面は、銀層3の上部から下方に向かうほど側方(外方)に広がる傾斜面とされている。同様に、溝27の側面は、金層2の上部から下方に向かうほど側方(外方)に広がる傾斜面とされている。金層2は、銀層3に比べて溶解速度が遅いので、銀層3と金層2との境界外周部において段差部23が形成される。金層2は、銀層3に比べて側方に1μm程度突出するように形成される。また、焼成により形成された合金層4が、エッチング処理により露出される。つまり、エッチング処理により、金層2と銀層3の境界外周部に、金と銀の合金層4が形成される。積層構造部における外周側に、金層2が配置されること、および、金と銀の合金層4が形成されることにより、マイグレーションの抑制効果が向上し、かつ、硫化を抑制する効果も向上する。
The side surface of the
図8〜図10を参照して、マイグレーションの抑制効果および硫化の抑制効果について説明する。図8および図9は、配線基板のマイグレーション耐性についての実験結果を示すグラフおよび表である。実験に用いた配線基板には、電極長30mm、電極間を100μmとしたパターンを形成した。金層2の上に銀層3を積層した後、金層2および銀層3に対して一度(同時)にフォトリソ・エッチング処理を行った。環境条件は、85℃,85%RHとした。この環境下で、直流32Vの電圧を印加し、連続して通電することにより、絶縁抵抗値が判定基準値である10MΩ以下になるまでの時間を計測した。
With reference to FIGS. 8-10, the suppression effect of a migration and the suppression effect of a sulfidation are demonstrated. 8 and 9 are a graph and a table showing experimental results on the migration resistance of the wiring board. On the wiring board used in the experiment, a pattern having an electrode length of 30 mm and a distance of 100 μm was formed. After the
本実施の形態との比較例として、膜厚が0.66μmの金層2のみで電極を構成した配線基板を比較例1、膜厚が3.3μmの銀層3のみで電極を構成した配線基板を比較例2とする。本実施の形態の配線基板は、2種類準備し、それぞれ実験を行った。本実施の形態の第1の配線基板は、金層2の膜厚が0.25μm、銀層3の膜厚が0.80μmとされている。つまり、第1の配線基板は、金層2の膜厚が、銀層3の膜厚の1/3程度とされている。本実施の形態の第2の配線基板は、金層2の膜厚が1.00μm、銀層3の膜厚が1.57μmとされている。つまり、第2の配線基板は、金層2の膜厚が、銀層3の膜厚の2/3程度とされている。
As a comparative example with the present embodiment, a wiring board in which an electrode is constituted only by a
図8および図9に示すように、比較例1では、連続通電時間が2000時間を超えても絶縁抵抗値の低下はほとんどみられず、高いマイグレーション耐性結果が得られた。比較例2では、連続通電時間が50時間に満たないうちに絶縁抵抗値が10MΩ(判定基準値)以下となった。このように、金層2と銀層3とでは、マイグレーション耐性に大きな差が生じる。ただし、比較例1では、金層2のみで電極を構成しているので、コスト増となる。
As shown in FIGS. 8 and 9, in Comparative Example 1, the insulation resistance value hardly decreased even when the continuous energization time exceeded 2000 hours, and a high migration resistance result was obtained. In Comparative Example 2, the insulation resistance value became 10 MΩ (judgment reference value) or less before the continuous energization time was less than 50 hours. Thus, there is a large difference in migration resistance between the
図8および図9に示すように、本実施の形態の第1の配線基板では、連続通電時間が200時間までは高い絶縁抵抗値を維持できる結果を得た。第1の配線基板では、比較例2に比べて、マイグレーション耐性が大きく向上していることが確認できた。本実施の形態の第2の配線基板では、連続通電時間が2000時間を超えても絶縁抵抗値の低下はほとんどみられず、高いマイグレーション耐性を得ることができることがわかった。この実験結果により、金層2の膜厚の比率を上げることで、マイグレーション耐性の向上を図ることができることがわかった。つまり、金層19と銀層20の膜厚の比率を変えることで、マイグレーションの抑制の度合いを必要に応じて調整することができる。
As shown in FIGS. 8 and 9, in the first wiring board of the present embodiment, it was possible to maintain a high insulation resistance value until the continuous energization time was 200 hours. It was confirmed that the migration resistance of the first wiring board was greatly improved as compared with Comparative Example 2. In the second wiring board of the present embodiment, it was found that even when the continuous energization time exceeded 2000 hours, the insulation resistance value hardly decreased and high migration resistance could be obtained. From this experimental result, it was found that the migration resistance can be improved by increasing the ratio of the thickness of the
図10は、配線基板の硫化耐性についての実験結果を示す表である。本実施の形態の比較例として、膜厚が0.65μmの金層2のみで電極を構成した配線基板を比較例3、膜厚が3.3μmの銀層3のみで電極を構成した配線基板を比較例4とする。本実施の形態の配線基板は、2種類準備し、それぞれ実験を行った。本実施の形態の第3の配線基板は、金層2の膜厚が0.3μm、銀層3の膜厚が3.3μmとされている。つまり、第3の配線基板は、金層2の膜厚が、銀層3の膜厚の1/10程度とされている。本実施の形態の第4の配線基板は、金層2の膜厚が3.3μm、銀層3の膜厚が0.3μmとされている。つまり、第4の配線基板は、金層2の膜厚が、銀層3の膜厚の10倍程度とされている。なお、第4の配線基板では、金層2が上層に配置され、銀層3が下層に配置される構成であり、後述の第2の実施の形態に相当するものである。
FIG. 10 is a table showing experimental results on the resistance to sulfurization of the wiring board. As a comparative example of the present embodiment, a wiring board in which an electrode is constituted only by a
実験では、所定期間、各配線基板を放置し、抵抗値変動が+1%未満のものを非常に良好◎とし、抵抗値変動が+1%以上、+20%未満のものを良好○とし、抵抗値変動が+20%以上、+100%未満のものを不良△、抵抗値変動が+100%以上のものを劣悪×として判定した。 In the experiment, each wiring board is left unattended for a predetermined period. A resistance value fluctuation of less than + 1% is marked as very good. A resistance value fluctuation of + 1% or more and less than + 20% is marked as good. Of + 20% or more and less than + 100% was judged as bad Δ, and resistance value fluctuation of + 100% or more was judged as poor x.
図10に示すように、比較例3では、36ヶ月放置したとしても抵抗値変動がほとんどなく、非常に良好と判定された。比較例4では、1か月程度で不良と判定され、3カ月程度で劣悪と判定された。 As shown in FIG. 10, in Comparative Example 3, even if it was left for 36 months, there was almost no change in resistance value, and it was determined that it was very good. In Comparative Example 4, it was determined to be defective in about one month, and was determined to be inferior in about three months.
本実施の形態の第3の配線基板では、12ヶ月放置したとしても抵抗値変動がほとんどなく、非常に良好と判定された。第3の配線基板では、36ヶ月放置したとしても良好と判定され、高い硫化耐性結果が得られた。第4の配線基板では、36ヶ月放置したとしても抵抗値変動がほとんどなく、非常に良好と判定された。この実験結果により、金層2と銀層3のいずれを下層側に配置するかに関らず、金層2と銀層3とを積層構造とすることで、高い硫化耐性を得ることができることがわかった。また、この実験結果により、金層2の膜厚の比率を上げることで、硫化耐性の向上を図ることができることがわかった。つまり、金層19と銀層20の膜厚の比率を変えることで、硫化の抑制の度合いを必要に応じて調整することができる。
In the third wiring board of the present embodiment, even when left for 12 months, there was almost no change in resistance value, and it was determined to be very good. The third wiring board was judged to be good even after being left for 36 months, and a high sulfidation resistance result was obtained. In the fourth wiring board, even when left for 36 months, there was almost no change in resistance value, and it was determined to be very good. According to this experimental result, regardless of whether the
上述した実施の形態によれば、次の作用効果が得られる。
(1)本実施の形態に係る配線基板は、絶縁基板1と、絶縁基板1上において積層された銀層3および金層2と、を備えている。金層2は、銀層3よりもイオン化傾向が小さい。銀層3および金層2に対する一度のエッチング処理により、金層2が銀層3よりも側方に突出した段差部23を、銀層3と金層2との境界外周部に設けた。金層2を銀層3よりも側方に突出させた段差部23ないし合金層24を設けることで、マイグレーション耐性を向上することができる。さらに、硫化耐性を向上することもできる。
According to the embodiment described above, the following operational effects can be obtained.
(1) The wiring board according to the present embodiment includes an insulating
(2)一度のエッチング処理により金層2を銀層3よりも側方に突出させた段差部23を形成することができるので、金層2と銀層3の位置ずれが生じることを防止できる。本実施の形態によれば、金層2と銀層3との位置精度(すなわち金層2と銀層3の相対的な位置ずれ量の最大値)を10μm以下とすることができる。また、金層2および銀層3からなる積層構造体により、幅寸法が5μm以下の微細パターンを形成することができる。さらに、金層2および銀層3からなる積層構造体同士の間隔を10μm以下とすることもできる。このため、特許文献1に記載の発明に比べて、より高密度な配線基板を提供することができる。
(2) Since the
(3)エッチング処理を複数回に分けて行う必要が無いので、製造工数を低減できる。 (3) Since there is no need to perform the etching process in multiple steps, the number of manufacturing steps can be reduced.
−第2の実施の形態−
図11〜図14を参照して、第2の実施の形態に係るサーマルヘッド100Bついて説明する。図中、第1の実施の形態と同一または相当部分には同一符号を付し、相違点について主に説明する。図11は、図4と同様の図であり、第2の実施の形態に係るサーマルヘッド100Bの要部を示す模式図である。
-Second Embodiment-
A
第1の実施の形態では、ワイヤボンディング部18において、銀層20が金層19上に設けられている例について説明した(図4参照)。これに対して、第2の実施の形態では、ワイヤボンディング部18Bにおいて、金層19Bが銀層20B上に設けられ、金層19の上面にワイヤボンディングがなされる。
In the first embodiment, the example in which the
ワイヤボンディング部18Bにおいて、金層19Bは、銀層20Bよりも側方に突出しており、銀層20Bと金層19Bとの境界外周部に段差部23Bないし合金層24Bが形成されている。このようなワイヤボンディング部18Bの形成方法について、図12〜図14を参照して説明する。なお、図12〜図14では、説明をわかりやすくするために、単純な形状で説明する。図12〜図14では、グレーズ層を省略している。
In the
(金層および銀層形成工程)
図12(a)はエッチング処理前の配線基板の平面模式図であり、図12(b)はエッチング処理前の配線基板の側面断面模式図であり、図12(a)のxiib−xiib線切断断面を示している。図12に示すように、矩形平板状の絶縁基板1の上に、銀のペースト状組成物を、絶縁基板1よりも一回り小さいサイズの矩形状のパターンで印刷を行う。その後、金のペースト状組成物を、銀のペースト状組成物のパターンの中央部上面において、絶縁基板1の短手方向に平行に延在する矩形状のパターンで印刷を行う。その後、絶縁基板1の焼成(たとえば800℃程度)を行うことで金層2および銀層3を形成する。焼成により、金層2と銀層3の境界部分には、金と銀の合金層4が形成される(図12において不図示、図14参照)。
(Gold layer and silver layer forming process)
FIG. 12A is a schematic plan view of the wiring board before the etching process, FIG. 12B is a schematic side sectional view of the wiring board before the etching process, and is cut along the line xiib-xiib in FIG. A cross section is shown. As shown in FIG. 12, a silver paste composition is printed on a rectangular flat plate-like insulating
(フォトリソ・エッチング工程)
図12において一点鎖線で示すような略H字状のパターンをフォトリソグラフィにより形成する。その後、ウエットエッチング処理を一回施すことにより、すなわち配線基板をエッチング液に浸漬させることにより、図12(a)に示す一点鎖線で囲まれる部分(略H字状パターン)以外の部分を溶解除去する。
(Photolithographic etching process)
In FIG. 12, a substantially H-shaped pattern as shown by a one-dot chain line is formed by photolithography. After that, by performing wet etching once, that is, by immersing the wiring board in the etching solution, parts other than the part surrounded by the alternate long and short dash line (substantially H-shaped pattern) shown in FIG. To do.
図13(a)はエッチング処理後の配線基板の平面模式図であり、図13(b)はエッチング処理後の配線基板の側面断面模式図であり、図13(a)のxiiib−xiiib線切断断面を示している。図14(a)は図13(a)のXIV部を示す部分拡大図であり、図14(b)は図14(a)のxivb−xivb線断面模式図である。図13および図14に示すように、エッチング処理では、外表面からエッチングが進行するので、金層2のうち、上部が最も溶解され、下方に向かって溶解量が小さくなっている。このため、図14に示すように、一対の略H字状パターン間の溝27における対向する側面間寸法は、上部から下部に向かって短くなっている。銀層3においても上部が最も溶解され、下方に向かって溶解量が小さくなっている。このため、一対の略H字状パターン間の溝26における対向する側面間寸法は、上部から下部に向かって短くなっている。
FIG. 13A is a schematic plan view of the wiring board after the etching process, FIG. 13B is a schematic side sectional view of the wiring board after the etching process, and is cut along the line xiiib-xiiib in FIG. A cross section is shown. 14A is a partially enlarged view showing the XIV part of FIG. 13A, and FIG. 14B is a schematic cross-sectional view taken along the line xivb-xivb of FIG. 14A. As shown in FIG. 13 and FIG. 14, in the etching process, etching proceeds from the outer surface, so that the upper part of the
なお、上述したように、金層2と銀層3とでは、銀層3の溶解速度の方が金層2の溶解速度よりも速い。このため、溝26の間隔は、溝27の間隔よりも大きい。
As described above, in the
溝26の側面は、銀層3の上部から下方に向かうほど側方(外方)に広がる傾斜面とされている。同様に、溝27の側面は、金層2の上部から下方に向かうほど側方(外方)に広がる傾斜面とされている。金層2は、銀層3に比べて溶解速度が遅いので、銀層3と金層2との境界外周部において段差部23が形成されている。金層2は、銀層3に比べて側方に突出するように形成される。また、焼成により形成された合金層4が、エッチング処理により露出される。つまり、エッチング処理により、金層2と銀層3の境界外周部に、金と銀の合金層4が形成される。積層構造部における外周側に、金層2が配置されること、および、金と銀の合金層4が形成されることにより、マイグレーションの抑制効果が向上し、かつ、硫化を抑制する効果も向上する。
The side surface of the
このような、第2の実施の形態によれば、第1の実施の形態と同様の作用効果を奏する。 According to such 2nd Embodiment, there exists an effect similar to 1st Embodiment.
−第3の実施の形態−
図15を参照して、第3の実施の形態に係るサーマルヘッド100Cついて説明する。図中、第1の実施の形態と同一または相当部分には同一符号を付し、相違点について主に説明する。図15は、図4と同様の図であり、第3の実施の形態に係るサーマルヘッド100Cの要部を示す模式図である。
-Third embodiment-
With reference to FIG. 15, a thermal head 100C according to a third embodiment will be described. In the figure, the same or corresponding parts as those in the first embodiment are denoted by the same reference numerals, and differences will be mainly described. FIG. 15 is a diagram similar to FIG. 4, and is a schematic diagram showing a main part of a
第3の実施の形態に係る配線基板は、絶縁基板12と、絶縁基板12上に設けられた銀層20Cと、絶縁基板12上において、銀層20Cと同一平面上に設けられ、銀層20Cよりもイオン化傾向が小さい金層19Cとを備えている。金層19Cは、銀層20Cの縁部上に重なる重なり部19aと、銀層20Cとは重ならない非重なり部19bとを有し、非重なり部19bがワイヤボンディング部(電極端子)18Cとして構成されている。本実施の形態では、銀層20Cおよび金層19の非重なり部19bは、それぞれグレーズ層13を介して絶縁基板12上に配置されている。
The wiring board according to the third embodiment is provided with the insulating
第3の実施の形態では、金層19Cの重なり部19aと銀層20Cとを積層構造とすることで、焼成により金と銀の合金層24Cを形成することができる。また、ワイヤボンディング部18Cは、金層19Cのみからなるので、マイグレーション耐性および硫化耐性も高い。
In the third embodiment, the overlapping
このような第3の実施の形態によれば、第1の実施の形態と同様に、マイグレーション耐性および硫化耐性の高い配線基板を提供できる。 According to the third embodiment, a wiring board having high migration resistance and high sulfidation resistance can be provided as in the first embodiment.
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
(変形例1)
上述した実施形態では、イオン化傾向が大きい第1導電層を銀層20,20B,20Cとし、イオン化傾向が小さい第2導電層を金層19,19B,19Cとした例について説明したが、本発明はこれに限定されない。第1導電層に、銅からなる銅層や、アルミニウムからなるアルミニウム層とし、第2導電層に、白金からなる白金層や、パラジウムからなるパラジウム層を採用してもよい。少なくとも第2導電層が、第1導電層よりもイオン化傾向が小さく、第2導電層を第1導電層よりも側方に突出させて段差部23ないし合金層24,24B,24Cを形成した種々の配線基板に本発明を適用できる。
The following modifications are also within the scope of the present invention, and one or a plurality of modifications can be combined with the above-described embodiment.
(Modification 1)
In the above-described embodiment, an example in which the first conductive layer having a large ionization tendency is the silver layers 20, 20B, and 20C and the second conductive layer having a small ionization tendency is the gold layers 19, 19B, and 19C has been described. Is not limited to this. The first conductive layer may be a copper layer made of copper or an aluminum layer made of aluminum, and the second conductive layer may be a platinum layer made of platinum or a palladium layer made of palladium. At least the second conductive layer has a lower ionization tendency than the first conductive layer, and the stepped
(変形例2)
第1および第2の実施の形態では、金層19,19Bおよび銀層20,20Bをそれぞれ印刷し、焼成することにより形成する例について説明したが、本発明はこれに限定されない。蒸着やスパッタリングにより金層19,19Bおよび銀層20,20Bのそれぞれを形成し、その後、金層19,19Bと銀層20,20Bの積層構造部に対して、一度のエッチング処理により段差部23を形成してもよい。なお、蒸着やスパッタリングにより金層19,19Bおよび銀層20,20Bを形成する場合、上述した合金層24,24Bは形成されない。つまり、段差部23のみを形成し、合金層24,24Bを形成しない場合も本発明の範囲内である。また、合金層24,24Bのみを形成し、段差部23を形成しない場合も本発明の範囲内である。合金層24,24Bのみを形成する場合もマイグレーション耐性および硫化耐性を向上することができる。なお、段差部23だけでなく合金層24を形成することで、マイグレーション耐性および硫化耐性を大きく向上できるので、段差部23および合金層24の双方を形成することが好ましい。
(Modification 2)
In the first and second embodiments, examples have been described in which the gold layers 19 and 19B and the silver layers 20 and 20B are formed by printing and firing, respectively, but the present invention is not limited to this. Each of the gold layers 19 and 19B and the silver layers 20 and 20B is formed by vapor deposition or sputtering, and then the stepped
(変形例3)
上述した実施の形態では、個別電極17のワイヤボンディング部18に段差部23を形成する例について説明したが、本発明はこれに限定されない。絶縁性保護膜7で被覆されていない配線部分に段差部23ないし合金層24を形成して、マイグレーションの発生を抑制してもよい。
(Modification 3)
In the above-described embodiment, the example in which the
(変形例4)
上述した実施の形態では、グレーズ層13を備えたサーマルヘッド100を例に説明したが、グレーズ層13を備えていないサーマルヘッドに本発明を適用してもよい。
(Modification 4)
In the embodiment described above, the
(変形例5)
上述した実施の形態では、サーマルヘッドの配線基板に本発明を適用する例について説明したが、本発明はこれに限定されない。種々の電子機器の基板に本発明を適用することができる。たとえば、原料ガスと水蒸気から触媒改質により水素を製造する水蒸気改質器における触媒の基板に本発明を適用することもできる。
(Modification 5)
In the above-described embodiment, the example in which the present invention is applied to the wiring board of the thermal head has been described, but the present invention is not limited to this. The present invention can be applied to substrates of various electronic devices. For example, the present invention can be applied to a catalyst substrate in a steam reformer that produces hydrogen from a source gas and steam by catalytic reforming.
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other embodiments conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention.
1 絶縁基板、2 金層、3 銀層、4 合金層、5 共通電極、5a 電極面、5b 帯状電極、6 発熱抵抗体、7 絶縁性保護膜、8 個別電極、9 ワイヤボンディング部、10 金ワイヤ、11 ドライバIC、12 絶縁基板、13 グレーズ層、14 低純度金層、15 高純度金層、16 封止樹脂、17 個別電極、18 ワイヤボンディング部、19 金層、20 銀層、23 段差部、24、合金層、26 溝、27 溝、30 プリント配線板、31 コネクタ、32 支持板、50 配線基板、100 サーマルヘッド 1 Insulating substrate, 2 Gold layer, 3 Silver layer, 4 Alloy layer, 5 Common electrode, 5a Electrode surface, 5b Strip electrode, 6 Heating resistor, 7 Insulating protective film, 8 Individual electrode, 9 Wire bonding part, 10 Gold Wire, 11 Driver IC, 12 Insulating substrate, 13 Glaze layer, 14 Low purity gold layer, 15 High purity gold layer, 16 Sealing resin, 17 Individual electrode, 18 Wire bonding part, 19 Gold layer, 20 Silver layer, 23 Step Part, 24, alloy layer, 26 groove, 27 groove, 30 printed wiring board, 31 connector, 32 support plate, 50 wiring board, 100 thermal head
Claims (8)
前記基板上において積層された第1導電層および第2導電層と、を備え、
前記第2導電層は、前記第1導電層よりもイオン化傾向が小さく、
前記第1導電層および前記第2導電層に対する一度のエッチング処理により、前記第2導電層が前記第1導電層よりも側方に突出した段差部ないし合金部を、前記第1導電層と前記第2導電層との境界外周部に設けた、配線基板。 An insulating substrate;
A first conductive layer and a second conductive layer laminated on the substrate,
The second conductive layer has a smaller ionization tendency than the first conductive layer,
A step portion or an alloy portion in which the second conductive layer protrudes laterally from the first conductive layer by one etching process on the first conductive layer and the second conductive layer is formed between the first conductive layer and the first conductive layer. A wiring board provided on the outer periphery of the boundary with the second conductive layer.
前記基板上において積層された第1導電層および第2導電層と、を備え、
前記第2導電層は、前記第1導電層よりもイオン化傾向が小さく、
前記第1導電層と前記第2導電層の境界外周部には、前記第2導電層が前記第1導電層よりも側方に突出した段差部ないし合金部が形成され、
前記第1導電層と前記第2導電層との位置精度または前記第1導電層および前記第2導電層からなる積層構造体の幅または間隔が、10μm以下とされている、配線基板。 An insulating substrate;
A first conductive layer and a second conductive layer laminated on the substrate,
The second conductive layer has a smaller ionization tendency than the first conductive layer,
A stepped portion or an alloy portion in which the second conductive layer protrudes laterally from the first conductive layer is formed at the outer periphery of the boundary between the first conductive layer and the second conductive layer.
The wiring board, wherein the positional accuracy between the first conductive layer and the second conductive layer or the width or interval of the laminated structure composed of the first conductive layer and the second conductive layer is 10 μm or less.
前記第1導電層は前記第2導電層上に設けられている、配線基板。 In the wiring board according to claim 1 or 2,
The wiring board, wherein the first conductive layer is provided on the second conductive layer.
前記第2導電層は前記第1導電層上に設けられている、配線基板。 In the wiring board according to claim 1 or 2,
The wiring board, wherein the second conductive layer is provided on the first conductive layer.
前記段差部ないし合金部は露出されている、配線基板。 In the wiring board as described in any one of Claim 1 thru | or 3,
The wiring board, wherein the stepped portion or the alloy portion is exposed.
前記基板上に設けられた第1導電層と、
前記基板上において、前記第1導電層と同一平面上に設けられ、前記第1導電層よりもイオン化傾向が小さい第2導電層と、を備え、
前記第2導電層は、前記第1導電層の縁部上に重なる重なり部と、前記第1導電層とは重ならない非重なり部とを有し、前記非重なり部が電極端子として構成されている、配線基板。 An insulating substrate;
A first conductive layer provided on the substrate;
A second conductive layer provided on the same plane as the first conductive layer and having a smaller ionization tendency than the first conductive layer on the substrate;
The second conductive layer has an overlapping portion that overlaps with an edge of the first conductive layer and a non-overlapping portion that does not overlap with the first conductive layer, and the non-overlapping portion is configured as an electrode terminal. Wiring board.
前記基板上に設けられたグレーズ層と、
前記グレーズ層上に設けられた発熱抵抗体と、
前記グレーズ層上に設けられた共通電極および複数の個別電極と、
前記個別電極の一部を覆う絶縁性の保護膜と、
前記個別電極に電流を流すドライバICと、
前記保護膜で覆われていない前記個別電極の電極端子と、前記ドライバICとを接続するワイヤとを備え、
前記段差部ないし合金部は、前記複数の個別電極のそれぞれの電極端子に形成されている、サーマルヘッド。 A thermal head comprising the wiring board according to claim 1,
A glaze layer provided on the substrate;
A heating resistor provided on the glaze layer;
A common electrode and a plurality of individual electrodes provided on the glaze layer;
An insulating protective film covering a part of the individual electrode;
A driver IC for supplying current to the individual electrodes;
An electrode terminal of the individual electrode not covered with the protective film, and a wire connecting the driver IC,
The stepped portion or the alloy portion is a thermal head formed at each electrode terminal of the plurality of individual electrodes.
前記第1導電層および前記第2導電層に対して、一度のエッチング処理により、前記第2導電層が前記第1導電層よりも側方に突出した段差部ないし合金部を、前記第1導電層と前記第2導電層との境界外周部に形成する、配線基板の製造方法。 On the insulating substrate, the first conductive layer and the second conductive layer having a smaller ionization tendency than the first conductive layer are stacked and arranged,
The first conductive layer and the second conductive layer are subjected to a single etching process so that the stepped portion or alloy portion in which the second conductive layer protrudes to the side of the first conductive layer is formed as the first conductive layer. A method of manufacturing a wiring board, which is formed on the outer periphery of the boundary between a layer and the second conductive layer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131532A JP2017017156A (en) | 2015-06-30 | 2015-06-30 | Wiring board, thermal head, and method for producing wiring board |
CN201680038327.5A CN107710886B (en) | 2015-06-30 | 2016-06-08 | Wiring board, thermal head, and method for manufacturing wiring board |
PCT/JP2016/067116 WO2017002565A1 (en) | 2015-06-30 | 2016-06-08 | Wiring board, thermal head, and method for producing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131532A JP2017017156A (en) | 2015-06-30 | 2015-06-30 | Wiring board, thermal head, and method for producing wiring board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018241398A Division JP6763008B2 (en) | 2018-12-25 | 2018-12-25 | Wiring board manufacturing method and thermal head manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017017156A true JP2017017156A (en) | 2017-01-19 |
Family
ID=57608446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015131532A Pending JP2017017156A (en) | 2015-06-30 | 2015-06-30 | Wiring board, thermal head, and method for producing wiring board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017017156A (en) |
CN (1) | CN107710886B (en) |
WO (1) | WO2017002565A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018167439A (en) * | 2017-03-29 | 2018-11-01 | 京セラ株式会社 | Thermal head and thermal printer |
EP3461398A2 (en) | 2017-09-29 | 2019-04-03 | Nidek Co., Ltd. | Oct apparatus |
JP2020198402A (en) * | 2019-06-05 | 2020-12-10 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
JP7558035B2 (en) | 2020-11-13 | 2024-09-30 | ローム株式会社 | Thermal printhead and manufacturing method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022133080A (en) * | 2021-03-01 | 2022-09-13 | アオイ電子株式会社 | Manufacturing method for thermal head and thermal head |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57170543A (en) * | 1981-04-14 | 1982-10-20 | Murata Mfg Co Ltd | Thick film printed circuit board |
JPH02277649A (en) * | 1989-04-20 | 1990-11-14 | Seiko Epson Corp | Manufacture of thermal head |
JPH10209611A (en) * | 1997-01-24 | 1998-08-07 | Matsushita Electric Ind Co Ltd | Manufacture of high-density wiring board |
JP2005243793A (en) * | 2004-02-25 | 2005-09-08 | Tohoku Pioneer Corp | Wiring board, wiring board forming method, and organic el panel |
JP2008166479A (en) * | 2006-12-28 | 2008-07-17 | Kobe Steel Ltd | Wiring board and method for forming wiring |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4570390B2 (en) * | 2004-04-26 | 2010-10-27 | 京セラ株式会社 | Wiring board and manufacturing method thereof |
JP5638627B2 (en) * | 2010-12-25 | 2014-12-10 | 京セラ株式会社 | Thermal head and thermal printer equipped with the same |
JP5952089B2 (en) * | 2012-01-25 | 2016-07-13 | ローム株式会社 | Manufacturing method of fine wiring pattern and thermal print head |
JP6202721B2 (en) * | 2013-04-08 | 2017-09-27 | アオイ電子株式会社 | Circuit board and thermal print head using the same |
-
2015
- 2015-06-30 JP JP2015131532A patent/JP2017017156A/en active Pending
-
2016
- 2016-06-08 WO PCT/JP2016/067116 patent/WO2017002565A1/en active Application Filing
- 2016-06-08 CN CN201680038327.5A patent/CN107710886B/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57170543A (en) * | 1981-04-14 | 1982-10-20 | Murata Mfg Co Ltd | Thick film printed circuit board |
JPH02277649A (en) * | 1989-04-20 | 1990-11-14 | Seiko Epson Corp | Manufacture of thermal head |
JPH10209611A (en) * | 1997-01-24 | 1998-08-07 | Matsushita Electric Ind Co Ltd | Manufacture of high-density wiring board |
JP2005243793A (en) * | 2004-02-25 | 2005-09-08 | Tohoku Pioneer Corp | Wiring board, wiring board forming method, and organic el panel |
JP2008166479A (en) * | 2006-12-28 | 2008-07-17 | Kobe Steel Ltd | Wiring board and method for forming wiring |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018167439A (en) * | 2017-03-29 | 2018-11-01 | 京セラ株式会社 | Thermal head and thermal printer |
EP3461398A2 (en) | 2017-09-29 | 2019-04-03 | Nidek Co., Ltd. | Oct apparatus |
JP2020198402A (en) * | 2019-06-05 | 2020-12-10 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
JP7181839B2 (en) | 2019-06-05 | 2022-12-01 | 日本特殊陶業株式会社 | Wiring board and method for manufacturing wiring board |
JP7558035B2 (en) | 2020-11-13 | 2024-09-30 | ローム株式会社 | Thermal printhead and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2017002565A1 (en) | 2017-01-05 |
CN107710886A (en) | 2018-02-16 |
CN107710886B (en) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017002565A1 (en) | Wiring board, thermal head, and method for producing wiring board | |
US7782173B2 (en) | Chip resistor | |
US9358804B2 (en) | Fine wiring pattern, manufacturing method thereof, and thermal print head | |
JP6364383B2 (en) | Wiring board and thermal head | |
JP7107478B2 (en) | Resistive elements and resistive element assemblies | |
JP6763008B2 (en) | Wiring board manufacturing method and thermal head manufacturing method | |
JP2007194399A (en) | Chip resistor and its manufacturing method | |
JP5706186B2 (en) | Chip resistor and manufacturing method thereof | |
JP2024015453A (en) | Resistor | |
JP2006310277A (en) | Chip type fuse | |
US9668348B2 (en) | Multi-terminal electronic component, method of manufacturing the same, and board having the same | |
JP2008182128A (en) | Chip resistor | |
EP0059102A2 (en) | Crossover construction of thermal-head | |
US20140022047A1 (en) | Electric power fuse | |
JP2006024878A (en) | Wiring board of multiple allocation and its manufacturing method | |
WO2020170750A1 (en) | Resistor | |
CN114670553A (en) | Thermal print head and method of manufacturing the same | |
JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
JP5135745B2 (en) | Chip component and manufacturing method thereof | |
JP2022114596A (en) | Thermal print head and method for manufacturing the same | |
JP2000188204A (en) | Resistor and its manufacture | |
JP2022029649A (en) | Circuit board | |
JPH11204303A (en) | Resistor and its manufacture | |
JP2008078294A (en) | Chip component and manufacturing method thereof | |
CN114475011A (en) | Thermal print head and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180524 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181016 |