JPH10209611A - Manufacture of high-density wiring board - Google Patents

Manufacture of high-density wiring board

Info

Publication number
JPH10209611A
JPH10209611A JP1087997A JP1087997A JPH10209611A JP H10209611 A JPH10209611 A JP H10209611A JP 1087997 A JP1087997 A JP 1087997A JP 1087997 A JP1087997 A JP 1087997A JP H10209611 A JPH10209611 A JP H10209611A
Authority
JP
Japan
Prior art keywords
electrode
substrate
paste
composition
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1087997A
Other languages
Japanese (ja)
Inventor
Kazuhiro Miura
和裕 三浦
Noboru Mori
昇 毛利
Masaaki Hayama
雅昭 葉山
Akira Hashimoto
晃 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1087997A priority Critical patent/JPH10209611A/en
Publication of JPH10209611A publication Critical patent/JPH10209611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a high-density wiring board wherein migration between wiring electrodes can be prevented. SOLUTION: A pasty composition 2 of ITO(indium tin oxide) is printed on a fired ceramic substrate 1 in a specified pattern. A pasty composition 3 composed of at least organic binder and solvent containing Ag-Pt as conductor material, smaller in size than the specified pattern, is printed on a thick film of the formed pasty composition. The substrate with the thick-film pattern of the pasty composition formed thereon is fired. As a result, since upper electrodes 3 are not in direct contact with the ceramic substrate 1, an electrode film 2 positioned at lower level is capable of preventing migration between conductors due to the ionization of the upper electrodes 3. Therefore, defect in the substrate due to short-circuiting in the wiring electrode pattern can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体LSI、チッ
プ部品などを搭載し、かつそれらを相互配線するための
高密度配線基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high-density wiring board for mounting semiconductor LSIs, chip components, etc. and interconnecting them.

【0002】[0002]

【従来の技術】近年、半導体LSI、チップ部品等は小
型、軽量化が進んでおり、これらを実装する配線基板も
小型、軽量化が望まれている。このような要求に対し
て、セラミック配線基板や樹脂基板において、高密度配
線を形成し、薄膜化を行っていくことが、今日のエレク
トロニクス業界において重要視されている。
2. Description of the Related Art In recent years, semiconductor LSIs, chip components, and the like have been reduced in size and weight, and it has been desired to reduce the size and weight of wiring boards on which they are mounted. In order to meet such demands, forming high-density wiring on a ceramic wiring substrate or a resin substrate and making the wiring thinner is regarded as important in today's electronics industry.

【0003】この配線基板に使用される電極材料として
の導体組成物は、一般に導電性金属、無機酸化物、ガラ
ス粉末が有機媒体中に分散されているペースト状組成物
である。現在、使用されている導体材料は一般的に、A
g、Cu、Pdまたはそれらの混合物が用いられてい
る。これらの金属は従来使用されたタングステン、モリ
ブデンなどに比べ導体抵抗が低く、且つ使用できる設備
も安全で低コストに製造できる。
[0003] The conductor composition as an electrode material used for this wiring board is generally a paste composition in which a conductive metal, an inorganic oxide, and a glass powder are dispersed in an organic medium. Currently, the conductor materials used are generally A
g, Cu, Pd or mixtures thereof are used. These metals have lower conductor resistance than conventionally used tungsten, molybdenum, and the like, and can be used with safe equipment at low cost.

【0004】これらの導体材料を使用した発明として
は、まず特開平5−21934号公報では、混成集積回
路用基板の電極にPt−Ag系、Ag−Pd系のペース
トを使用して電極を得ている。またCu電極を使用する
発明としては、特開昭57−53321号公報がある。
これは基板上にCuペーストをスクリーン印刷にて配線
パターンを形成し、乾燥後、Cuの融点以下の温度(8
50〜950℃程度)で、かつCuが酸化されず導体ペ
ースト中の有機成分が十分燃焼するように酸素分圧を制
御した窒素雰囲気中で焼成を行うものである。
As an invention using these conductor materials, Japanese Patent Application Laid-Open No. Hei 5-21934 discloses a method of obtaining an electrode by using a Pt-Ag-based or Ag-Pd-based paste for an electrode of a substrate for a hybrid integrated circuit. ing. Further, as an invention using a Cu electrode, there is JP-A-57-53321.
In this method, a wiring pattern is formed by screen printing a Cu paste on a substrate, and after drying, a temperature (8
The firing is performed in a nitrogen atmosphere with a controlled oxygen partial pressure so that Cu is not oxidized and organic components in the conductor paste are sufficiently burned without oxidizing Cu.

【0005】[0005]

【発明が解決しようとする課題】以上の様に配線基板に
はAg、Cu、Pdまたはそれらの混合物が用いられて
いるがここには課題がある。それは配線電極におけるマ
イグレーションの問題である。マイグレーションとは材
料の表面、または内部を金属イオンが移動する現象であ
り、その中でも、イオンマイグレーションでは、絶縁材
料を介して2つの導体が置かれ、その導体間に電圧が負
荷されると、絶縁材料の加水分解や導体イオンの生成に
伴い、リーク電流が流れ、その流れによって導体イオン
(主に陽極イオン)が導体間を移動する現象が起こる。
この現象が基板の配線間で起きてしまうと、電極パター
ンがショートし、基板の不良原因となってしまう。小型
化を図るために、今後より高密度の基板になっていく場
合、各々の配線間が狭くなっていくことは必定であり、
この為マイグレーションを抑える試みが必要となるので
ある。
As described above, Ag, Cu, Pd or a mixture thereof is used for a wiring board, but there is a problem here. That is the problem of migration in the wiring electrodes. Migration is a phenomenon in which metal ions move on the surface or inside of a material. Among them, in ion migration, two conductors are placed via an insulating material, and when a voltage is applied between the conductors, the insulation occurs. Leakage current flows along with hydrolysis of the material and generation of conductor ions, and the flow causes a phenomenon that conductor ions (mainly anodic ions) move between conductors.
If this phenomenon occurs between the wirings on the substrate, the electrode pattern is short-circuited, which causes a failure of the substrate. In order to reduce the size, if the density of the substrate becomes higher in the future, it is inevitable that the distance between the wirings will be narrower.
Therefore, an attempt to suppress migration is necessary.

【0006】本発明は上記課題を解決するためのもので
ある。
The present invention has been made to solve the above problems.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に本発明は、焼成を行った基板上にAu、もしくはRu
2、もしくはITOのペースト状組成物を所定のパタ
ーンで印刷を行い、その形成されたペースト状組成物の
厚膜上に、Ag、もしくはAg−Pd、もしくはAg−
Pt、もしくはCuの粉体を導体材料として含む少なく
とも有機バインダ、溶剤からなるペースト状組成物を、
前記所定のパターンサイズよりも小さいサイズで印刷を
行い、そのペース状組成物の厚膜パターンの形成した基
板を焼成するものであり、これによりマイグレーション
を抑えることができ、配線電極パターンのショートによ
る基板の不良を防ぐことができる。
In order to solve the above-mentioned problems, the present invention provides a method in which Au or Ru is deposited on a fired substrate.
The paste composition of O 2 or ITO is printed in a predetermined pattern, and Ag, Ag-Pd, or Ag-Pd is formed on the thick film of the formed paste composition.
Pt, or at least an organic binder containing a powder of Cu as a conductive material, a paste composition comprising a solvent,
The printing is performed in a size smaller than the predetermined pattern size, and the substrate on which the thick film pattern of the pace-like composition is formed is baked, whereby the migration can be suppressed, and the substrate due to the short-circuit of the wiring electrode pattern is formed. Can be prevented.

【0008】[0008]

【発明の実施の形態】本発明の請求項1に記載の発明
は、焼成を行った基板上にAu、もしくはRuO2、も
しくはITOのペースト状組成物を所定のパターンで印
刷を行い、その形成されたペースト状組成物の厚膜上
に、Ag、もしくはAg−Pd、もしくはAg−Pt、
もしくはCuの粉体を導体材料として含む少なくとも有
機バインダ、溶剤からなるペースト状組成物を、前記所
定のパターンサイズよりも小さいサイズで印刷を行い、
そのペース状組成物の厚膜パターンの形成した基板を焼
成することを特徴とする高密度配線基板の製造方法であ
り、イオン化のしにくい材料であるAu、もしくはRu
2、もしくはITOの電極の上にAg、もしくはAg
−Pd、もしくはAg−Pt、もしくはCuの導体材料
の電極を下部にくる電極パターンサイズよりも大きくな
らないように位置していることにより、上部電極がセラ
ミック基板に直に接していないため、下部に位置する電
極膜が上部電極のイオン化による導体間の移動を抑える
ことが出来、その結果配線電極パターンのショートによ
る基板の不良を防ぐことが出来るという作用を有するも
のである。
The invention according to claim 1 of the embodiment of the present invention performs printing Au on a substrate subjected to calcination, or RuO 2, or a paste-like composition of the ITO in a predetermined pattern, the formation Ag, or Ag-Pd, or Ag-Pt, on the thick film of the paste composition thus obtained.
Alternatively, at least an organic binder containing a Cu powder as a conductive material, a paste-like composition comprising a solvent, and printed in a size smaller than the predetermined pattern size,
A method for manufacturing a high-density wiring board, characterized by baking a substrate on which a thick film pattern of a pace-like composition is formed, wherein Au or Ru is a material that is difficult to ionize.
Ag or Ag on O 2 or ITO electrode
-Pd, or Ag-Pt, or Cu is positioned so that the electrode of the conductive material is not larger than the size of the electrode pattern at the bottom, so that the upper electrode is not directly in contact with the ceramic substrate. The located electrode film can suppress the movement between conductors due to the ionization of the upper electrode, and as a result, can prevent the failure of the substrate due to the short circuit of the wiring electrode pattern.

【0009】請求項2に記載の発明は、焼成を行った基
板上にAu、もしくはRuO2、もしくはITOのペー
スト状組成物を所定のパターンで印刷を行った後、前記
基板の焼成を行い、前記所定のパターンの厚膜上に、A
g、もしくはAg−Pd、もしくはAg−Pt、もしく
はCuの粉体を導体材料として含む少なくとも有機バイ
ンダ、溶剤からなるペースト状組成物を、前記所定のパ
ターンサイズよりも小さいサイズで印刷を行い、そのペ
ースト状組成物の厚膜パターンの形成した基板を焼成す
ることを特徴とするセラミック配線基板の製造方法であ
り、導体材料の電極の下に位置するAu、もしくはRu
2、もしくはITOの電極を上部電極と個別に焼成す
る事により、上部電極との合金化を防ぎ、より下部の電
極膜が上部電極のイオンの導体間の移動を抑えることが
出来、その結果配線電極パターンのショートによる基板
の不良を防ぐことが出来るという作用を有するものであ
る。
The invention according to claim 2 is to print a paste composition of Au, RuO 2 , or ITO in a predetermined pattern on the fired substrate, and then fire the substrate. On the thick film of the predetermined pattern, A
g, or Ag-Pd, or Ag-Pt, or a paste-like composition comprising at least an organic binder and a solvent containing a powder of Cu as a conductive material, and printing with a size smaller than the predetermined pattern size. A method for manufacturing a ceramic wiring board, comprising baking a substrate on which a thick film pattern of a paste-like composition is formed, wherein Au or Ru is located below an electrode of a conductive material.
By firing the O 2 or ITO electrode separately from the upper electrode, alloying with the upper electrode can be prevented, and the lower electrode film can suppress the movement of ions of the upper electrode between conductors. As a result, This has the function of preventing the failure of the substrate due to the short circuit of the wiring electrode pattern.

【0010】請求項3に記載の発明は、少なくとも有機
バインダ、溶剤を含むガラス・セラミックからなるグリ
ーンシート上にAu、もしくはRuO2、もしくはIT
Oのペースト状組成物を所定のパターンで印刷を行い、
その形成されたペースト状組成物の厚膜上に、Ag、も
しくはAg−Pd、もしくはAg−Pt、もしくはCu
の粉体を導体材料として含む少なくとも有機バインダ、
溶剤からなるペースト状組成物を、前記所定のパターン
サイズよりも小さいサイズで印刷を行い、その導体ペー
スト状組成物の厚膜上に、Au、もしくはRuO2、も
しくはITOのペースト状組成物を、前記導体厚膜パタ
ーンサイズよりも大きいサイズで印刷を行い、そのペー
スト状組成物の厚膜パターンの形成したグリーンシート
を必要枚数積層を行い、前記グリーンシート積層体を焼
成することを特徴とする高密度配線基板の製造方法であ
り、この様にAu、もしくはRuO2、もしくはITO
の電極膜が導体電極を挟み込む構造をとることにより導
体材料のイオンの移動を抑えることが出来、マイグレー
ションがより起きやすいとされる低温焼成ガラス・セラ
ミック多層基板において配線が内層や、表層に形成され
る場合においても、配線電極パターンのショートによる
基板の不良を防ぐことが出来るという作用を有するもの
である。
According to a third aspect of the present invention, Au, RuO 2 , or IT is formed on a green sheet made of glass ceramic containing at least an organic binder and a solvent.
Printing the paste-like composition of O in a predetermined pattern,
Ag, Ag-Pd, or Ag-Pt, or Cu is formed on the thick film of the formed paste-like composition.
At least an organic binder containing a powder of as a conductive material,
A paste composition composed of a solvent is printed at a size smaller than the predetermined pattern size, and a paste composition of Au, RuO 2 , or ITO is formed on a thick film of the conductor paste composition. Printing with a size larger than the conductor thick film pattern size, laminating a required number of green sheets on which a thick film pattern of the paste composition is formed, and firing the green sheet laminate. This is a method for manufacturing a high-density wiring board, such as Au, RuO 2 , or ITO.
The structure of the electrode film sandwiching the conductor electrode can suppress the movement of ions of the conductor material, and the wiring is formed in the inner layer or the surface layer in the low temperature fired glass / ceramic multilayer substrate, which is considered to be more likely to cause migration. In such a case, it is possible to prevent the failure of the substrate due to the short circuit of the wiring electrode pattern.

【0011】請求項4に記載の発明は、印刷を行うA
u、もしくはRuO2、もしくはITOのペースト状組
成物が、Au、もしくはRuO2、もしくはITOの粉
体を含み、少なくとも有機バインダ、溶剤を加え、焼成
後にAu、もしくはRuO2、もしくはITOの導体膜
となる有機金属のペーストであることを特徴とする請求
項1から3のいずれかに記載の高密度配線基板の製造方
法であり、上記のようなイオン化しにくい材料を使用す
ることで、Au、もしくはRuO2、もしくはITOの
電極膜が上部電極のイオンの導体間の移動を抑えるとい
う作用を有するものである。
According to a fourth aspect of the present invention, there is provided a method for performing printing
u, or RuO 2 , or ITO paste-like composition contains Au, RuO 2 , or ITO powder, at least an organic binder and a solvent, and after firing, Au, RuO 2 , or ITO conductive film 4. The method for manufacturing a high-density wiring board according to claim 1, wherein the paste is made of an organic metal. Alternatively, the electrode film of RuO 2 or ITO has an effect of suppressing the movement of ions of the upper electrode between conductors.

【0012】請求項5に記載の発明は、樹脂系の基板上
にAu、もしくはRuO2、もしくはITOのペースト
状組成物を所定のパターンで印刷を行い、その形成され
たペースト状組成物の厚膜上に、Ag、もしくはAg−
Pd、もしくはAg−Pt、もしくはCuの粉体を導体
材料として含む少なくとも有機バインダ、溶剤からなる
ペースト状組成物を、前記所定のパターンサイズよりも
小さいサイズで印刷を行い、そのペースト状組成物の厚
膜パターンを硬化させ、導体配線を形成することを特徴
とする高密度配線基板の製造方法であり、Au、もしく
はRuO2、もしくはITOの電極の上に導体材料の電
極を下部にくる電極パターンサイズよりも大きくならな
いように形成することで、ガラス・エポキシ基板のよう
な樹脂基板においてもマイグレーションを抑える効果を
有し、配線電極パターンのショートによる基板の不良を
防ぐことが出来るものである。
According to a fifth aspect of the present invention, a paste composition of Au, RuO 2 , or ITO is printed in a predetermined pattern on a resin-based substrate, and the thickness of the formed paste composition is determined. Ag or Ag-
Pd, or Ag-Pt, or at least an organic binder containing a powder of Cu as a conductive material, a paste-like composition comprising a solvent is printed in a size smaller than the predetermined pattern size, and the paste-like composition is printed. A method for manufacturing a high-density wiring board, characterized in that a thick film pattern is cured to form a conductor wiring, wherein an electrode of a conductor material is provided below an electrode of Au, RuO 2 , or ITO. By being formed so as not to be larger than the size, it has an effect of suppressing migration even in a resin substrate such as a glass epoxy substrate, and can prevent a failure of the substrate due to a short circuit of the wiring electrode pattern.

【0013】請求項6に記載の発明は、印刷を行うA
u、もしくはRuO2、もしくはITOのペースト状組
成物が、Au、もしくはRuO2、もしくはITOの粉
体を含み、少なくとも有機バインダ、溶剤を加え、有機
バインダにはエポキシ樹脂、もしくはフェノール樹脂を
使用しているペーストであることを特徴とする請求項5
に記載の高密度配線基板の製造方法であり、この様な硬
化タイプのペーストを使用することで焼成を行わない樹
脂基板においてもマイグレーションを抑える構造をとる
ことができるものである。
[0013] According to a sixth aspect of the present invention, there is provided an image forming apparatus, comprising:
The paste composition of u, RuO 2 , or ITO contains Au, RuO 2 , or ITO powder, and at least an organic binder and a solvent are added. An epoxy resin or a phenol resin is used for the organic binder. 6. A paste according to claim 5, wherein
The use of such a hardening type paste makes it possible to adopt a structure that suppresses migration even on a resin substrate that is not fired.

【0014】以下に本発明の実施の形態について図1か
ら図4を用いて説明する。 (実施の形態1)以下に、本発明の高密度配線基板の製
造方法の実施の形態1について、図面を参照しながら説
明する。
An embodiment of the present invention will be described below with reference to FIGS. (Embodiment 1) Hereinafter, Embodiment 1 of a method for manufacturing a high-density wiring board of the present invention will be described with reference to the drawings.

【0015】図1はセラミック基板の構造を示し、
(a)は全基板の断面図、(b)は表層平面図、(c)
は本実施の形態のセラミック基板における水滴滴下試験
において電極間をブリッジした状態を示す模式図を示
す。セラミック基板1にITO電極2を形成し、その上
にAg−Pt電極3を形成し、各配線間を端子電極4で
接続を行っている。
FIG. 1 shows the structure of a ceramic substrate.
(A) is a sectional view of the entire substrate, (b) is a plan view of the surface layer, (c)
FIG. 2 is a schematic diagram showing a state in which the electrodes are bridged in a water drop test on the ceramic substrate of the present embodiment. An ITO electrode 2 is formed on a ceramic substrate 1, an Ag-Pt electrode 3 is formed thereon, and each wiring is connected by a terminal electrode 4.

【0016】以下に製造方法を説明する。セラミック基
板上に、スクリーン印刷にてITOのペーストを使用し
てITO電極2のパターンを形成し、パターン形成を行
った基板をピーク温度850℃ 10分保持で焼成を行
い、ITO電極2を形成した。次に、セラミック基板の
ITO電極2を形成した上にAg−Ptペーストで、A
g−Pt電極3のパターンと端子電極4のパターンをス
クリーン印刷で形成を行った。この時Ag−Pt電極3
のパターンはITO電極2よりも小さなパターンにて形
成した。そして前記厚膜パターンの形成した基板をピー
ク温度850℃10分保持で焼成を行い、Ag−Pt電
極3と端子電極4を形成する。この時比較の基板として
Ag−Pt電極下部にITO電極を形成していない基板
も作製した。上記の作業で形成したガラス・セラミック
基板において、水滴5の滴下試験を行った。
The manufacturing method will be described below. A pattern of the ITO electrode 2 was formed on the ceramic substrate by screen printing using an ITO paste, and the substrate on which the pattern was formed was baked at a peak temperature of 850 ° C. for 10 minutes to form the ITO electrode 2. . Next, after the ITO electrode 2 of the ceramic substrate was formed, A-Pt paste
The pattern of the g-Pt electrode 3 and the pattern of the terminal electrode 4 were formed by screen printing. At this time, the Ag-Pt electrode 3
Was formed as a pattern smaller than the ITO electrode 2. Then, the substrate on which the thick film pattern is formed is baked at a peak temperature of 850 ° C. for 10 minutes to form an Ag-Pt electrode 3 and a terminal electrode 4. At this time, a substrate in which an ITO electrode was not formed under the Ag-Pt electrode was also manufactured as a comparative substrate. A drop test of the water droplet 5 was performed on the glass / ceramic substrate formed by the above operation.

【0017】この試験は純水の一滴を電極間のギャップ
滴下として、電極間をブリッジさせてから両端子電極に
電圧を負荷する方法である。試験負荷電圧は20Vで行
い、電流値が10mAをこえるところまで測定を続け
た。Agのみで電極を形成した基板では、40秒経過時
点で10mAをこえていた。これに比較して、Ag電極
の下にAuを形成してあるものは300秒で10mAを
こえ、Ag電極単体のものよりも過電流が流れる時間が
7倍以上延びていた。
This test is a method in which one drop of pure water is used as a gap drop between electrodes to bridge the electrodes and then to apply a voltage to both terminal electrodes. The test load voltage was 20 V, and the measurement was continued until the current value exceeded 10 mA. In the case of the substrate on which the electrode was formed using only Ag, the current exceeded 10 mA after 40 seconds. In comparison, the case in which Au was formed under the Ag electrode exceeded 10 mA in 300 seconds, and the time during which the overcurrent flowed was longer than that of the Ag electrode alone by 7 times or more.

【0018】以上の結果からみても、Ag−Pt電極の
下部にITO電極を配置することにより、マイグレーシ
ョンを抑える効果を有するものである。
From the above results, it can be seen that arranging the ITO electrode below the Ag-Pt electrode has the effect of suppressing migration.

【0019】(実施の形態2)以下に、本発明の高密度
配線基板の製造方法の実施の形態2について、図面を参
照しながら説明する。
(Embodiment 2) Hereinafter, Embodiment 2 of the method for manufacturing a high-density wiring board of the present invention will be described with reference to the drawings.

【0020】図2はセラミック基板の構造を示し、
(a)は全配線基板の断面図、(b)は基板表層の平面
図を示す。セラミック基板11の表面にRuO2電極1
2、その上にAg−Pd電極13、各配線電極間を接続
するための端子電極14をそれぞれ形成している。
FIG. 2 shows the structure of the ceramic substrate.
(A) is a sectional view of the entire wiring board, and (b) is a plan view of the surface layer of the board. RuO 2 electrode 1 on the surface of ceramic substrate 11
2. An Ag-Pd electrode 13 and a terminal electrode 14 for connecting between the respective wiring electrodes are formed thereon.

【0021】以下に製造方法を説明する。セラミック基
板11上に、スクリーン印刷にてRuO2のペーストを
使用してRuO2電極12のパターンを形成し、RuO2
電極12のパターンの形成した上にAg−Pdペースト
にて、Ag−Pd電極13のパターンと端子電極14の
パターンをスクリーン印刷で形成を行った。この時Ag
−Pd電極13のパターンはRuO2電極12のパター
ンよりも小さなパターンにて形成した。そして前記厚膜
パターンの形成した基板を、ピーク温度900℃ 10
分保持で焼成を行い、Ag−Pd電極13と端子電極1
4を形成する。この時比較の基板としてAg−Pd電極
下部にRuO2電極を形成していない基板も作製した。
The manufacturing method will be described below. On the ceramic substrate 11, using the RuO 2 paste to form a pattern of RuO 2 electrode 12 by screen printing, RuO 2
After the pattern of the electrode 12 was formed, a pattern of the Ag-Pd electrode 13 and a pattern of the terminal electrode 14 were formed by screen printing using an Ag-Pd paste. At this time Ag
The pattern of the Pd electrode 13 was formed in a smaller pattern than the pattern of the RuO 2 electrode 12. Then, the substrate on which the thick film pattern is formed is heated at a peak temperature of 900 ° C. 10
Sintering is performed by holding the Ag-Pd electrode 13 and the terminal electrode 1
4 is formed. At this time, a substrate having no RuO 2 electrode under the Ag-Pd electrode was also prepared as a comparative substrate.

【0022】上記の作業で形成したセラミック基板にお
いて恒温恒湿負荷試験を行った。この試験は両端子電極
に電圧を連続で負荷し、恒温恒湿槽にて長時間放置する
方法である。恒温恒湿槽の条件は、60℃、95%R
H、連続負荷電圧5.0Vで試験を行いショート発生時
間での比較を行った。RuO2の下部電極の無い場合は
200Hの時点でショートが発生している。しかしRu
2電極を下部に形成している場合には、1000H経
過後でもショートは発生していなかった。
A constant temperature / humidity load test was performed on the ceramic substrate formed by the above operation. This test is a method in which a voltage is continuously applied to both terminal electrodes and left for a long time in a thermo-hygrostat. The condition of the thermo-hygrostat is 60 ° C, 95% R
H, a test was performed at a continuous load voltage of 5.0 V, and a comparison was made at the short-circuit occurrence time. If there is no lower electrode of RuO 2 , a short circuit occurs at 200H. But Ru
When the O 2 electrode was formed at the lower portion, no short circuit occurred even after 1000 H.

【0023】このように恒温恒湿負荷試験においても、
RuO2の下部電極を形成することにより、Ag−Pd
のマイグレーションを抑えることが出来、電極ショート
を防ぐことが出来るものである。
As described above, even in the constant temperature / humidity load test,
By forming the lower electrode of RuO 2 , Ag-Pd
Migration can be suppressed, and electrode short-circuit can be prevented.

【0024】(実施の形態3)以下に、本発明の高密度
配線基板の製造方法の実施の形態3について、図面を参
照しながら説明する。
(Embodiment 3) Hereinafter, Embodiment 3 of a method for manufacturing a high-density wiring board according to the present invention will be described with reference to the drawings.

【0025】図3はガラス・セラミック多層基板の構造
を示し、(a)は全積層体の断面図、(b)は表層平面
図を示す。(c)〜(e)には各内層平面図を示す。ガ
ラス・セラミック基板21にAu下部電極22を形成、
その上にAg電極23を形成、その上にAu上部電極2
4を形成している。前記電極膜を引き出し電極25につ
なぎ、それぞれをビア電極26にて多層基板表層まで引
き出し表層端子電極27へとつないでいる。
FIGS. 3A and 3B show the structure of the glass-ceramic multilayer substrate. FIG. 3A is a cross-sectional view of the entire laminate, and FIG. 3B is a plan view of the surface layer. (C) to (e) are plan views of each inner layer. Forming an Au lower electrode 22 on a glass / ceramic substrate 21;
An Ag electrode 23 is formed thereon, and an Au upper electrode 2 is formed thereon.
4 are formed. The electrode film is connected to the extraction electrode 25, and each is connected to the surface layer of the multilayer substrate by the via electrode 26 and connected to the surface electrode 27.

【0026】以下に製造方法を説明する。ガラス・セラ
ミックのグリーンシート上に、スクリーン印刷にてAu
の有機金属のペーストを使用してAu下部電極22のパ
ターンを形成し、Au下部電極22を形成した上にAg
ペーストで、Ag電極23のパターンと引き出し電極2
5のパターンをスクリーン印刷で形成を行った。この時
Ag電極23のパターンはAu下部電極22のパターン
よりも小さなパターンにて形成した。次にAg電極23
の厚膜パターン上にスクリーン印刷にてAuの有機金属
のペーストを使用してAu上部電極24のパターンを形
成した。この時Au上部電極24のパターンはAg電極
23のパターンよりも大きいパターンにて形成した。
The manufacturing method will be described below. Au by screen printing on glass / ceramic green sheet
The pattern of the Au lower electrode 22 is formed using the organic metal paste of
With the paste, the pattern of the Ag electrode 23 and the lead electrode 2
The pattern No. 5 was formed by screen printing. At this time, the pattern of the Ag electrode 23 was formed in a smaller pattern than the pattern of the Au lower electrode 22. Next, the Ag electrode 23
The pattern of the Au upper electrode 24 was formed on the thick film pattern of the above by screen printing using an organic metal paste of Au. At this time, the pattern of the Au upper electrode 24 was formed in a pattern larger than the pattern of the Ag electrode 23.

【0027】次に、パターン形成を行っていないガラス
セラミックのグリーンシートにパンチャーにてビア穴を
あけ、ビア電極26を形成するために、Agペーストで
ビア埋めを行う。そして配線電極パターンの形成を行っ
たグリーンシートと、ビアパターンの形成したグリーン
シートを必要枚数積層を行い、この状態で熱圧着して積
層体を形成した。熱圧着条件は、温度が80℃、圧力は
200kg/cm2であった。このグリーンシート積層体を
ピーク温度900℃ 10分保持で焼成を行い、ガラス
・セラミック基板21、Au下部電極22、Ag電極2
3をAu上部電極24、引き出し電極25、ビア電極2
6を形成した。
Next, a via hole is made with a puncher on a glass-ceramic green sheet on which no pattern has been formed, and a via pad is filled with an Ag paste in order to form a via electrode 26. Then, a required number of the green sheets on which the wiring electrode patterns were formed and the green sheets on which the via patterns were formed were laminated, and in this state, thermocompression bonding was performed to form a laminate. The thermocompression bonding conditions were a temperature of 80 ° C. and a pressure of 200 kg / cm 2 . The green sheet laminate was fired at a peak temperature of 900 ° C. for 10 minutes, and the glass / ceramic substrate 21, the Au lower electrode 22, and the Ag electrode 2 were fired.
3 is an Au upper electrode 24, a lead electrode 25, and a via electrode 2
6 was formed.

【0028】次に、ビア電極26と接続をとるために、
表層端子電極27のパターンをスクリーン印刷で形成を
行い、ピーク温度850℃ 10分保持で焼成を行い、
表層端子電極27を形成する。この時比較の基板として
Ag電極上下部にAu電極を形成していない基板も作製
した。この時内層の電極は、Auに有機金属のペースト
を使用しているため、Ag電極とAuの上下電極をあわ
せても12μmの厚みであり基板の平坦性には問題がな
かった。
Next, in order to establish connection with the via electrode 26,
The pattern of the surface layer terminal electrode 27 is formed by screen printing, and baked at a peak temperature of 850 ° C. for 10 minutes.
A surface terminal electrode 27 is formed. At this time, a substrate having no Au electrode formed on the upper and lower portions of the Ag electrode was also prepared as a comparative substrate. At this time, since the inner layer electrode uses an organic metal paste for Au, even if the Ag electrode and the upper and lower electrodes of Au are combined, the thickness is 12 μm, and there is no problem in the flatness of the substrate.

【0029】上記の作業で形成したガラス・セラミック
多層基板において、恒温恒湿負荷試験を行った。恒温恒
湿槽の条件は、60℃、95%RH、連続負荷電圧5.
0Vで試験を行いショート発生時間での比較を行った。
Auの上下部電極の無い場合は100Hの時点で内層全
ての配線においてショートが発生している。しかしAu
電極を上下部に形成している場合には、1000H経過
後でもショートは発生していなかった。
A constant temperature and humidity load test was performed on the glass / ceramic multilayer substrate formed by the above operation. The condition of the thermo-hygrostat is 60 ° C., 95% RH, continuous load voltage 5.
The test was performed at 0 V, and the comparison was made at the time of occurrence of short circuit.
When there is no upper and lower electrode of Au, short-circuiting has occurred in all the wirings in the inner layer at 100H. But Au
When the electrodes were formed on the upper and lower portions, no short circuit occurred even after 1000H.

【0030】このようにガラス・セラミック基板の内層
に位置する場合においても、Auの上下部電極を形成す
ることにより、Agのマイグレーションを抑えることが
出来、電極ショートを防ぐことが出来るものである。
Even in the case of being located in the inner layer of the glass-ceramic substrate, by forming the upper and lower electrodes of Au, migration of Ag can be suppressed, and short-circuiting of the electrodes can be prevented.

【0031】(実施の形態4)以下に、本発明の高密度
配線基板の製造方法の実施の形態4について、図面を参
照しながら説明する。
(Embodiment 4) A method for manufacturing a high-density wiring board according to Embodiment 4 of the present invention will be described below with reference to the drawings.

【0032】図4はガラス・エポキシ樹脂基板の構造を
示し、(a)は全基板の断面図、(b)には表層平面図
を示す。ガラス・エポキシ樹脂基板31にAu電極32
を形成、その上にAg電極33を形成、各配線間を端子
電極34で接続を行っている。
FIGS. 4A and 4B show the structure of the glass / epoxy resin substrate. FIG. 4A is a sectional view of the entire substrate, and FIG. 4B is a plan view of the surface layer. Au electrode 32 on glass / epoxy resin substrate 31
Is formed thereon, and an Ag electrode 33 is formed thereon, and each wiring is connected with a terminal electrode 34.

【0033】以下に製造方法を説明する。ガラス・エポ
キシ樹脂基板31上に、Auのエポキシ系硬化型のペー
ストを使用してAu電極32のパターンを形成し、次
に、Au電極32のパターンを形成した上にAgのエポ
キシ系硬化型のペーストで、Ag電極33のパターンと
端子電極34のパターンの形成を行った。この時Ag電
極33のパターンはAu電極32よりも小さなパターン
にて形成した。そして前記厚膜パターンを形成した基板
を150℃の保持を行い電極膜を硬化させて、Au電極
32、Ag電極33、端子電極34を形成する。この時
比較の基板としてAg電極下部にAu電極を形成してい
ない基板も作製した。
The manufacturing method will be described below. A pattern of the Au electrode 32 is formed on the glass / epoxy resin substrate 31 by using an Au epoxy-based curing type paste, and then the pattern of the Au electrode 32 is formed, and then the Ag epoxy-based curing type is formed. The pattern of the Ag electrode 33 and the pattern of the terminal electrode 34 were formed using the paste. At this time, the pattern of the Ag electrode 33 was formed in a pattern smaller than that of the Au electrode 32. Then, the substrate on which the thick film pattern is formed is maintained at 150 ° C. to cure the electrode film, thereby forming the Au electrode 32, the Ag electrode 33, and the terminal electrode. At this time, a substrate having no Au electrode formed under the Ag electrode was also prepared as a comparative substrate.

【0034】上記の作業で形成したガラス・エポキシ樹
脂基板において、恒温恒湿負荷試験を行った。恒温恒湿
槽の条件は、60℃、95%RH、連続負荷電圧2.0
Vで試験を行いショート発生時間での比較を行った。A
uの下部電極の無い場合は50Hの時点でショートが発
生している。しかしAu電極を下部に形成している場合
には、1000H経過後でもショートは発生していなか
った。
The glass / epoxy resin substrate formed by the above operation was subjected to a constant temperature and humidity load test. The conditions of the thermo-hygrostat are 60 ° C., 95% RH, and continuous load voltage of 2.0.
The test was conducted at V, and the comparison was made at the short-circuit occurrence time. A
If there is no u lower electrode, a short circuit occurs at 50H. However, when the Au electrode was formed at the lower portion, no short circuit occurred even after 1000 H.

【0035】このように吸湿の大きいガラス・エポキシ
樹脂基板の場合においても、Auの下部電極を形成する
ことにより、Agのマイグレーションを抑えることが出
来、電極ショートを防ぐことが出来るものである。
Even in the case of a glass-epoxy resin substrate having large moisture absorption, by forming the lower electrode of Au, the migration of Ag can be suppressed, and the short circuit of the electrode can be prevented.

【0036】なお、以上の説明では4つの実施の形態の
例を説明したが、その他ホーロー基板、PPS、PE
T、アラミド樹脂基板など電極配線を必要とするような
配線基板においても同様に実施可能である。さらに、本
請求項には、マイグレーションを抑えるためにAu、R
uO2、ITOで行っているが、これは導電性カーボ
ン、Pb2Ru27、Bi2Ru27、SO2など、導電
性があり、イオン化のしにくい材料であるならば同様の
効果が得られるものである。また本実施の形態ではAu
電極の上に来る材料をAgとAg−Pd、Ag−Ptで
説明したが、Cuの場合においても、同様の効果が得ら
れるものである。
In the above description, four examples of the embodiment are described.
The present invention can be similarly applied to a wiring substrate such as a T or aramid resin substrate which requires electrode wiring. Further, the present invention includes Au, R
This is carried out with uO 2 and ITO, but this is the same for conductive carbon, Pb 2 Ru 2 O 7 , Bi 2 Ru 2 O 7 , SO 2, etc., if the material is conductive and hard to ionize. An effect can be obtained. In the present embodiment, Au
Although the materials coming on the electrodes have been described as Ag, Ag-Pd, and Ag-Pt, similar effects can be obtained in the case of Cu.

【0037】[0037]

【発明の効果】以上のように、本発明によれば配線電極
のマイグレーションを抑えることができ、配線電極パタ
ーンのショートによる基板の不良を防ぐことができる。
As described above, according to the present invention, the migration of the wiring electrode can be suppressed, and the failure of the substrate due to the short circuit of the wiring electrode pattern can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の実施の形態1の高密度配線基板
の製造方法におけるセラミック基板の全体構造を示す断
面図 (b)同セラミック基板の表層平面図 (c)同セラミック基板での水滴滴下試験における電極
間をブリッジした状態を示す模式図
1A is a cross-sectional view showing the entire structure of a ceramic substrate in a method for manufacturing a high-density wiring board according to a first embodiment of the present invention; FIG. 1B is a plan view of the surface of the ceramic substrate; Schematic diagram showing a state where the electrodes are bridged in the water drop test

【図2】(a)本発明の実施の形態2の高密度配線基板
の製造方法におけるセラミック基板の全体構造を示す断
面図 (b)同セラミック基板の表層平面図
FIG. 2A is a cross-sectional view showing the entire structure of a ceramic substrate in a method for manufacturing a high-density wiring board according to a second embodiment of the present invention; FIG.

【図3】(a)本発明の実施の形態3の高密度配線基板
の製造方法におけるガラス・セラミック基板の全体構造
を示す断面図 (b)同ガラス・セラミック多層基板の表層平面図 (c)同ガラス・セラミック多層基板の内層平面図 (d)同ガラス・セラミック多層基板の内層平面図 (e)同ガラス・セラミック多層基板の内層平面図
FIG. 3A is a cross-sectional view showing the entire structure of a glass-ceramic substrate in a method for manufacturing a high-density wiring board according to a third embodiment of the present invention; FIG. (D) Inner layer plan view of the glass / ceramic multilayer substrate (e) Inner layer plan view of the same glass / ceramic multilayer substrate

【図4】(a)本発明の実施の形態4の高密度配線基板
の製造方法における樹脂基板の全体構造を示す断面図 (b)同樹脂基板の表層平面図
FIG. 4A is a cross-sectional view illustrating the entire structure of a resin substrate in a method of manufacturing a high-density wiring board according to a fourth embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 ITO電極 3 Ag−Pt電極 4 端子電極 5 水滴 11 セラミック基板 12 RuO2電極 13 Ag−Pd電極 14 端子電極 21 ガラス・セラミック基板 22 Au下部電極 23 Ag電極 24 Au上部電極 25 引き出し電極 26 ビア電極 27 表層端子電極 31 ガラス・エポキシ樹脂基板 32 Au電極 33 Ag電極 34 端子電極Reference Signs List 1 ceramic substrate 2 ITO electrode 3 Ag-Pt electrode 4 terminal electrode 5 water drop 11 ceramic substrate 12 RuO 2 electrode 13 Ag-Pd electrode 14 terminal electrode 21 glass-ceramic substrate 22 Au lower electrode 23 Ag electrode 24 Au upper electrode 25 lead electrode 26 Via electrode 27 Surface layer terminal electrode 31 Glass / epoxy resin substrate 32 Au electrode 33 Ag electrode 34 Terminal electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Akira Hashimoto 1006 Kazuma Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 焼成を行った基板上にAu、もしくはR
uO2、もしくはインジウム錫オキサイド(以下、IT
Oとする)のペースト状組成物を所定のパターンで印刷
を行い、その形成されたペースト状組成物の厚膜上に、
Ag、もしくはAg−Pd、もしくはAg−Pt、もし
くはCuの粉体を導体材料として含む少なくとも有機バ
インダ、溶剤からなるペースト状組成物を、前記所定の
パターンサイズよりも小さいサイズで印刷を行い、その
ペース状組成物の厚膜パターンの形成した基板を焼成す
ることを特徴とする高密度配線基板の製造方法。
An Au or R on a fired substrate
uO 2 or indium tin oxide (hereinafter referred to as IT
O) is printed in a predetermined pattern on a thick film of the formed paste composition.
Ag, or Ag-Pd, or Ag-Pt, or at least an organic binder containing a powder of Cu as a conductive material, a paste-like composition composed of a solvent, printed in a size smaller than the predetermined pattern size, A method for producing a high-density wiring substrate, comprising baking a substrate on which a thick film pattern of a pace-like composition is formed.
【請求項2】 焼成を行った基板上にAu、もしくはR
uO2、もしくはITOのペースト状組成物を所定のパ
ターンで印刷を行った後、前記基板の焼成を行い、前記
所定のパターンの厚膜上に、Ag、もしくはAg−P
d、もしくはAg−Pt、もしくはCuの粉体を導体材
料として含む少なくとも有機バインダ、溶剤からなるペ
ースト状組成物を、前記所定のパターンサイズよりも小
さいサイズで印刷を行い、そのペースト状組成物の厚膜
パターンの形成した基板を焼成することを特徴とする高
密度配線基板の製造方法。
2. The method according to claim 1, wherein the baked substrate is Au or R
After printing a paste-like composition of uO 2 or ITO in a predetermined pattern, the substrate is baked, and Ag or Ag-P is formed on the thick film of the predetermined pattern.
d, or Ag-Pt, or at least an organic binder containing a powder of Cu as a conductive material, a paste-like composition comprising a solvent is printed in a size smaller than the predetermined pattern size, and the paste-like composition is printed. A method for manufacturing a high-density wiring board, comprising firing a substrate on which a thick film pattern is formed.
【請求項3】 少なくとも有機バインダ、溶剤を含むガ
ラス・セラミックからなるグリーンシート上にAu、も
しくはRuO2、もしくはITOのペースト状組成物を
所定のパターンで印刷を行い、その形成されたペースト
状組成物の厚膜上に、Ag、もしくはAg−Pd、もし
くはAg−Pt、もしくはCuの粉体を導体材料として
含む少なくとも有機バインダ、溶剤からなるペースト状
組成物を、前記所定のパターンサイズよりも小さいサイ
ズで印刷を行い、その導体ペースト状組成物の厚膜上
に、Au、もしくはRuO2、もしくはITOのペース
ト状組成物を、前記導体厚膜パターンサイズよりも大き
いサイズで印刷を行い、そのペースト状組成物の厚膜パ
ターンの形成したグリーンシートを必要枚数積層を行
い、前記グリーンシート積層体を焼成することを特徴と
する高密度配線基板の製造方法。
3. A paste composition of Au, RuO 2 , or ITO is printed in a predetermined pattern on a green sheet made of glass ceramic containing at least an organic binder and a solvent, and the paste composition formed is formed. A paste composition comprising at least an organic binder and a solvent containing a powder of Ag, or Ag-Pd, or Ag-Pt, or Cu as a conductive material, on a thick film of the material, smaller than the predetermined pattern size. Printing is performed in a size, and a paste composition of Au, RuO 2 , or ITO is printed on a thick film of the conductor paste composition in a size larger than the conductor thick film pattern size. A required number of green sheets on which a thick film pattern of the composition is formed are laminated, and the green sheets are laminated. A method for manufacturing a high-density wiring board, comprising firing a laminate.
【請求項4】 印刷を行うAu、もしくはRuO2、も
しくはITOのペースト状組成物が、Au、もしくはR
uO2、もしくはITOの粉体を含み、少なくとも有機
バインダ、溶剤を加え、焼成後にAu、もしくはRuO
2、もしくはITOの導体膜となる有機金属のペースト
であることを特徴とする請求項1から3のいずれかに記
載の高密度配線基板の製造方法。
4. The paste composition of Au, RuO 2 , or ITO for printing is Au or R
contains uO 2 or ITO powder, at least an organic binder and a solvent are added, and after firing, Au or RuO
2 or method of manufacturing a high-density wiring board according to any one of claims 1 to 3, characterized in that the organic metal paste for forming the conductive film of ITO,.
【請求項5】 樹脂系の基板上にAu、もしくはRuO
2、もしくはITOのペースト状組成物を所定のパター
ンで印刷を行い、その形成されたペースト状組成物の厚
膜上に、Ag、もしくはAg−Pd、もしくはAg−P
t、もしくはCuの粉体を導体材料として含む少なくと
も有機バインダ、溶剤からなるペースト状組成物を、前
記所定のパターンサイズよりも小さいサイズで印刷を行
い、そのペースト状組成物の厚膜パターンを硬化させ、
導体配線を形成することを特徴とする高密度配線基板の
製造方法。
5. Au or RuO on a resin-based substrate.
2 or the paste composition of ITO is printed in a predetermined pattern, and Ag, Ag-Pd, or Ag-P is formed on the thick film of the paste composition thus formed.
t, or at least an organic binder containing a powder of Cu as a conductive material, a paste composition comprising a solvent is printed in a size smaller than the predetermined pattern size, and a thick film pattern of the paste composition is cured. Let
A method for manufacturing a high-density wiring board, comprising forming a conductor wiring.
【請求項6】 印刷を行うAu、もしくはRuO2、も
しくはITOのペースト状組成物が、Au、もしくはR
uO2、もしくはITOの粉体を含み、少なくとも有機
バインダ、溶剤を加え、有機バインダにはエポキシ樹
脂、もしくはフェノール樹脂を使用しているペーストで
あることを特徴とする請求項5記載の高密度配線基板の
製造方法。
6. The paste composition of Au, RuO 2 , or ITO for printing is Au or R
6. The high-density wiring according to claim 5, wherein the paste contains uO 2 or ITO powder, and at least an organic binder and a solvent are added, and the organic binder is a paste using an epoxy resin or a phenol resin. Substrate manufacturing method.
JP1087997A 1997-01-24 1997-01-24 Manufacture of high-density wiring board Pending JPH10209611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1087997A JPH10209611A (en) 1997-01-24 1997-01-24 Manufacture of high-density wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1087997A JPH10209611A (en) 1997-01-24 1997-01-24 Manufacture of high-density wiring board

Publications (1)

Publication Number Publication Date
JPH10209611A true JPH10209611A (en) 1998-08-07

Family

ID=11762622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1087997A Pending JPH10209611A (en) 1997-01-24 1997-01-24 Manufacture of high-density wiring board

Country Status (1)

Country Link
JP (1) JPH10209611A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002565A1 (en) * 2015-06-30 2017-01-05 アオイ電子株式会社 Wiring board, thermal head, and method for producing wiring board
JP2018060853A (en) * 2016-10-03 2018-04-12 日立オートモティブシステムズ株式会社 On-vehicle electronic device and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002565A1 (en) * 2015-06-30 2017-01-05 アオイ電子株式会社 Wiring board, thermal head, and method for producing wiring board
JP2017017156A (en) * 2015-06-30 2017-01-19 アオイ電子株式会社 Wiring board, thermal head, and method for producing wiring board
CN107710886A (en) * 2015-06-30 2018-02-16 青井电子株式会社 The manufacture method of wiring substrate, thermal head and wiring substrate
JP2018060853A (en) * 2016-10-03 2018-04-12 日立オートモティブシステムズ株式会社 On-vehicle electronic device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
EP1408520B1 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
US6631551B1 (en) Method of forming integral passive electrical components on organic circuit board substrates
US6696139B2 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board and manufacturing method of double-sided wiring board
US4914260A (en) Ceramic multi-layer printed circuit boards
JPH10209611A (en) Manufacture of high-density wiring board
JP2712295B2 (en) Hybrid integrated circuit
JP3721660B2 (en) Conductive material and conductive paste
JPH0155594B2 (en)
JP3176258B2 (en) Multilayer wiring board
JP3222296B2 (en) Conductive ink
JPH08134388A (en) Electrically conductive ink
JP4479084B2 (en) Wiring board and manufacturing method thereof
JPH0719968B2 (en) Method for manufacturing multi-layer hybrid IC substrate
JPH0544838B2 (en)
JP3250944B2 (en) Wiring board
JP4433971B2 (en) Printed wiring board and manufacturing method thereof
JPH0368195A (en) Laminated ceramic board and manufacture thereof
JP2918627B2 (en) Metal-based multilayer wiring board
JPH08242049A (en) Conductive paste for multilayer wiring board
JPS5917294A (en) Composite laminated ceramic part and method of producing same
JPH05251838A (en) Printed wiring board
JP2003008227A (en) Multilayer substrate
JPS58207698A (en) Hybrid integrated circuit board
JPH1187916A (en) Laminated insulating structure
JPH07162152A (en) Manufacture of multilayer ceramic board