JP2017014600A - 真空蒸着装置 - Google Patents

真空蒸着装置 Download PDF

Info

Publication number
JP2017014600A
JP2017014600A JP2015135170A JP2015135170A JP2017014600A JP 2017014600 A JP2017014600 A JP 2017014600A JP 2015135170 A JP2015135170 A JP 2015135170A JP 2015135170 A JP2015135170 A JP 2015135170A JP 2017014600 A JP2017014600 A JP 2017014600A
Authority
JP
Japan
Prior art keywords
vacuum chamber
vacuum
plasma
substrate
pulse voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015135170A
Other languages
English (en)
Inventor
谷口 明
Akira Taniguchi
明 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeol Ltd
Original Assignee
Jeol Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeol Ltd filed Critical Jeol Ltd
Priority to JP2015135170A priority Critical patent/JP2017014600A/ja
Publication of JP2017014600A publication Critical patent/JP2017014600A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】真空室内の経時的な環境変化に対応可能な真空蒸着装置を提供する。
【解決手段】本発明の真空蒸着装置1は、真空室3に設置されたプラズマ発生装置4が発生するプラズマにより基板(基材)9に成膜処理を施すとともに、プラズマ発生装置4のアノード電極にパルス電圧を印加するパルス電源部12を備える。この真空蒸着装置1において、真空室3内の経時的な環境変化を測定部15で測定し、制御部14によるフィードバック制御により、測定部15の測定結果に基づいてパルス電圧のデューティ比を制御することで、真空室3内の環境に適したデューティ比のパルス電圧をアノード電極にバイアス電圧として印加する。
【選択図】 図1

Description

本発明は、真空蒸着装置に関し、特に、成膜処理対象の基材(基板)に対してプラズマにより成膜処理を行う真空蒸着装置に関する。
プラズマにより成膜処理を行う真空蒸着装置は、成膜処理室である真空室に設置されたプラズマ発生装置を備えている。プラズマ発生装置は、放電室に配置されたカソード電極とアノード電極とを含み、カソード電極とアノード電極との間で発生させたプラズマ中の電子を、真空室中のプロセスガスや成膜粒子等に照射し、それらをイオン化させるのに用いられる。
プラズマ発生装置を備える真空蒸着装置では、真空室内のプラズマ中の電子がプラズマ発生装置側に向かうように、アノード電極に印加するバイアス電圧(アノード電位)の制御が行われる。そして、ある閾値電圧以上のバイアス電圧がアノード電極に印加されることによってプラズマの異常放電が発生しないようにするために、アノード電極にバイアス電圧としてパルス電圧(パルス状の正電圧)を印加するようにしている(例えば、特許文献1参照)。
特開2014−95111号公報
ところで、プラズマにより成膜を行う真空蒸着装置では、真空室内の汚れや真空圧力などの諸条件により、成膜処理対象の基材に発生するセルフバイアスが自然に変化する。特に、絶縁性材料を成膜する場合には、真空蒸着装置の接地電位面の導電性が経時的に変化するため、成膜の進行とともに異常放電を引き起こす環境に移行する。そして、このような真空室内の経時的な環境変化により、パルス電圧の最適な周波数やデューティ比が経時的に変化する場合がある。
しかしながら、特許文献1に記載の従来技術では、アノード電極にバイアス電圧としてパルス電圧を印加することにより、プラズマの異常放電の発生を抑制することが可能となるものの、真空室内の経時的な環境変化には対応できなかった。
そこで、本発明は、真空室内の経時的な環境変化に対応可能な真空蒸着装置を提供することを目的とする。
上記目的を達成するために、本発明の真空蒸着装置は、
放電室に配置されたカソード電極とアノード電極との間でプラズマを発生させるプラズマ発生部と、
アノード電極にパルス電圧を印加するパルス電源部と、
成膜処理対象の基材を収容すると共に蒸着材料を蒸発させ、プラズマ発生部が発生するプラズマにより蒸発させた蒸着材料をプラズマ化して、基材に成膜処理を施す真空室と、
を備える真空蒸着装置である。そして、当該真空蒸着装置において、
真空室内の経時的な環境変化を測定する測定部と、
測定部の測定結果に基づいてパルス電圧を制御する制御部と、
を備えることを特徴とする。
上記構成の真空蒸着装置において、真空室内の経時的な環境変化の測定結果に基づいてパルス電圧を制御することで、真空室内の環境に適したパルス電圧をアノード電極にバイアス電圧として印加することができる。これにより、真空室内の経時的な環境変化が生じたとしても、当該環境変化によってプラズマの異常放電が発生することを抑制できる。すなわち、真空室内の経時的な環境変化に対応できる。
本発明によれば、真空室内の環境に適したパルス電圧をアノード電極に印加することができるため、真空室内の経時的な環境変化に対応して、パルス電圧の最適な周波数やデューティ比を安定させることができる。
本発明の一実施形態に係る真空蒸着装置のシステム構成の一例を示す概略図である。 プラズマ発生装置の構成の一例を示す概略図である。 フィードバック制御系の機構系を含む構成の一例を示す概略図である。 フィードバック制御系の電気系の構成の一例を示すブロック図である。
以下、本発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本発明は実施形態に限定されるものではなく、実施形態における種々の材料や数値などは例示である。また、本明細書および図面において、同一の構成要素又は実質的に同一の機能を有する構成要素には同一の符号を付することとし、重複する説明は省略する。
<本発明の一実施形態に係る真空蒸着装置>
本発明の一実施形態に係る真空蒸着装置は、電子銃を用いて蒸着材料を蒸発させ、成膜処理対象の基材(以下、「基板」と記述する)上に薄膜を堆積させる蒸着装置である。また、本実施形態に係る真空蒸着装置は、成膜処理室である真空室に設置されたプラズマ発生装置(プラズマ発生部)を備えており、基板に対してプラズマによりイオンプレーティング成膜を行う。
[システム構成]
図1は、本発明の一実施形態に係る真空蒸着装置のシステム構成の一例を示す概略図である。図1に示すように、本実施形態に係る真空蒸着装置1は、筐体2によって囲まれた真空室(真空槽)3内に、プラズマ発生装置4、ルツボ5および電子銃6が配置された構成となっている。筐体2は接地されている。プラズマ発生装置4の詳細については後述する。ルツボ5には、蒸着材料が充填されている。電子銃6は、真空室3内のルツボ5に電子ビームを出射する。
真空室3内には、蒸着物の回り込みによる真空室3の内壁および電子銃6の汚染を防ぐために防着板7が設置されている。プラズマ発生装置4、ルツボ5、電子銃6および防着板7は、接地電位にある筐体2に対して碍子8を介して電気的にフローティングの状態で、真空室3の内壁に沿って設置されている。真空室3内には、成膜処理対象の基板9が、真空室3の内壁面に沿うように、基板保持機構10によって保持されている。また、真空室3内であって、基板9の近傍には、防着板7とは独立して測定用基板11が碍子8を介して電気的にフローティングの状態で設けられている。
本実施形態に係る真空蒸着装置1は、筐体2の外部に、パルス電源部12、電位差検出部13および制御部14を備えている。パルス電源部12は、プラズマ発生装置4の後述する第1のアノード電極24(図2参照)にパルス状の正電圧(以下、「パルス電圧」と記述する)を印加する。アノード電極に印加されるパルス電圧は、その電圧値、パルス周波数、デューティ比として、不図示の成膜システムによって最適値が設定される。
電位差検出部13は、基準電位である接地電位(筐体2の電位)に対する測定用基板11の基板面電位の電位差を検出する。測定用基板11および電位差検出部13は、真空室3内の経時的な環境変化を測定する測定部15を構成している。制御部14は、測定部15の測定結果、即ち電位差検出部13が検出した電位差が、オペレーターによって上記成膜システムを介して設定される所定の設定値になるように、パルス電源部12から出力されるパルス電圧、例えばパルス電圧のデューティ比を制御する。
上記の測定用基板11→電位差検出部13→制御部14→パルス電源部12の経路により、真空室3内の経時的な環境変化を測定し、その測定結果をパルス電源部12にフィードバックし、パルス電圧のデューティ比を制御するフィードバック制御系が構成されている。このフィードバック制御系の詳細については後述する。
(真空室内の経時的な環境変化)
ここで、真空室3内の経時的な環境変化について説明する。プラズマにより成膜処理を行う真空蒸着装置1では、真空室3内の汚れや真空圧力などの諸条件により、成膜処理対象の基材である基板9に発生するセルフバイアスが自然に変化する。特に、絶縁性材料を成膜する場合には、真空室3内の壁面(即ち、接地電位面)の導電性が経時的に変化する。このため、真空蒸着装置1のメンテナンス作業が行われた直後から成膜処理を重ねることで、成膜が進行するとともに異常放電を引き起こす環境に移行する。これが真空室3内の経時的な環境変化である。この真空室3内の経時的な環境変化により、パルス電圧の最適な周波数やデューティ比が経時的に変化する。その結果、プラズマの異常放電が発生する場合がある。
[プラズマ発生装置]
図2は、プラズマ発生装置4の構成の一例を示す概略図である。図2に示すように、プラズマ発生装置(プラズマ発生部)4は、ケース21によって構成された放電室22に配置されたカソード電極23と第1のアノード電極24とを含み、カソード電極23と第1のアノード電極24との間でプラズマ25を発生させる。ケース21は、ガス導入口21Aを有する。
カソード電極23は、タングステン等の熱電子放出材料からなり、カソード加熱電源26に接続されており、当該カソード加熱電源26によって熱電子を放出可能な温度まで加熱される。放電室22を構成するケース21は、フローティング電位となっている。第1のアノード電極24は、電子ビーム引き出し電極であり、ケース21に対して碍子27により支持された状態で水冷され、放電電源28に抵抗素子29を介して接続されている。抵抗素子29は、例えば0.2[Ω]〜0.5[Ω]の範囲の抵抗値を有する。
第1のアノード電極24には、当該アノード電極24を覆うように第2のアノード電極30が取り付けられている。この第2のアノード電極30は、第1のアノード電極24との熱抵抗を大きくした状態で設けられている。第2のアノード電極30には、水冷機構は設けられていない。放電室22内のカソード電極23と第1のアノード電極24との間には、シールド31が設けられている。シールド31は、ケース21に固定されており、電子ビームが通過するオリフィス31Aを備えている。
ケース21の周囲には、電磁石を構成するコイル32が取り付けられている。コイル32は、コイル電源33に接続されている。コイル32を含む電磁石は、ケース21の内部から電子がビームの状態で引き出される方向と平行な磁場を形成し、ケース21内で発生されたプラズマ25を電子ビームの軸方向に集束させる。
上記の構成において、ケース21、カソード電極23、第1のアノード電極24、第2のアノード電極30、カソード加熱電源26、放電電源28および抵抗素子29により、放電回路が構成される。この放電回路は、接地電位にある真空室3の側壁(真空室3を構成する筐体2)に対してパルス電源部12を介して接続されている。パルス電源部12は、接地電位に対して正のパルス電圧を第1のアノード電極24にバイアス電圧として印加することにより、上記放電回路の基準電位を調整する。
[フィードバック制御系]
次に、先述した測定用基板11→電位差検出部13→制御部14→パルス電源部12の経路からなるフィードバック制御系の詳細について、図3および図4を用いて説明する。図3は、フィードバック制御系の機構系を含む構成の一例を示す概略図である。また、図4は、フィードバック制御系の電気系の構成の一例を示すブロック図である。
真空蒸着装置1の筐体2は、基準電位である接地電位となっている。一方、真空室3内の経時的な環境変化を測定するための測定用基板11は、接地電位の筐体2、即ち真空室3の内壁に対して碍子8を介して設置されることで、電気的にフローティング状態となっている。そして、接地電位(筐体2の電位)に対する測定用基板11の基板面電位の電位差が電位差検出部13によって検出される。電位差検出部13としては、周知の電圧測定器を用いることができる。
ここで、真空室3内の汚れや真空圧力などの諸条件により、成膜処理対象の基材である基板9に発生するセルフバイアスが自然に変化する。真空室3内に設置された測定用基板11においても同様である。電位差検出部13は、接地電位に対する測定用基板11の基板面電位(基板電圧)の電位差を検出することで、基板9に発生するセルフバイアス値を検出することができる。セルフバイアスは、基板9へのイオン電流密度および異常放電発生の指標となる。
制御部14は、電位差検出部13が検出する接地電位に対する測定用基板11の基板面電位の電位差、即ち基板9へのイオン電流密度および異常放電発生の指標となるセルフバイアスを常時モニターする。そして、制御部14は、電位差検出部13が検出する電位差が、不図示の成膜システムによって設定される所定の設定値になるように、パルス電源部12から出力されるパルス電圧のデューティ比を制御する。ここで、所定の設定値としては、アーキングが発生しない基板電圧が設定される。
パルス電源部12は、制御部14から与えられるデューティ(Duty)比制御電圧に基づいて、電子ビーム引き出し電極である第1のアノード電極24に印加するパルス電圧のデューティ比を調整する。パルス電圧のデューティ比を調整することにより、セルフバイアス値を制御して基板9に入射するイオンエネルギーやイオン電流密度を制御することができる。
[真空蒸着装置の基本動作]
次に、上記構成の本実施形態に係る真空蒸着装置1の基本動作について説明する。
まず、真空室3に接続されている不図示の排気手段によって、真空室3の内部およびケース21の内部がそれぞれ所定の真空度まで真空引きされている状態において、ガス導入口21Aから所定流量のアルゴン(Ar)ガスをケース21内に導入し、ケース21内の圧力を高める。また、カソード加熱電源26によりカソード電極23を、熱電子を放出可能な温度まで加熱する。
次に、コイル32にコイル電源33から所定の電流を流す。これにより、ケース21内でのプラズマの点火と安定なプラズマの生成が得られるのに必要とされる磁場が発生する。この磁場は、ケース21内部から電子がビームの状態で引き出される方向(軸方向)と平行に形成される。
磁場が形成された状態で、放電電源28より、第1のアノード電極24および第2のアノード電極30に所定の放電電圧(例えば、150[V]程度)を印加する。すると、シールド31のオリフィス31Aの上部に加速電界35(図2参照)が発生する。この加速電界35により、電子が加速されてケース21内での放電が開始され、プラズマ25が生成される。
そして、ケース21内で生成されたプラズマ25内の電子は、コイル32が形成する磁場の作用によって上記軸方向に集束される。さらに、当該電子は、オリフィス31Aの上部に発生した加速電界35の作用により、ビームとしてケース21から真空室3内へと導き出される。すなわち、プラズマ発生装置4で生成されたプラズマ25内の電子が、ビームとして真空室3内へ照射される。
一方、電子銃6より出射された電子ビームは、ルツボ5中に充填された蒸着材料に入射し、これを加熱して蒸発させることによって基板9に薄膜として堆積させる。このとき、蒸発した蒸着材料およびプロセスガスとして導入された酸素やアルゴンなどの気体は、プラズマ発生装置4から照射された電子ビームによって励起・イオン化され、真空室3内にプラズマ34を発生させる。プロセスガスは、不図示のガス供給口から真空室3内に導入される。
プラズマ発生装置4から真空室3内に照射された電子ビームの電子およびプラズマ34中の電子は、真空室3の内壁面(接地電位面)もしくは第2のアノード電極30に流れ込むことになる。これにより、真空室3内でのプラズマ放電が維持される。プラズマ34のポテンシャルは、プラズマ発生装置4に接続されたパルス電源部12によって調整可能である。そして、パルス電源部12から抵抗素子29を介して第1のアノード電極24に印加するパルス電圧のデューティ比を調整することで、基板9に入射するイオンエネルギーを制御することができる。
成膜プロセス中において、電位差検出部13は、フローティング化した測定用基板11の基板面電位(基板電圧)の接地電位に対する電位差を検出する。そして、制御部14は、電位差検出部13が検出した電位差が、オペレーターが不図示の成膜システムを介してあらかじめ設定した、最適なセルフバイアス値に対応する所定の設定値になるようにパルス電源部12にフィードバックする。
すなわち、測定用基板11→電位差検出部13→制御部14→パルス電源部12の経路からなるフィードバック制御系により、パルス電源部12が第1のアノード電極24にバイアス電圧として印加するパルス電圧のデューティ比を常時調節し、成膜中の基板9のセルフバイアス値を所定の設定値に保つ。このとき、第1のアノード電極24に印加するパルス電圧の電圧値は一定値とする。この電圧値は、成膜材料や基板9の材質に適した値に設定される。
ここで、一例として、光学薄膜で一般的に広く用いられているフッ化マグネシウム単層成膜の場合について説明する。具体的には、幅が約1.3[m]、高さが約1.5[m]の真空蒸着装置1の内部に最大出力3.2[kW]のプラズマ発生装置4を設置し、最大出力10[kW]の電子銃6で蒸着材料を加熱・蒸発させ、フッ化マグネシウム単層成膜を行うものとする。
成膜プロセスの前段階において、成膜中の蒸着材料からの突沸や放出ガスを低減させる目的で蒸着材料の予備加熱を行うが、このとき蒸着材料から発生した二次電子および反射電子により、基板9がガラスなどの絶縁性基板の場合、マイナス数十[V]に帯電する。このとき、プラズマ発生装置4によって真空室3内にプラズマ34を発生させると、プラズマ34中のイオンによって帯電はいくらか中和されるが、プラズマ34中の電子の移動速度の速さから基板9の表面は依然としてマイナスに帯電し、その値は蒸着材料を問わず約マイナス15[V]程度となる。
ここで、パルス電源部12から周波数150[kHz]、デューティ比35[%]の条件で、電圧値が200[V]のパルス電圧を第1のアノード電極24に印加すると、プラズマ34中のイオンは接地電位面に向けて加速し、イオンアシスト効果を付与した成膜が可能となる。このとき、真空室3内のフローティング電位面の接地電位に対する電位(DC)はプラス数十[V]となるが、[msec]オーダーで測定すると、パルス電圧の周波数・デューティ比の設定に応じてプラス電圧〜マイナス電圧を周期的に繰り返すこととなる。
この電位の変化は、イオンアシストを行う周期と、それによるプラスイオンの帯電を中和する周期の繰り返しを意味し、フローティング電位面が約DC40[V]以上になると中和が不十分となり、接地電位面で異常放電を発生させてしまう。フッ化マグネシウムのプラズマアシスト蒸着では、パルス電圧の電圧値・周波数・デューティ比の最適値は、DC40[V]を超えないプラス電位側に存在する。しかし、成膜工程の繰り返しにより真空室3内の接地電位面に膜が堆積するなどして、真空室3内の環境が経時的に変化していくと、同一プラズマ条件では異常放電が発生する方向にシフトしていく。
そこで、本実施形態に係る真空蒸着装置1では、パルス電源部12が発生するパルス電圧のデューティ比の設定を外部から制御可能な設計とする。また、真空室3内の測定用基板11のセルフバイアス値を、真空室3内のフローティング電位面の電圧(上記の例では、40[V])よりも低い電圧、例えば35[V]になるように設定する。すなわち、制御部14に与える所定の設定値を35[V]に対応する値に設定する。
そして、制御部14による制御の下に、測定用基板11の基板面電位(基板電圧)に基づいて、パルス電源部12から第1のアノード電極24に印加するパルス電圧のデューティ比をフィードバック制御する。このフィードバック制御により、真空室3内の環境が経時的に変化する場合であっても、セルフバイアス値を常時35[V]に保つことができるため、異常放電のない安定なプラズマアシスト蒸着が可能となる。
上述したように、電子ビーム引き出し電極である第1のアノード電極24に、パルス電圧をバイアス電圧として印加するパルス電圧バイアス式プラズマソースでは、真空室3内の汚れや真空圧力などの諸条件により、基板9に発生するセルフバイアスは自然に変化する。特に、絶縁性材料を成膜する場合、即ち基板9が絶縁性材料からなる場合には、接地電位面である真空室3の内壁面の導電性が経時的に変化するため、成膜が進行するとともに異常放電を引き起こす環境に移行する。すなわち、真空室3内の環境が経時的に変化する。
これに対し、本実施形態に係る真空蒸着装置1では、基板9へのイオン電流密度および異常放電発生の指標となるセルフバイアス値を常時モニターし、そのモニター値をパルス電圧のデューティ比の設定にフィードバックして接地電位面の帯電状態を制御するようにしている。このように、接地電位面の帯電状態を制御することにより、成膜中に真空蒸着装置1の接地電位面に発生する異常放電を抑制することができるため、安定なイオンプレーティング成膜を行うことができる。すなわち、本実施形態に係る真空蒸着装置1によれば、上述したような真空室3内の経時的な環境変化に対応することができ、その結果、基板9上に緻密で高品質な薄膜を形成することが可能になる。
<変形例>
以上、本発明について実施形態を用いて説明したが、本発明は上記実施形態に記載の範囲には限定されない。すなわち、本発明の要旨を逸脱しない範囲内で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
例えば、上記実施形態では、真空室3内の経時的な環境変化を測定する測定部15として、測定用基板11および電位差検出部13からなる構成を例示したが、これに限られるものではなく、真空室3内の経時的な環境変化を測定できるものであれば、その構成は問わない。また、経時的な環境変化を測定する測定用基板11として、防着板7とは独立して設けられた、電気的にフローティング状態の専用基板を用いるとしたが、防着板7も電気的にフローティング状態にあることから、当該防着板7を測定用基板11の代わりに用いるようにしてもよい。
1…真空蒸着装置、 3…真空室、 4…プラズマ発生装置(プラズマ発生部)、 5…ルツボ、 6…電子銃、 7…防着板、 8…碍子、 9…基板(基材)、 10…基板保持機構、 11…測定用基板、 12…パルス電源部、 13…電位検出部、 14…制御部、 15…測定部、 22…放電室、 23…カソード電極、 24…第1のアノード電極、 25,34…プラズマ、 26…カソード加熱電源、 28…放電電源、 29…抵抗素子、 30…第2のアノード電極

Claims (4)

  1. 放電室に配置されたカソード電極とアノード電極との間でプラズマを発生させるプラズマ発生部と、
    前記アノード電極にパルス電圧を印加するパルス電源部と、
    成膜処理対象の基材を収容すると共に蒸着材料を蒸発させ、前記プラズマ発生部が発生するプラズマにより前記蒸発させた蒸着材料をプラズマ化して前記基材に成膜処理を施す真空室と、
    を備える真空蒸着装置であって、
    前記真空室内の経時的な環境変化を測定する測定部と、
    前記測定部の測定結果に基づいて前記パルス電圧を制御する制御部と、
    を備えることを特徴とする真空蒸着装置。
  2. 前記制御部は、前記パルス電圧のデューティ比を制御する
    ことを特徴とする請求項1に記載の真空蒸着装置。
  3. 前記測定部は、
    電気的にフローティング状態で前記真空室内に配置された測定用基板と、
    前記測定用基板の基板面電位の基準電位に対する電位差を検出する電位差検出部と、
    を有することを特徴とする請求項1または請求項2に記載の真空蒸着装置。
  4. 前記制御部は、前記測定部が測定する前記電位差が所定の設定値になるように前記パルス電圧のデューティ比を制御する
    ことを特徴とする請求項3に記載の真空蒸着装置。
JP2015135170A 2015-07-06 2015-07-06 真空蒸着装置 Pending JP2017014600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015135170A JP2017014600A (ja) 2015-07-06 2015-07-06 真空蒸着装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135170A JP2017014600A (ja) 2015-07-06 2015-07-06 真空蒸着装置

Publications (1)

Publication Number Publication Date
JP2017014600A true JP2017014600A (ja) 2017-01-19

Family

ID=57829091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135170A Pending JP2017014600A (ja) 2015-07-06 2015-07-06 真空蒸着装置

Country Status (1)

Country Link
JP (1) JP2017014600A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004332077A (ja) * 2003-05-09 2004-11-25 Shin Meiwa Ind Co Ltd イオンアシスト蒸着方法とその装置
JP2010180469A (ja) * 2009-02-09 2010-08-19 Jeol Ltd イオンプレーティング装置
JP2014095111A (ja) * 2012-11-08 2014-05-22 Jeol Ltd 成膜装置及び成膜装置の動作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004332077A (ja) * 2003-05-09 2004-11-25 Shin Meiwa Ind Co Ltd イオンアシスト蒸着方法とその装置
JP2010180469A (ja) * 2009-02-09 2010-08-19 Jeol Ltd イオンプレーティング装置
JP2014095111A (ja) * 2012-11-08 2014-05-22 Jeol Ltd 成膜装置及び成膜装置の動作方法

Similar Documents

Publication Publication Date Title
Burdovitsin et al. Fore-vacuum plasma-cathode electron sources
US5015493A (en) Process and apparatus for coating conducting pieces using a pulsed glow discharge
KR101112692B1 (ko) 피어스식 전자총의 전자빔 집속 제어방법 및 제어장치
JP6480222B2 (ja) イオンビーム装置、イオン注入装置、イオンビーム放出方法
US9443703B2 (en) Apparatus for generating a hollow cathode arc discharge plasma
GB2437080A (en) Vacuum treatment apparatus with additional voltage supply
KR101854936B1 (ko) 지정된 전기장을 갖는 아크 증착 소스
Poolcharuansin et al. Plasma parameters in a pre-ionized HiPIMS discharge operating at low pressure
KR101339501B1 (ko) 세정된 기판 또는 추가 공정이 필요한 세정 기판의 제조 방법 및 장치
JP2010065240A (ja) スパッタ装置
JP6362615B2 (ja) プラズマ源
JP4972299B2 (ja) 電子ビーム蒸着装置、および、当該装置を用いて行う基板の表面への蒸着被膜の形成方法
JP5836027B2 (ja) イオンプレーティング装置および方法
JP2017014600A (ja) 真空蒸着装置
JP2010168648A (ja) 成膜装置及び基板の製造方法
JP2015204418A (ja) プラズマ処理装置及びプラズマ処理方法
JP5959409B2 (ja) 成膜装置及び成膜装置の動作方法
JP4448004B2 (ja) 物品処理装置
JP3401365B2 (ja) プラズマ発生装置およびイオンプレーティング装置
JP4980866B2 (ja) 膜形成装置
JP4370949B2 (ja) 成膜方法
JP3077697B1 (ja) イオン源
RU2607398C2 (ru) Способ нанесения покрытий путем плазменного напыления и устройство для его осуществления
JP2010180469A (ja) イオンプレーティング装置
JP2016085963A (ja) 放電を発生させるための装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105