JP2017005009A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2017005009A JP2017005009A JP2015114635A JP2015114635A JP2017005009A JP 2017005009 A JP2017005009 A JP 2017005009A JP 2015114635 A JP2015114635 A JP 2015114635A JP 2015114635 A JP2015114635 A JP 2015114635A JP 2017005009 A JP2017005009 A JP 2017005009A
- Authority
- JP
- Japan
- Prior art keywords
- island
- mold resin
- semiconductor element
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、アイランドの一面側に半導体素子を搭載し、半導体素子とともにアイランドの両板面側をモールド樹脂で封止してなる半導体装置に関する。 The present invention relates to a semiconductor device in which a semiconductor element is mounted on one surface side of an island, and both plate surface sides of the island are sealed with a mold resin together with the semiconductor element.
従来、この種の半導体装置としては、一面と他面とが表裏の板面の関係にある板状のアイランドと、アイランドの一面に搭載された半導体素子と、半導体素子とともにアイランドの一面側およびアイランドの他面側を封止するモールド樹脂と、を備えたものが提案されている(特許文献1参照)。 Conventionally, as this type of semiconductor device, a plate-like island in which one surface and the other surface are in a relation of front and back plate surfaces, a semiconductor element mounted on one surface of the island, and one side of the island and the island together with the semiconductor element The one provided with a mold resin for sealing the other surface side has been proposed (see Patent Document 1).
このような半導体装置は、アイランドの表裏両板面側がモールド樹脂で封止されているため、いわゆるフルモールドタイプと呼ばれている。 Such a semiconductor device is called a so-called full mold type because both front and back plate surfaces of the island are sealed with mold resin.
ところで、このフルモールドタイプの半導体装置においては、モールド樹脂について、アイランドの他面側の部分の厚さがアイランドの一面側の部分の厚さよりも薄くされている。これは、半導体素子とは反対側のアイランドの他面側から放熱を行うことや、アイランド自体にヒートシンク機能を持たせるべくアイランドを厚くすること等の理由によるものである。 By the way, in this full mold type semiconductor device, the thickness of the part on the other surface side of the island of the mold resin is made thinner than the thickness of the part on the one surface side of the island. This is because heat is radiated from the other surface side of the island opposite to the semiconductor element, or the island is thickened so that the island itself has a heat sink function.
このような場合、モールド樹脂のうち半導体素子を封止するアイランドの一面側の部分は、比較的厚いため、モールド樹脂に起因する半導体素子への応力も大きくなりやすい。そのため、半導体素子とモールド樹脂との剥離や、当該応力による半導体素子の特性変動などが懸念される。 In such a case, the portion of the mold resin on one surface side of the island that seals the semiconductor element is relatively thick, and the stress on the semiconductor element due to the mold resin is likely to increase. Therefore, there are concerns about peeling between the semiconductor element and the mold resin and fluctuations in the characteristics of the semiconductor element due to the stress.
また、モールド樹脂は、通常、トランスファーモールド法により成形されるが、アイランドの一面側と他面側とでモールド樹脂の厚さが大きく異なると、樹脂成形時におけるモールド樹脂の流動断面積の差も大きくなる。そうすると、樹脂成形時において、アイランドの一面側と他面側とでモールド樹脂の流速差が大きくなり、モールド樹脂においてボイドの発生が起こりやすくなる。 In addition, mold resin is usually molded by transfer molding, but if the thickness of the mold resin is greatly different between the one side and the other side of the island, the difference in flow cross-sectional area of the mold resin during resin molding will also be growing. Then, during resin molding, the difference in flow rate of the mold resin between the one surface side and the other surface side of the island increases, and voids are likely to occur in the mold resin.
本発明は、上記問題に鑑みてなされたものであり、フルモールドタイプの半導体装置において、モールド樹脂による半導体素子への応力を低減しつつ、モールド樹脂におけるボイド発生を抑制するのに適した構成を実現することを目的とする。 The present invention has been made in view of the above problems, and in a full mold type semiconductor device, a configuration suitable for suppressing void generation in a mold resin while reducing stress on a semiconductor element due to the mold resin. It aims to be realized.
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の板面の関係にある板状のアイランド(10)と、アイランドの一面に搭載された半導体素子(20)と、半導体素子とともにアイランドの一面側およびアイランドの他面側を封止するモールド樹脂(30)と、を備え、
アイランドの一面側からの平面視にて、モールド樹脂のうちアイランドの一面側に位置する部位(31)の表面(31a)において、半導体素子の投影領域(R1)の少なくとも一部に、凹部(33)が設けられていることを特徴とする。
In order to achieve the above object, according to the invention described in
In a plan view from the one surface side of the island, in the surface (31a) of the portion (31) located on the one surface side of the island of the mold resin, at least part of the projection region (R1) of the semiconductor element has a recess (33 ) Is provided.
それによれば、モールド樹脂のうちアイランドの一面側にて半導体素子上に存在する部位は、凹部の分、減量されたものになるため、モールド樹脂に起因する半導体素子への応力が抑制される。 According to this, since the portion of the mold resin existing on the semiconductor element on the one surface side of the island is reduced by the concave portion, the stress on the semiconductor element due to the mold resin is suppressed.
また、モールド樹脂のうちアイランドの一面側に位置する部位は、凹部の部分では厚さが薄くなるため、アイランドの一面側と他面側とで、樹脂成形時におけるモールド樹脂の流動断面積の差が小さくなる。そのため、樹脂成形時におけるアイランド両板面でのモールド樹脂の流速差が低減され、モールド樹脂におけるボイド発生を抑制しやすくなる。 In addition, the portion of the mold resin located on one side of the island is thin at the concave portion, so the difference in flow cross-sectional area of the mold resin during resin molding between the one side of the island and the other side. Becomes smaller. For this reason, the difference in flow rate of the mold resin on the both surfaces of the island during resin molding is reduced, and it becomes easy to suppress the generation of voids in the mold resin.
よって、本発明によれば、モールド樹脂による半導体素子への応力を低減しつつ、モールド樹脂におけるボイド発生を抑制するのに適した構成を実現することができる。 Therefore, according to the present invention, it is possible to realize a configuration suitable for suppressing the generation of voids in the mold resin while reducing the stress applied to the semiconductor element by the mold resin.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1、図2を参照して述べる。この半導体装置S1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
(First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIGS. This semiconductor device S1 is mounted on a vehicle such as an automobile, for example, and is applied as a device for driving various electronic devices for the vehicle.
本実施形態の半導体装置S1は、大きくは、一面11と他面12とが表裏の板面の関係にある板状のアイランド10と、アイランド10の一面11に搭載された半導体素子20と、これらを封止するモールド樹脂30と、を備えて構成されている。
The semiconductor device S1 of the present embodiment is broadly divided into a plate-
アイランド10は、本実施形態では、リードフレーム100のアイランド10として構成されている。リードフレーム100は、一面と他面とが表裏の板面の関係にある板状をなすもので、素子搭載部としてのアイランド10、および、外部との接続用をなすリード端子13を有するものである。
In this embodiment, the
ここで、アイランド10の一面11、および、リード端子13の一面14は、ともにリードフレーム100の一面に相当し、アイランド10の他面12、および、リード端子13の他面15は、ともにリードフレーム100の他面に相当する。
Here, one
そして、ここでは、アイランド10の一面11がチップ搭載用の搭載面とされ、リード端子13の一面14がワイヤボンディング面とされている。また、本実施形態では、図1に示されるように、アイランド10の一面11とリード端子13の一面14とは同一平面にあり、同一高さとされている。
Here, one
また、ここでは、アイランド10は、矩形板状をなす。アイランド10は、リード端子13と同じ板厚であってもよいが、ヒートシンクとしての機能(蓄熱機能)を持たせるために、ここではリード端子13よりも板厚が大きいものとされている。
Here, the
このようなアイランド10およびリード端子13を有するリードフレーム100は、Cuなどの通常のリードフレーム材料からなるものであり、1枚の板材をプレスやエッチング加工する等によって、アイランド10とリード端子13とのパターンを形成したものである。なお、アイランド10とリード端子13とは、タイバーなどで一体に連結された状態でモールド樹脂30に封止された後、リードカットにより分離されるものである。
The
半導体素子20は、アイランド10の一面11上に、はんだやAg(銀)ペーストあるいは樹脂等よりなる接着剤40を介して接着されている。この半導体素子20は、たとえば、マイコンや制御素子もしくはパワー素子等よりなるもので、図1、図2に示されるように、典型的には矩形板状をなす。
The
そして、半導体素子20とリード端子13の一面14とは、Au(金)やAl(アルミニウム)あるいはCu(銅)などからなるボンディングワイヤ50を介して結線されており、互いに電気的に接続されている。
The
モールド樹脂30は、エポキシ樹脂等の熱硬化性樹脂等より構成されるもので、図示しない金型を用いたトランスファーモールド法により成形されている。具体的には、当該金型のゲートよりモールド樹脂30を金型内に注入し、当該金型のエアベントで空気を抜くことにより樹脂成形が行われる。なお、図1、図2のモールド樹脂30には、成形時におけるゲート側の部位であるゲート部30a、および、エアベント側の部位であるエアベント部30bを示してある。
The
そして、本実施形態では、典型的なフルモールドタイプと同様、モールド樹脂30は、半導体素子20およびボンディングワイヤ50とともに、アイランド10の一面11側およびアイランド10の他面12側を封止している。
In this embodiment, as in a typical full mold type, the mold resin 30 seals the one
また、リード端子13については、ボンディングワイヤ50の接続部側がインナーリードとしてモールド樹脂30に封止され、一部がアウターリードとしてモールド樹脂30より突出している。
As for the
なお、図2および以下に述べる各平面図においては、リード端子13においてモールド樹脂30より突出するアウターリードは、図示を省略してある。リード端子13のアウターリードには、図示しないが、外部との接続を行うために、必要に応じて曲げ加工等のリード成形が施されている。
In FIG. 2 and each plan view described below, the outer leads protruding from the
モールド樹脂30は、半導体素子20とアイランド10との積層方向(図1の上下方向)を板厚とする板状をなす。ここで、モールド樹脂30のうちアイランド10の一面11側に位置する部位である一面側樹脂部31は、図1において両矢印に示されるように、アイランド10の一面11よりも上側に位置する部位である。
The
そして、この一面側樹脂部31を示す両矢印の長さが、そのまま一面側樹脂部31の厚さに相当する。また、モールド樹脂30のうち、アイランド10の一面11側からの平面視にて現れる一面側樹脂部31の表面を、モールド樹脂30の上表面31aとする。
The length of the double-pointed arrow indicating the one-
一方、モールド樹脂30のうちアイランド10の他面12側に位置する部位である他面側樹脂部32は、図1において両矢印に示されるように、アイランド10の他面12よりも下側に位置する部位である。そして、この他面側樹脂部32を示す両矢印の長さが、そのまま他面側樹脂部32の厚さに相当する。
On the other hand, the other surface
[凹部等について]
このような半導体装置S1において、本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面において、半導体素子20の投影領域R1の少なくとも一部に、凹部33が設けられている。
[About recessed parts]
In such a semiconductor device S1, in the present embodiment, at least one of the projection regions R1 of the
言い換えれば、アイランド10の一面11に直交する方向から半導体装置S1を視たとき、モールド樹脂30の上表面31aに半導体素子20を投影した半導体素子20の投影領域R1には、凹んだ凹部33が設けられている。さらに言えば、アイランド10の一面11側からの平面視にて、上表面31aに位置する凹部33と、モールド樹脂30内部の半導体素子20とが、重なった配置とされている。
In other words, when the semiconductor device S <b> 1 is viewed from a direction orthogonal to the one
図1、図2の例では、凹部33は、平面形状(開口形状)および断面形状が共に矩形の凹部であり、さらに言えば空間形状が直方体をなす凹部である。ここでは、凹部33と半導体素子20とは共に平面矩形であるけれども、その矩形の形状およびサイズが異なるものとされており、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されている。
In the example of FIGS. 1 and 2, the
なお、凹部33の平面形状や平面サイズを適宜変更することにより、半導体素子20の投影領域R1の全体に凹部33が配置されるようにしてもよいことは、もちろんである。このような凹部33については、モールド樹脂30の成形を行う際の金型に、凹部33に対応する凸部を形成しておくことにより、樹脂成形時において形成される。
Of course, the
また、図1、図2に示されるように、凹部33は、モールド樹脂30の上表面31aにて段差をもって凹んだものであり、図1、図2には、凹部33における開口部側の角部33aおよび底部側の角部33bが示してある。ここでは、それぞれの角部33a、33bの平面パターンは、ともに凹部33の開口部、底部に対応した平面矩形のものとされている。
As shown in FIGS. 1 and 2, the
開口部側の角部33aは、上表面31aと凹部33の側面との交差部としての角部であり、底部側の角部33bは、凹部33の側面と底面との交差部としての角部である。また、限定するものではないが、たとえば凹部33の深さは数十μm〜数mm程度とすることができる。
The
[効果等]
ところで、本実施形態によれば、モールド樹脂30における一面側樹脂部31のうち半導体素子20上に存在する部位は、凹部33の分、減量されたものになるため、モールド樹脂30に起因する半導体素子20への応力が抑制される。
[Effects]
By the way, according to the present embodiment, the portion existing on the
また、モールド樹脂30のうち一面側樹脂部31は、凹部33の部分では厚さが薄くなるため、アイランド10の一面11側と他面12側とで、樹脂成形時におけるモールド樹脂30の流動断面積の差が小さくなる。そのため、樹脂成形時におけるアイランド10の両板面でのモールド樹脂30の流速差が低減され、モールド樹脂30におけるボイド発生を抑制しやすくなる。
Further, since the thickness of the one
よって、本実施形態によれば、モールド樹脂30による半導体素子20への応力を低減しつつ、モールド樹脂30におけるボイド発生を抑制するのに適した構成を実現することができる。
Therefore, according to the present embodiment, it is possible to realize a configuration suitable for suppressing the generation of voids in the
また、本実施形態のようなフルモールドタイプの場合、上述したように、モールド樹脂30について、他面側樹脂部32の厚さが一面側樹脂部31の厚さよりも薄くされている。そのため、通常なら、半導体装置S1は、モールド樹脂30の厚さ方向において装置全体が図1中の上側に凸となるように、反りやすくなる。
In the case of the full mold type as in this embodiment, as described above, the thickness of the other surface
しかし、本実施形態では、アイランド10の両板面におけるモールド樹脂30の厚さの差も凹部33によって小さくできるので、上記したモールド樹脂30の厚さ方向における半導体装置S1の反りも抑制しやすくなる、という効果も期待できる。
However, in this embodiment, the difference in the thickness of the
(第2実施形態)
本発明の第2実施形態にかかる半導体装置S2について、図3、図4を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
(Second Embodiment)
A semiconductor device S2 according to the second embodiment of the present invention will be described with reference to FIGS. This embodiment is different from the first embodiment in the planar shape of the
上記第1実施形態では、凹部33と半導体素子20とは、平面形状および平面サイズが異なり、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されていた(図1、図2参照)。
In the first embodiment, the
本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面(つまり上表面31a)に、凹部33が設けられていることは、上記第1実施形態と同様である。
In the present embodiment, the
しかし、本実施形態では、図3、図4に示されるように、凹部33は、上表面31aにおける半導体素子20の投影領域R1の全体を含み、当該投影領域R1よりも広い範囲に設けられている。図示例では、凹部33の平面形状は、半導体素子20の投影領域R1よりも一回り大きい矩形をなしている。
However, in the present embodiment, as shown in FIGS. 3 and 4, the
モールド樹脂30の上表面31aに凹部33を設ける場合、上述したように凹部33の段差により、凹部33においては開口部側の角部33a、および、底部側の角部33bが存在する。ここで、これらの角部は、凹部33の外郭を構成するものであるが、その形状ゆえにモールド樹脂30において応力が集中しやすい部位である。
When the
これに対して、本実施形態では、凹部33の平面サイズを半導体素子20の投影領域R1全体を包含し、凹部33の外郭が半導体素子20の投影領域R1の外側に位置するものとされている。そのため、凹部33における上記した角部33a、33bも、半導体素子20の投影領域R1の外側に位置することになる。
On the other hand, in the present embodiment, the planar size of the
このようなことから、本実施形態によれば、当該角部33a、33bに集中する応力が半導体素子20に与える影響を極力抑制しやすいものにでき、モールド樹脂30による半導体素子20への応力を低減するという点で好ましい構成が提供される。
For this reason, according to the present embodiment, it is possible to suppress the influence of the stress concentrated on the
(第3実施形態)
本発明の第3実施形態にかかる半導体装置S3について、図5を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
(Third embodiment)
A semiconductor device S3 according to a third embodiment of the present invention will be described with reference to FIG. This embodiment is different from the first embodiment in the planar shape of the
上記第1実施形態では、凹部33と半導体素子20とは平面形状および平面サイズが異なり、凹部33は、半導体素子20の投影領域R1の一部と重なって配置されていた(図1、図2参照)。
In the first embodiment, the
本実施形態では、アイランド10の一面11側からの平面視にて、モールド樹脂30のうち一面側樹脂部31の表面(つまり上表面31a)に、凹部33が設けられていることは、上記第1実施形態と同様である。
In the present embodiment, the
しかし、本実施形態では、図5に示されるように、上表面31aにおける半導体素子20の投影領域R1と凹部33とが同一形状および同一サイズであって、互いの外郭が一致している。図示例では、凹部33の平面形状と半導体素子20の投影領域R1とは、同一の矩形であり、同一の位置にあるものとされている。具体的には、図5中の凹部33の長さL1と半導体素子20の長さL2とが同等の関係とされている。
However, in the present embodiment, as shown in FIG. 5, the projection region R1 of the
本実施形態によれば、凹部33における上記した角部33a、33bを、半導体素子20の投影領域R1の外郭に位置するものにでき、上記第2実施形態と同様、当該角部に集中する応力が半導体素子20に与える影響を極力抑制しやすいものにできる。
According to the present embodiment, the
また、上記第2実施形態のように、凹部33が半導体素子20周辺のボンディングワイヤ等の部分まで重なって配置されていると、それら半導体素子20周辺部を封止するモールド樹脂30の厚さが十分に確保しにくくなる恐れがある。
In addition, as in the second embodiment, when the
その点、本実施形態によれば、半導体素子20周辺部を封止するモールド樹脂30の厚さを十分に確保しつつ、モールド樹脂30による半導体素子20への応力を低減するという点で好ましい構成を実現できる。
In that respect, according to the present embodiment, it is preferable in terms of reducing the stress applied to the
(第4実施形態)
本発明の第4実施形態にかかる半導体装置S4について、図6を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の断面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
(Fourth embodiment)
A semiconductor device S4 according to the fourth embodiment of the present invention will be described with reference to FIG. This embodiment differs from the first embodiment in the cross-sectional shape of the
上記第1実施形態では、凹部33の断面形状は、深さ方向に幅が均一な矩形、つまり長方形の断面形状をなしていた(図1参照)。これに対して、図6に示されるように、本実施形態の凹部33は、深さ方向に幅が狭くなる台形の断面形状をなしている。
In the first embodiment, the cross-sectional shape of the
この場合も、上記第1実施形態と同様の凹部33による効果が期待できる。さらに、上記第1実施形態の凹部33の場合、開口部側の角部33aおよび底部側の角部33bは、ともに略直角であったが、本実施形態では、これら角部33a、33bは鈍角であるため、上記第1実施形態に比べて、当該角部に発生する応力集中が緩和され、好ましい。
Also in this case, the effect by the recessed
なお、本実施形態は、凹部33の断面形状を上記の台形としたものであるから、上記第1実施形態以外にも、上記第2実施形態や上記第3実施形態に対しても、組み合わせて適用できることは言うまでもない。
In the present embodiment, since the cross-sectional shape of the
(第5実施形態)
本発明の第5実施形態にかかる半導体装置S5について、図7を参照して述べる。本実施形態は、上記第1実施形態に比べて、凹部33の平面形状が相違するものであり、ここでは、その相違点を中心に述べることとする。
(Fifth embodiment)
A semiconductor device S5 according to a fifth embodiment of the present invention will be described with reference to FIG. This embodiment is different from the first embodiment in the planar shape of the
上記第1実施形態では、上記図2に示されるように平面視した際に、凹部33はモールド樹脂30の上表面31aの内周に収まるサイズであった。これに対して、図7に示されるように、本実施形態の凹部33は、モールド樹脂30の上表面31aにおける対向する両端間を貫通するものとされている。そして、本実施形態の凹部33によっても、上記第1実施形態と同様の効果が期待できる。
In the first embodiment, the
ここで、図7の例では、上表面31aにおいて樹脂成形時のモールド樹脂30の流れ方向(つまりゲート部30aからエアベント部30bへ向かう方向)とは直交する方向の両端間を、凹部33が貫通している。しかし、これに限定するものではなく、たとえば、上表面31aにおいて樹脂成形時のモールド樹脂30の流れ方向の両端間を、凹部33が貫通したものであってもよい。
Here, in the example of FIG. 7, the
また、図7の例では、凹部33は、半導体素子20の投影領域R1の全体と重なって配置されている。しかし、たとえば、凹部33の幅(図7中の左右方向の幅)を細くすることにより、凹部33が、半導体素子20の投影領域R1の一部と重なって配置されているものとしてもよい。また、本実施形態の凹部33においても、上記第4実施形態のように断面形状を台形としてもよい。
In the example of FIG. 7, the
(第6実施形態)
本発明の第6実施形態にかかる半導体装置S6について、図8を参照して述べる。本実施形態は、樹脂成形時のモールド樹脂30の流れ方向の両側にて、凹部33が半導体素子20の投影領域R1の外側へ延びたものとされた構成であれば、上記各実施形態について適用されるものである。
(Sixth embodiment)
A semiconductor device S6 according to a sixth embodiment of the present invention will be described with reference to FIG. The present embodiment is applicable to each of the above embodiments as long as the
図8に示されるように、凹部33は、上記したモールド樹脂30の流れ方向に沿ってゲート部30a側、および、エアベント部30b側の両側において、投影領域R1の外側へ延びた配置とされている。
As shown in FIG. 8, the
ここで、本実施形態では、凹部33の延びる長さは、モールド樹脂30の流れ方向の両側で同等ではなく、エアベント部30b側よりもゲート部30a側の方が長いものとなっている。ゲート部30a側に長い凹部33とすることで、樹脂成形時に、アイランド10の一面11側でのモールド樹脂30の流速をゲート側で減速できるから、上記したアイランド10の両板面での流速差を低減するという点で望ましい。
Here, in this embodiment, the extending length of the
(他の実施形態)
なお、上記第1実施形態では、上記図1に示したように、アイランド10の一面11とリード端子13の一面14とは同一平面にあり、同一高さとされていた。これに限定するものではなく、たとえば、図9に示されるように、半導体素子20とリード端子13との高さを極力同一としてワイヤボンディング効率を高めるために、ディプレス加工等により、アイランド10の一面11をリード端子13の一面14よりも低くしたものであってもよい。
(Other embodiments)
In the first embodiment, as shown in FIG. 1, the one
また、アイランドとしては、上記したリードフレーム100のアイランド10の他面12側に、さらに別体のヒートシンクが、加締め等により設けられたものでもよい。つまり、アイランドは、アイランド10とヒートシンクとの2層構造よりなるものであってもよい。
Further, as the island, a separate heat sink may be provided on the
さらには、アイランドとしては、リード端子13とは別体の材料から形成されたものであってもよく、そのようなものとしては、たとえばヒートシンク、あるいは、セラミック基板やプリント基板等の配線基板などが挙げられる。
Furthermore, the island may be formed of a material separate from the
また、凹部33の平面形状としては、上記した矩形に限定されるものではなく、たとえば円形や矩形以外の多角形等、あるいは不定形などでもよい。
Further, the planar shape of the
また、上記実施形態では、半導体素子20を有する半導体装置を示したが、半導体装置としては、加えてチップ抵抗、チップコンデンサ等の受動部品がモールド樹脂30内に封止された構成であってもよい。
In the above embodiment, the semiconductor device having the
また、半導体装置としては、板状のアイランド10の一面11に半導体素子20を搭載し、半導体素子20とともにアイランド10の両板面側をモールド樹脂30で封止してなる、フルモールドタイプの構成を有するものであればよく、上記したようなリード端子13がモールド樹脂30より突出する構成でなくてもよい。たとえば、リード端子としては、モールド樹脂30の表面と同一面にて露出するものであってもよい。さらには、外部接続用としてリード端子以外の配線部材を採用してもよい。
Further, as a semiconductor device, a full mold type configuration in which a
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。 Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.
10 アイランド
11 アイランドの一面
12 アイランドの他面
20 半導体素子
30 モールド樹脂
31 モールド樹脂のうちアイランドの一面側に位置する部位としての一面側樹脂部
31a モールド樹脂の上表面
33 凹部
R1 モールド樹脂の上表面における半導体素子の投影領域
DESCRIPTION OF
Claims (3)
前記アイランドの一面に搭載された半導体素子(20)と、
前記半導体素子とともに前記アイランドの一面側および前記アイランドの他面側を封止するモールド樹脂(30)と、を備え、
前記アイランドの一面側からの平面視にて、前記モールド樹脂のうち前記アイランドの一面側に位置する部位(31)の表面(31a)において、前記半導体素子の投影領域(R1)の少なくとも一部に、凹部(33)が設けられていることを特徴とする半導体装置。 A plate-like island (10) in which the one surface (11) and the other surface (12) are in a relation of front and back plate surfaces;
A semiconductor element (20) mounted on one surface of the island;
A mold resin (30) for sealing one side of the island and the other side of the island together with the semiconductor element;
In a plan view from the one surface side of the island, at least a part of the projection region (R1) of the semiconductor element on the surface (31a) of the portion (31) of the mold resin located on the one surface side of the island A semiconductor device comprising a recess (33).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114635A JP6413935B2 (en) | 2015-06-05 | 2015-06-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114635A JP6413935B2 (en) | 2015-06-05 | 2015-06-05 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017005009A true JP2017005009A (en) | 2017-01-05 |
JP6413935B2 JP6413935B2 (en) | 2018-10-31 |
Family
ID=57754346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114635A Expired - Fee Related JP6413935B2 (en) | 2015-06-05 | 2015-06-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6413935B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257751A (en) * | 2020-02-12 | 2021-08-13 | 艾普凌科有限公司 | Semiconductor device and method for manufacturing the same |
JP2022027447A (en) * | 2020-07-29 | 2022-02-10 | ▲き▼邦科技股▲分▼有限公司 | Semiconductor package method and semiconductor package structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020060358A1 (en) * | 2000-11-17 | 2002-05-23 | Chin-Yuan Hung | Package of an image sensor device |
JP2007324484A (en) * | 2006-06-02 | 2007-12-13 | Sony Computer Entertainment Inc | Semiconductor device and manufacturing method thereof |
JP2010040583A (en) * | 2008-07-31 | 2010-02-18 | Aisin Aw Co Ltd | Electronic circuit device |
-
2015
- 2015-06-05 JP JP2015114635A patent/JP6413935B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020060358A1 (en) * | 2000-11-17 | 2002-05-23 | Chin-Yuan Hung | Package of an image sensor device |
JP2007324484A (en) * | 2006-06-02 | 2007-12-13 | Sony Computer Entertainment Inc | Semiconductor device and manufacturing method thereof |
JP2010040583A (en) * | 2008-07-31 | 2010-02-18 | Aisin Aw Co Ltd | Electronic circuit device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257751A (en) * | 2020-02-12 | 2021-08-13 | 艾普凌科有限公司 | Semiconductor device and method for manufacturing the same |
JP2021128966A (en) * | 2020-02-12 | 2021-09-02 | エイブリック株式会社 | Semiconductor device and method for manufacturing the same |
JP7442333B2 (en) | 2020-02-12 | 2024-03-04 | エイブリック株式会社 | Semiconductor device and its manufacturing method |
JP2022027447A (en) * | 2020-07-29 | 2022-02-10 | ▲き▼邦科技股▲分▼有限公司 | Semiconductor package method and semiconductor package structure |
JP7181336B2 (en) | 2020-07-29 | 2022-11-30 | ▲き▼邦科技股▲分▼有限公司 | Semiconductor package method and semiconductor package structure |
US11651974B2 (en) | 2020-07-29 | 2023-05-16 | Chipbond Technology Corporation | Semiconductor package and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP6413935B2 (en) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193510B2 (en) | Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method | |
US7781899B2 (en) | Leadframe having mold lock vent | |
JP5098301B2 (en) | Power semiconductor device | |
KR20060051806A (en) | Lead frame and semiconductor package therefor | |
JP2007207802A (en) | Electronic circuit module and method of manufacturing same | |
JP5904001B2 (en) | Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements | |
JP6413935B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6092645B2 (en) | Semiconductor device | |
JP5034670B2 (en) | Mold package | |
JP6827347B2 (en) | Semiconductor device | |
JP2007201324A (en) | Mounting structure of electronic device and mounting method for electronic component | |
JP5239736B2 (en) | Electronic equipment | |
JP5273265B2 (en) | Power semiconductor device | |
JP5776373B2 (en) | Electronic equipment | |
JP4255842B2 (en) | Semiconductor device | |
JP2015002245A (en) | Electronic apparatus with mold package | |
JP6111973B2 (en) | Semiconductor device | |
WO2015052880A1 (en) | Semiconductor device and method for producing same | |
JP5181537B2 (en) | Mold package | |
JP5066971B2 (en) | Mold package mounting structure | |
WO2021020456A1 (en) | Semiconductor package and semiconductor device | |
JP3693450B2 (en) | Solid-state image sensor device | |
JP2018093084A (en) | Semiconductor device | |
JP2016197636A (en) | Molded package | |
JP6350683B2 (en) | Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180917 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6413935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |