JP5239736B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP5239736B2 JP5239736B2 JP2008271952A JP2008271952A JP5239736B2 JP 5239736 B2 JP5239736 B2 JP 5239736B2 JP 2008271952 A JP2008271952 A JP 2008271952A JP 2008271952 A JP2008271952 A JP 2008271952A JP 5239736 B2 JP5239736 B2 JP 5239736B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power element
- heat
- electronic device
- conductive adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19015—Structure including thin film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、第1の基板上に搭載されたパワー素子と、その上に配置された第2の基板とを電気的に接続したものを、モールド樹脂により封止してなる電子装置に関する。 The present invention relates to an electronic device in which a power element mounted on a first substrate and a second substrate disposed thereon are electrically connected with a mold resin.
従来より、この種の電子装置としては、第1の基板としてリードフレームの一面上に搭載されたパワー素子と、パワー素子の上に配置された第2の基板としての回路基板とを備えたものが提案されている(たとえば、特許文献1参照)。 Conventionally, this type of electronic device includes a power element mounted on one surface of a lead frame as a first substrate and a circuit board as a second substrate disposed on the power element. Has been proposed (see, for example, Patent Document 1).
ここで、特許文献1では、第2の基板としての回路基板におけるパワー素子とは反対側の面には、電子部品が搭載されている。そして、リードフレームを上部に立ち上げ折り曲げてモールド樹脂で封止し、その後、回路基板をリードフレームと接続して、さらに樹脂で封止し、電子装置を形成する。
しかしながら、上記従来のものでは、リードフレームを上方に折り曲げ、リードフレームを介してパワー素子と第2の基板としての回路基板とを接続するため、装置の厚さが大きくなり、大幅な小型化は望めない。 However, in the above-described conventional device, the lead frame is bent upward, and the power element and the circuit board as the second substrate are connected via the lead frame, so that the thickness of the device is increased, and a significant reduction in size is achieved. I can't hope.
本発明は、上記問題に鑑みてなされたものであり、第1の基板上に搭載されたパワー素子と、その上に配置された第2の基板とを電気的に接続したものを、モールド樹脂により封止してなる電子装置において、電子装置の厚さを小型化するのに適した構成を実現することを目的とする。 The present invention has been made in view of the above problem, and a power resin mounted on a first substrate and a second substrate disposed thereon are electrically connected to a mold resin. An object of the present invention is to realize a configuration suitable for reducing the thickness of the electronic device in the electronic device formed by sealing.
上記目的を達成するため、請求項1に記載の発明では、第1の基板(10)と、第1の基板(10)の一面に搭載されたパワー素子(30)と、一面を第1の基板(10)の一面およびパワー素子(30)に対向させて配置された第2の基板(20)とを備え、第2の基板(20)の一面とパワー素子(30)とは、導電性を有する導電性接着部材(60)を介して直接接着されて電気的に接続されており、第1の基板(10)、パワー素子(30)、および第2の基板(20)は、モールド樹脂(50)により封止されており、
第2の基板(20)の一面とは反対側の他面には、電子部品(40)および電子部品(40)よりも駆動時の発熱が大きい発熱素子(41)が、モールド樹脂(50)で封止された状態で搭載されており、第2の基板(20)の一面のうち発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、発熱素子(41)からの熱を放熱部材(90)により放熱するようになっていることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, the first substrate (10), the power element (30) mounted on one surface of the first substrate (10), and one surface of the first substrate (10) A second substrate (20) disposed opposite one surface of the substrate (10) and the power element (30), and the one surface of the second substrate (20) and the power element (30) are electrically conductive The first substrate (10), the power element (30), and the second substrate (20) are molded resin and are directly bonded and electrically connected via a conductive adhesive member (60) having (50) ,
On the other surface opposite to the one surface of the second substrate (20), an electronic component (40) and a heating element (41) that generates more heat during driving than the electronic component (40) are molded resin (50). The heat radiation member (90) is thermally connected to the same position as the heat generating element (41) on one surface of the second substrate (20). The heat from (41) is dissipated by the heat dissipating member (90) .
それによれば、パワー素子(30)とその上の第2の基板(20)とを、導電性接着部材(60)を介して直接接着しているから、電子装置の厚さ(つまり、両基板(10、20)の積層方向の寸法)を小型化するのに適した構成を実現することができる。また、第2の基板(20)の一面のうち発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、発熱素子(41)からの熱を放熱部材(90)により放熱するようになっているから、第2の基板(20)に発熱の大きな発熱素子(41)が設けられていても、放熱部材(90)を介して適切な放熱が可能となる。 According to this, since the power element (30) and the second substrate (20) thereon are directly bonded via the conductive adhesive member (60), the thickness of the electronic device (that is, both substrates) (10, 20) in the stacking direction) can be realized. Further, a heat radiating member (90) is thermally connected to the same position as the heat generating element (41) on one surface of the second substrate (20), and the heat from the heat generating element (41) is transferred to the heat radiating member ( 90), heat can be appropriately radiated through the heat radiating member (90) even if the second substrate (20) is provided with a heat generating element (41) that generates a large amount of heat. .
ここで、請求項2に記載の発明のように、導電性接着部材(60)としては、はんだもしくは導電性接着剤を採用することができる。 Here, as in the invention described in claim 2, solder or a conductive adhesive can be employed as the conductive adhesive member (60).
また、請求項3に記載の発明では、請求項1または2において、第2の基板(20)の一面とは反対側の他面側にも、パワー素子(30)が導電性接着部材(60)を介して直接接着されて電気的に接続されるとともに、モールド樹脂(50)によって封止されており、第2の基板(20)の一面側のパワー素子(30)と他面側のパワー素子(30)とは、同じ位置に設けられていることを特徴とする。 Moreover, in invention of Claim 3, in Claim 1 or 2, the power element (30) is attached to the conductive adhesive member (60) on the other surface side opposite to the one surface of the second substrate (20). ) Are directly bonded and electrically connected to each other, and are sealed with a mold resin (50), and the power element (30) on one side of the second substrate (20) and the power on the other side. The element (30) is provided at the same position.
それによれば、第2の基板(20)の一面側のパワー素子(30)と他面側のパワー素子(30)とが、同じ位置にあるので、第2の基板(20)の反りやうねりの影響を少なくすることが可能となる。 According to this, since the power element (30) on the one surface side of the second substrate (20) and the power element (30) on the other surface side are in the same position, the warp and undulation of the second substrate (20). It is possible to reduce the influence of.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図である。この電子装置100は、たとえば自動車に搭載され、車両制御用のECUなどの電子装置として用いられる。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an
本実施形態の電子装置100は、大きくは、第1の基板10と、第1の基板10の一面(図1中の上面)に搭載されたパワー素子30と、一面(図1中の下面)を第1の基板10の一面およびパワー素子30に対向させて配置された第2の基板20と、第2の基板20の一面とは反対側の他面(図1中の上面)に搭載された電子部品40とを備え、これら第1の基板10、パワー素子30、第2の基板20、および電子部品40が、モールド樹脂50により封止された構成を備えている。
The
第1の基板10は、銅または銅系合金などから成るリードフレームや、セラミック基板、金属基板などの回路基板である。パワー素子30は、パワーMOSFET、IGBT、ダイオード、複合ICなどであり、第1の基板10の一面にダイボンド材11を介して接続されている。そして、パワー素子30と第1の基板10とは電気的・機械的に接続されている。
The
第2の基板20は、セラミック基板、樹脂基板などの回路基板である。第2の基板20の一面は、パワー素子30を覆うように第1の基板10の一面に対向しており、第2の基板の一面とパワー素子30とは、導電性を有する導電性接着部材60を介して直接接着されている。それによって、これら第2の基板20とパワー素子30とは電気的に接続されている。
The
導電性接着部材60は、はんだや導電性接着剤などよりなる。はんだとしては、一般的な共晶はんだ、鉛フリーはんだなどが採用され、導電性接着剤としては、一般的な金属フィラーを樹脂に含有させたものや、はんだフィラーとゴムマトリックスからなるものが採用される。
The conductive
はんだフィラーとゴムマトリックスからなる導電性接着剤によれば、第2の基板20の反りやうねりによって、パワー素子30と第2の基板20の一面との接触性がばらつくのを抑制しやすい。これは、ゴム弾性により、第2の基板20の反りやうねりを吸収するためである。
According to the conductive adhesive composed of the solder filler and the rubber matrix, it is easy to suppress the contact between the
また、第2の基板20の他面には、電子部品40が搭載されている。この電子部品40としては、一般的な回路基板に表面実装されるものであれば特に限定しないが、たとえば、ICチップやトランジスタ素子、マイコン、抵抗、コンデンサなどが挙げられ、ダイボンド実装やワイヤボンド実装などにより、部品実装が行われている。
An
そして、第2の基板20の一面と他面とは、第2の基板20の内部に設けられた図示しない内層配線などにより電気的に接続されており、当該内層配線、導電性接着部材60を介して、電子部品40とパワー素子30とは電気的に接続されている。そして、たとえば、パワー素子30から電子部品40に電流が供給されるようになっている。
The one surface and the other surface of the
また、図1に示されるように、第2の基板20の端部の外側には、金属などよりなるリード70が設けられている。そして、このリード70と第2の基板20とは、アルミや金などのボンディングワイヤ71により結線され、電気的に接続されている。
As shown in FIG. 1, a
さらに、本実施形態では、第1の基板10の一面とは反対側の他面(図1中の下面)には、銅などよりなるヒートシンク80が設けられ、第1の基板10とヒートシンク80とが接着などにより接合されている。
Further, in the present embodiment, a
そして、モールド樹脂50は、上述した各部材10〜40、60〜80を包み込むように封止している。このモールド樹脂50は、エポキシ樹脂などの一般的なモールド材料よりなり、金型を用いたトランスファーモールド法などにより成形されるものである。
And the
ここで、ヒートシンク80における第1の基板10とは反対側の面は、モールド樹脂50から露出しており、パワー素子30や両基板10、20に発生した熱は、ヒートシンク80から外部に放熱されるようになっている。また、上記リード70の一部もモールド樹脂50から露出しており、このリード70の露出部分にて外部との電気的な接続がなされるようになっている。
Here, the surface of the heat sink 80 opposite to the
次に、本実施形態の電子装置100の製造方法について、図2を参照して述べる。図2は、本実施形態の製造方法を示す工程図であり、各工程におけるワークの断面構成を示している。
Next, a method for manufacturing the
まず、図2(a)に示されるように、第2の基板20の一面に導電性接着部材60を介してパワー素子30を接着するとともに、第2の基板20の他面に電子部品40を搭載する。
First, as shown in FIG. 2A, the
具体的には、パワー素子30については、導電性接着部材60がはんだである場合には、印刷による配置、リフローなどを行い、導電性接着剤である場合には、塗布・硬化などを行う。また、電子部品40については、一般のダイボンド実装やワイヤボンディングなどを行う。なお、基板20にパワー素子30を接続する際に、はんだで接続する場合には、アンダーフィルを付与することにより接続性を確保するようにしてもよい。
Specifically, for the
その後、図2(b)に示されるように、第2の基板20の他面と第1の基板10の一面とを対向配置させる。このとき、第1の基板10はヒートシンク80に取り付けられている。そして、はんだや導電性ペーストなどよりなるダイボンド材11を介して、パワー素子30を第1の基板10の一面に接続する。
Thereafter, as shown in FIG. 2B, the other surface of the
続いて、図2(c)に示されるように、リード70を第2の基板20の外側に配置し、これらの間でワイヤボンディングを行い、ボンディングワイヤ71を形成する。そして、このものを図示しない金型に設置し、モールド樹脂50の注入・充填を行い、モールド樹脂50による封止を行う。こうして、本実施形態の電子装置100ができあがる。
Subsequently, as shown in FIG. 2C, the
ところで、本実施形態によれば、パワー素子30とその上の第2の基板20とを、導電性接着部材60を介して直接接着しているから、電子装置100の厚さ(つまり、両基板10、20の積層方向の寸法)が小型化する。従来では、上述のように、リードフレームを立ち上げていたので、その分、厚くなっていたが、本実施形態ではそれに比べて、大幅な厚さの低減が図れる。
By the way, according to the present embodiment, since the
(第2実施形態)
図3は、本発明の第2実施形態に係る電子装置100の製造方法を示す工程図であり、各工程におけるワークの断面構成を示している。ここでは、上記第1実施形態の製造方法との相違点を中心に述べることとする。
(Second Embodiment)
FIG. 3 is a process diagram showing a method for manufacturing the
まず、図3(a)に示されるように、本製造方法では、第2の基板20の他面に電子部品40を搭載する。また、図3(b)に示されるように、第1の基板10にヒートシンク80を取り付けるとともに、第1の基板10の一面にパワー素子30を搭載する。
First, as shown in FIG. 3A, in this manufacturing method, the
その後、図3(c)に示されるように、第2の基板20の他面と第1の基板10の一面とを対向配置させて、導電性接着部材60を介してパワー素子30を第2の基板20の一面に接着する。
Thereafter, as shown in FIG. 3C, the second surface of the
続いて、図3(d)に示されるように、リード70と第2の基板20とのワイヤボンディングを行い、次に、モールド樹脂50による封止を行う。こうして、本実施形態においても、上記第1実施形態と同様の電子装置100ができあがる。
Subsequently, as shown in FIG. 3D, wire bonding between the lead 70 and the
なお、上記図1に示される電子装置100を製造するとき、各基板10、20、パワー素子30、電子部品40の組み付け順序は、上記第1及び第2実施形態に述べた順序に限定されるものではなく、それ以外の方法も適宜採用が可能である。
When the
(第3実施形態)
図4は、本発明の第3実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
(Third embodiment)
FIG. 4 is a diagram showing a schematic cross-sectional configuration of an electronic device according to the third embodiment of the present invention. In this embodiment, the difference from the first embodiment will be mainly described.
図4に示されるように、本実施形態では、第2の基板20の他面側にも、パワー素子30が導電性接着部材60を介して直接接着されて電気的に接続されるとともに、当該他面側のパワー素子30はモールド樹脂60によって封止されている。そして、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とは、第2の基板20を挟んで同じ位置に設けられている。
As shown in FIG. 4, in the present embodiment, the
つまり、第2の基板20の一面に直交な方向から眺めたとき、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とは重なる位置に設けられている。ここで、第2の基板20の他面側のパワー素子30についても、当該一面側のパワー素子30と同様、第1の基板10およびヒートシンク80に搭載されている。
That is, when viewed from a direction orthogonal to one surface of the
つまり、本実施形態の電子装置においては、装置の厚さ方向にて第2の基板20を中心として両側(図4中の上下両側)で実質的に対称となるように、第2の基板20側から、導電性接着部材60、パワー素子30、第1の基板10、ヒートシンク80が積層された構成とされている。
That is, in the electronic device according to the present embodiment, the
そして、本実施形態によれば、第2の基板20の一面側のパワー素子30と他面側のパワー素子30とが、平面的に同じ位置にあるので、これら両パワー素子30が受ける第2の基板20の反りやうねりの影響を、少なくすることが可能となる。
And according to this embodiment, since the
つまり、複数のパワー素子30を備える電子装置の場合、第2の基板20に反りやうねりなどがあると、それぞれのパワー素子30毎に、第2の基板20との接触性がばらつく恐れがあるが、本実施形態では、そのような問題が回避される。
In other words, in the case of an electronic device including a plurality of
(第4実施形態)
図5は、本発明の第4実施形態に係る電子装置の概略断面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
(Fourth embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of an electronic device according to the fourth embodiment of the present invention. In this embodiment, the difference from the first embodiment will be mainly described.
図5に示されるように、本実施形態では、第2の基板の他面には、電子部品40よりも駆動時の発熱が大きい発熱素子41が、電子部品40とともに、モールド樹脂50で封止された状態で搭載されている。この発熱素子41としては、たとえば複合ICなどが挙げられる。
As shown in FIG. 5, in this embodiment, a
そして、第1の基板10の一面には、銅やアルミなどよりなる金属ブロックなど、放熱性に優れた材料よりなる放熱部材90が設けられている。この放熱部材90は第2の基板20における一面のうち発熱素子41と同じ位置に設けられている。
On one surface of the
そして、放熱部材90は、第2の基板20および第1の基板10とはんだ91などの熱的接続部材を介して接続され、これら両基板10、20と熱的に接続されている。それにより、発熱素子41からの熱が放熱部材90により放熱されるようになっている。本実施形態によれば、第2の基板20に発熱の大きな発熱素子41が設けられていても、放熱部材90を介して適切に放熱される。
The
(他の実施形態)
なお、電子装置としては、第1の基板と、第1の基板の一面に搭載されたパワー素子と、一面を第1の基板の一面およびパワー素子に対向させて配置された第2の基板とを備え、第2の基板の一面とパワー素子とを、導電性接着部材を介して直接接着して電気的に接続し、第1の基板、パワー素子、および第2の基板を、モールド樹脂により封止したものであればよく、第2の基板の他面には上記電子部品は無いものであってもよい。
(Other embodiments)
The electronic device includes a first substrate, a power element mounted on one surface of the first substrate, and a second substrate disposed so that one surface faces the one surface of the first substrate and the power element. And directly connecting the one surface of the second substrate and the power element via a conductive adhesive member, and electrically connecting the first substrate, the power element, and the second substrate with a mold resin. What is necessary is just to be sealed, and the other surface of the second substrate may not have the electronic component.
また、第1の基板にはヒートシンクが取り付けられていなくてもよく、その場合、モールド樹脂から、第1の基板が直接露出しているものであってもよい。 Further, the heat sink may not be attached to the first substrate. In that case, the first substrate may be directly exposed from the mold resin.
10 第1の基板
20 第2の基板
30 パワー素子
40 電子部品
41 発熱素子
50 モールド樹脂
60 導電性接着部材
90 放熱部材
DESCRIPTION OF
Claims (3)
前記第1の基板(10)の一面に搭載されたパワー素子(30)と、
一面を前記第1の基板(10)の前記一面および前記パワー素子(30)に対向させて配置された第2の基板(20)とを備え、
前記第2の基板(20)の前記一面と前記パワー素子(30)とは、導電性を有する導電性接着部材(60)を介して直接接着されて電気的に接続されており、
前記第1の基板(10)、前記パワー素子(30)、および前記第2の基板(20)は、モールド樹脂(50)により封止されており、
前記第2の基板(20)の前記一面とは反対側の他面には、電子部品(40)および前記電子部品(40)よりも駆動時の発熱が大きい発熱素子(41)が、前記モールド樹脂(50)で封止された状態で搭載されており、
前記第2の基板(20)の前記一面のうち前記発熱素子(41)と同じ位置には、放熱部材(90)が熱的に接続されており、前記発熱素子(41)からの熱を前記放熱部材(90)により放熱するようになっていることを特徴とする電子装置。 A first substrate (10);
A power element (30) mounted on one surface of the first substrate (10);
A second substrate (20) disposed so that one surface faces the one surface of the first substrate (10) and the power element (30);
The one surface of the second substrate (20) and the power element (30) are directly bonded and electrically connected via a conductive adhesive member (60) having conductivity,
The first substrate (10), the power element (30), and the second substrate (20) are sealed with a mold resin (50) ,
On the other surface opposite to the one surface of the second substrate (20), an electronic component (40) and a heating element (41) that generates more heat during driving than the electronic component (40) are provided in the mold. It is mounted in a state sealed with resin (50),
A heat radiating member (90) is thermally connected to the same position of the one surface of the second substrate (20) as the heat generating element (41), and heat from the heat generating element (41) is transferred to the second substrate (20). An electronic device characterized in that heat is dissipated by a heat dissipating member (90) .
前記第2の基板(20)の前記一面側の前記パワー素子(30)と前記他面側の前記パワー素子(30)とは、同じ位置に設けられていることを特徴とする請求項1または2に記載の電子装置。 The power element (30) is also directly bonded and electrically connected to the other surface of the second substrate (20) opposite to the one surface via the conductive adhesive member (60). And sealed with the mold resin (50),
The power element (30) on the one surface side of the second substrate (20) and the power element (30) on the other surface side are provided at the same position. 3. The electronic device according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271952A JP5239736B2 (en) | 2008-10-22 | 2008-10-22 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271952A JP5239736B2 (en) | 2008-10-22 | 2008-10-22 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103231A JP2010103231A (en) | 2010-05-06 |
JP5239736B2 true JP5239736B2 (en) | 2013-07-17 |
Family
ID=42293645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008271952A Expired - Fee Related JP5239736B2 (en) | 2008-10-22 | 2008-10-22 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5239736B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012137760A1 (en) | 2011-04-04 | 2012-10-11 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
CN104247012B (en) * | 2012-10-01 | 2017-08-25 | 富士电机株式会社 | Semiconductor device and its manufacture method |
WO2018138902A1 (en) * | 2017-01-30 | 2018-08-02 | 三菱電機株式会社 | Method for manufacturing power semiconductor device, and power semiconductor device |
JP7548743B2 (en) | 2020-07-21 | 2024-09-10 | 新光電気工業株式会社 | Semiconductor Device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0514519Y2 (en) * | 1988-08-30 | 1993-04-19 | ||
JP3448159B2 (en) * | 1996-06-20 | 2003-09-16 | 株式会社東芝 | Power semiconductor device |
JP2004088022A (en) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | High power semiconductor device |
JP4385324B2 (en) * | 2004-06-24 | 2009-12-16 | 富士電機システムズ株式会社 | Semiconductor module and manufacturing method thereof |
JP5241177B2 (en) * | 2007-09-05 | 2013-07-17 | 株式会社オクテック | Semiconductor device and manufacturing method of semiconductor device |
-
2008
- 2008-10-22 JP JP2008271952A patent/JP5239736B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010103231A (en) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (en) | Semiconductor device | |
JP4453498B2 (en) | Power semiconductor module and manufacturing method thereof | |
JP6065973B2 (en) | Semiconductor module | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US20060272150A1 (en) | Module and method for fabricating the same | |
JP4254527B2 (en) | Semiconductor device | |
JP4385324B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2015009466A (en) | Electronic device and method for manufacturing electronic device | |
JP4967701B2 (en) | Power semiconductor device | |
JP2008141140A (en) | Semiconductor device | |
CN113097173A (en) | Semiconductor package and method of manufacturing the same | |
JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
JP5239736B2 (en) | Electronic equipment | |
JP4946488B2 (en) | Circuit module | |
JP2015144216A (en) | Semiconductor device and manufacturing method of the same | |
JP6354163B2 (en) | Circuit board and electronic device | |
JP7088224B2 (en) | Semiconductor modules and semiconductor devices used for them | |
JP6391430B2 (en) | Electronic control device and manufacturing method thereof | |
JP5699006B2 (en) | Transmission control device and electronic circuit device | |
JP6666048B2 (en) | Circuit board device | |
JP5691794B2 (en) | Electronic control unit | |
JP6945513B2 (en) | Electronic control device | |
WO2020189508A1 (en) | Semiconductor module and semiconductor device used therefor | |
JP2005332918A (en) | Electronic apparatus | |
JP2015018860A (en) | Semiconductor package manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |