JP6111973B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6111973B2
JP6111973B2 JP2013214757A JP2013214757A JP6111973B2 JP 6111973 B2 JP6111973 B2 JP 6111973B2 JP 2013214757 A JP2013214757 A JP 2013214757A JP 2013214757 A JP2013214757 A JP 2013214757A JP 6111973 B2 JP6111973 B2 JP 6111973B2
Authority
JP
Japan
Prior art keywords
ground plate
island
lead
wide
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013214757A
Other languages
Japanese (ja)
Other versions
JP2015079789A (en
Inventor
耕佑 鈴木
耕佑 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013214757A priority Critical patent/JP6111973B2/en
Publication of JP2015079789A publication Critical patent/JP2015079789A/en
Application granted granted Critical
Publication of JP6111973B2 publication Critical patent/JP6111973B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップを搭載するアイランドの外周に、ＧＮＤ（グランド）電位となるグランドプレートを有する半導体装置に関する。   The present invention relates to a semiconductor device having a ground plate at a GND (ground) potential on the outer periphery of an island on which a semiconductor chip is mounted.

従来より、この種の半導体装置としては、たとえば特許文献１に記載のものが提案されている。この半導体装置は、金属板をパターニングすることにより形成されたものであって、アイランドと、アイランドの外縁に沿ってアイランドの外側に設けられたグランドプレートと、グランドプレートの外周側に配置されたリードと、を有するリードフレームを備えている。   Conventionally, as this type of semiconductor device, for example, a device described in Patent Document 1 has been proposed. This semiconductor device is formed by patterning a metal plate, and includes an island, a ground plate provided on the outer side of the island along the outer edge of the island, and leads disposed on the outer peripheral side of the ground plate. And a lead frame.

さらに、このような半導体装置においては、アイランドの一面側に搭載された半導体チップと、アイランドの一面側にて半導体チップとリードとを結線して電気的に接続する第１のボンディングワイヤと、アイランドの一面側にて半導体チップとグランドプレートとを結線して電気的に接続する第２のボンディングワイヤと、が備えられている。   Further, in such a semiconductor device, a semiconductor chip mounted on one surface side of the island, a first bonding wire that connects the semiconductor chip and the lead on the one surface side of the island and is electrically connected, and an island And a second bonding wire for connecting and electrically connecting the semiconductor chip and the ground plate on one surface side.

このような半導体装置においては、半導体チップは、第１のボンディングワイヤおよびリードを介して、外部との信号のやりとりを行う。一方、グランドプレートは、半導体チップにおけるＧＮＤ電位用の複数のパッドと電気的に接続されて、半導体チップをＧＮＤ電位とするものである。   In such a semiconductor device, the semiconductor chip exchanges signals with the outside via the first bonding wires and leads. On the other hand, the ground plate is electrically connected to a plurality of pads for GND potential in the semiconductor chip to make the semiconductor chip have the GND potential.

たとえば、この種の半導体装置では、アイランドもしくは任意のリードがボディアース等によりＧＮＤ電位とされている。そして、これらアイランドもしくは任意のリードとグランドプレートとが、リードフレームにおける連結部等で連結されることにより、グランドプレートはＧＮＤ電位とされる。なお、このグランドプレートは、通常はアイランド全周を取り囲むリング状をなすものであり、この場合、グランドリングとも言われる。   For example, in this type of semiconductor device, an island or an arbitrary lead is set at a GND potential by body earth or the like. Then, these islands or arbitrary leads and the ground plate are connected by a connecting portion or the like in the lead frame, so that the ground plate is set to the GND potential. In addition, this ground plate usually has a ring shape surrounding the entire circumference of the island, and in this case, it is also referred to as a ground ring.

特開平６−２５２３２８号公報JP-A-6-252328

ところで、上記したような半導体装置においては、グランドプレートは、アイランドとリードとの間に配置されている。そのため、半導体チップ−リード間のワイヤである第１のボンディングワイヤと半導体チップ−グランドプレート間のワイヤである第２のボンディングワイヤとが、干渉しないように、両ボンディングワイヤのレイアウトを行う必要がある。   By the way, in the semiconductor device as described above, the ground plate is disposed between the island and the lead. Therefore, it is necessary to lay out both bonding wires so that the first bonding wire that is the wire between the semiconductor chip and the lead and the second bonding wire that is the wire between the semiconductor chip and the ground plate do not interfere with each other. .

しかし、半導体チップの大電流化等に伴い、半導体チップにおけるＧＮＤ電位の安定化を図るためには、第２のボンディングワイヤ数も多くなってきている。そのため、第１のボンディングワイヤとの干渉を避けるには、グランドプレートの一部領域に第２のボンディングワイヤを集中させて接続する必要がある。   However, as the current of the semiconductor chip increases, the number of second bonding wires is also increasing in order to stabilize the GND potential in the semiconductor chip. Therefore, in order to avoid interference with the first bonding wire, it is necessary to concentrate and connect the second bonding wire to a partial region of the ground plate.

しかし、従来、グランドプレートは、全体で均一な幅の狭いものであるため、多数の第２のボンディングワイヤをグランドプレートの一部領域に集中させるには、グランドプレート上の接続領域を十分に確保することは難しい。   Conventionally, however, the ground plate has a uniform and narrow width as a whole, so that a large number of second bonding wires can be concentrated in a partial area of the ground plate so that a sufficient connection area on the ground plate is secured. Difficult to do.

本発明は、上記問題に鑑みてなされたものであり、グランドプレートの一部領域に、半導体チップから第２のボンディングワイヤを複数本、集中して接続することを適切に行えるようにすることを目的とする。   The present invention has been made in view of the above-described problems, and is intended to enable a plurality of second bonding wires from a semiconductor chip to be appropriately connected to a partial region of a ground plate in a concentrated manner. Objective.

上記目的を達成するため、請求項１に記載の発明では、パターニングされた金属板によりなり、アイランド（２１）、アイランドの外縁に沿ってアイランドの外側に設けられたグランドプレート（２２）、および、グランドプレートの外周側に配置されたリード（２３）を有するリードフレーム（２０）と、アイランドの一面（２１ａ）側に搭載された半導体チップ（１０）と、アイランドの一面側にて半導体チップとリードとを結線して電気的に接続する第１のボンディングワイヤ（３０）と、アイランドの一面側にて半導体チップとグランドプレートとを結線して電気的に接続する第２のボンディングワイヤ（４０）と、を備え、
第２のボンディングワイヤは、グランドプレートの一部領域に接続されており、グランドプレートは、第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部（２２ａ）とされたものとなっており、幅広部は、グランドプレートの外縁がリード側に突出することで幅広形状とされ、グランドプレートの外側では、複数本のリードが、グランドプレートにおける幅広部以外の部位である非幅広部（２２ｂ）のみに対向しつつ、グランドプレートの外縁に沿って配列されていることを特徴とする。 In order to achieve the above object, in the invention described in claim 1, an island (21) made of a patterned metal plate, a ground plate (22) provided outside the island along the outer edge of the island, and A lead frame (20) having leads (23) arranged on the outer peripheral side of the ground plate, a semiconductor chip (10) mounted on one side (21a) of the island, and the semiconductor chip and leads on the one side of the island And a second bonding wire (40) for connecting and electrically connecting the semiconductor chip and the ground plate on one side of the island. With
The second bonding wire is connected to a partial region of the ground plate, and the ground plate has a wide portion (22a) in which a portion of the connection region of the second bonding wire is wider than a portion other than the connection region. The wide part has a wide shape with the outer edge of the ground plate protruding to the lead side, and on the outside of the ground plate, there are multiple leads other than the wide part on the ground plate. It is arranged along the outer edge of the ground plate while facing only the non-wide portion (22b) .

それによれば、グランドプレートは、第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部とされたものとなっているので、グランドプレートの一部領域に、半導体チップから第２のボンディングワイヤを複数本、集中して接続することを適切に行える。   According to this, since the portion of the connection region of the second bonding wire is a wider portion wider than the portion other than the connection region, the ground plate is formed in a partial region of the ground plate. It is possible to appropriately connect a plurality of second bonding wires from the semiconductor chip.

また、請求項２に記載の発明では、請求項１に記載の半導体装置において、幅広部は、グランドプレートの内縁がアイランド側に突出しており、グランドプレートにおける幅広部から非幅広部に渡って、アイランドの外縁が対向しており、
アイランドの外縁のうち幅広部に対向する部位を第１の対向部（２１１）とし、非幅広部に対向する部位を第２の対向部（２１２）としたとき、リードフレームの板面と直交する方向から見て、第１の対向部と幅広部との隙間寸法（Ｗ３）が第２の対向部と非幅広部との隙間寸法（Ｗ４）と同等以上となるように、アイランドの外縁にて第１の対向部が第２の対向部よりも凹んだものとされていることを特徴とする。 Further, in the invention according to claim 2, in the semiconductor device according to claim 1, the wide portion, the inner edge of the ground plate is protruded to the island side, over the wide portion of the ground plate in the non-wide portion The outer edge of the island is facing
Of the outer edge of the island, when the portion facing the wide portion is the first facing portion (211) and the portion facing the non-wide portion is the second facing portion (212), it is orthogonal to the plate surface of the lead frame. When viewed from the direction, at the outer edge of the island, the gap dimension (W3) between the first facing part and the wide part is equal to or greater than the gap dimension (W4) between the second facing part and the non-wide part. The first facing portion is recessed from the second facing portion.

金属板をエッチングやプレスの打ち抜き等でパターニングしてリードフレームを作成するにあたって、幅広部を形成すると、単純には幅広部の部分にて幅広とした分、非幅広部の部分よりもエッチング幅や打ち抜き幅が狭くなり、加工性の低下が懸念される。しかし、上記請求項２によれば、幅広部におけるエッチング幅や打ち抜き幅が狭くなることはなく、良好な加工性の確保が期待できる。 When creating a lead frame by patterning a metal plate by etching or stamping, etc., if the wide part is formed, the width of the wide part is simply widened, so the etching width and the non-wide part are larger. There is a concern that the punching width becomes narrow and the workability is lowered. However, according to the second aspect , the etching width and the punching width in the wide portion are not narrowed, and it is possible to expect good workability.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第１実施形態にかかる半導体装置を示す概略断面図である。1 is a schematic cross-sectional view showing a semiconductor device according to a first embodiment of the present invention. 図１の上視概略平面図である。FIG. 2 is a top schematic plan view of FIG. 1. 図１の下視概略断面図である。FIG. 2 is a schematic bottom sectional view of FIG. 1. 図１の半導体装置におけるモールド樹脂内部の構成要素を示す概略平面図である。FIG. 2 is a schematic plan view showing components inside a mold resin in the semiconductor device of FIG. 1. 図４中のグランドプレートにおける幅広部の近傍を拡大して示す概略平面図である。It is a schematic plan view which expands and shows the vicinity of the wide part in the ground plate in FIG. 本発明の第２実施形態にかかる半導体装置を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第４実施形態にかかる半導体装置を示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor device concerning 4th Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
本発明の第１実施形態にかかる半導体装置Ｓ１について、図１〜図５を参照して述べる。なお、図４に示される平面図中では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示している。また、図４では、リード２３におけるアウターリードは省略してある。また、図４では、矩形板状の半導体チップ１０の左辺において第１および第２のボンディングワイヤ３０、４０による結線状態を示しているが、当該半導体チップ１０の右辺、上辺、下辺の３辺においても図示しないが、当該左辺と同様に、各ボンディングワイヤ３０、４０による結線がなされている。また、図５では、各ボンディングワイヤ３０、４０は省略してある。 (First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIGS. In the plan view shown in FIG. 4, the outer shape of the mold resin 50 is indicated by an alternate long and short dash line, and components that pass through the mold resin 50 and are located inside the mold resin 50 are shown. In FIG. 4, the outer lead in the lead 23 is omitted. In FIG. 4, the connection state by the first and second bonding wires 30 and 40 is shown on the left side of the rectangular plate-shaped semiconductor chip 10, but the right side, the upper side, and the lower side of the semiconductor chip 10 are shown. Although not shown in the figure, each of the bonding wires 30 and 40 is connected similarly to the left side. In FIG. 5, the bonding wires 30 and 40 are omitted.

本実施形態の半導体装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。この半導体装置Ｓ１は、大きくは、半導体チップ１０と、リードフレーム２０と、半導体チップ１０およびリードフレーム２０を接続する各ボンディングワイヤ３０、４０と、これらを封止するモールド樹脂５０と、を備えて構成されている。   The semiconductor device S1 of this embodiment is mounted on a vehicle such as an automobile, and is applied as a device for driving various electronic devices for the vehicle. The semiconductor device S1 roughly includes a semiconductor chip 10, a lead frame 20, bonding wires 30 and 40 for connecting the semiconductor chip 10 and the lead frame 20, and a mold resin 50 for sealing them. It is configured.

リードフレーム２０は、たとえばＣｕ、Ｆｅや４２アロイ等の金属板を、エッチングやプレスの打ち抜き等によってパターニングすることにより形成されたものである。具体的には、リードフレーム２０は、アイランド２１と、アイランド２１の外縁に沿ってアイランド２１の外側に設けられたグランドプレート２２と、グランドプレート２２の外周側に配置されたリード２３と、を有する。   The lead frame 20 is formed, for example, by patterning a metal plate such as Cu, Fe, or 42 alloy by etching or stamping. Specifically, the lead frame 20 includes an island 21, a ground plate 22 provided on the outer side of the island 21 along the outer edge of the island 21, and a lead 23 disposed on the outer peripheral side of the ground plate 22. .

これらアイランド２１、グランドプレート２２、および、リード２３は、モールド樹脂５０による封止前までは、図示しないタイバー等により連結されているが、モールド樹脂５０による封止後は、リードカット等により分離されているものである。   The island 21, the ground plate 22, and the lead 23 are connected by a tie bar (not shown) before sealing with the mold resin 50, but after sealing with the mold resin 50, they are separated by lead cutting or the like. It is what.

アイランド２１は、半導体チップ１０が搭載されるダイパッドとして機能するもので、ここでは、矩形板状をなしている。グランドプレート２２は、半導体チップ１０と電気的に接続されて半導体チップ１０をＧＮＤ電位とするものである。ここでは、グランドプレート２２は、アイランド２１の外縁に沿ってアイランド２１を取り囲むようにアイランド２１の外側全周に設けられたリング状をなす。   The island 21 functions as a die pad on which the semiconductor chip 10 is mounted, and here has a rectangular plate shape. The ground plate 22 is electrically connected to the semiconductor chip 10 to bring the semiconductor chip 10 to the GND potential. Here, the ground plate 22 has a ring shape provided around the outer periphery of the island 21 so as to surround the island 21 along the outer edge of the island 21.

具体的に、図４に示されるように、グランドプレート２２は、アイランド２１よりも一回り大きい矩形枠板状をなしており、グランドプレート２２の内縁とアイランド２１の外縁との隙間の一部には、グランドプレート２２とアイランド２１とを連結する連結部２４が設けられている。   Specifically, as shown in FIG. 4, the ground plate 22 has a rectangular frame plate shape that is slightly larger than the island 21, and is part of the gap between the inner edge of the ground plate 22 and the outer edge of the island 21. A connecting portion 24 that connects the ground plate 22 and the island 21 is provided.

図４では連結部２４は、アイランド２１の各辺に２個ずつ設けられている。この連結部２４もリードフレーム２０の一部であり、これにより、グランドプレート２２とアイランド２１とは同電位とされる。なお、この連結部２４については、１個でもよいし、図４よりも多数のものであってもよい。   In FIG. 4, two connecting portions 24 are provided on each side of the island 21. The connecting portion 24 is also a part of the lead frame 20, whereby the ground plate 22 and the island 21 are at the same potential. In addition, about this connection part 24, one piece may be sufficient and more things than FIG. 4 may be sufficient.

また、グランドプレート２２における四つの隅部には、当該隅部よりモールド樹脂５０の表面まで延びる吊りリード２５が一体に設けられている。図４では、吊りリード２５は、各隅部に１個ずつ、合計４個設けられている。   Further, suspension leads 25 extending from the corners to the surface of the mold resin 50 are integrally provided at the four corners of the ground plate 22. In FIG. 4, a total of four suspension leads 25 are provided, one at each corner.

この吊りリード２５は、上記したモールド樹脂５０による封止前の段階で、リードフレーム２０において最終的にカットして除去される外枠部分に対し、グランドプレート２２およびアイランド２１を連結しておくものである。   The suspension lead 25 is obtained by connecting the ground plate 22 and the island 21 to the outer frame portion that is finally cut and removed in the lead frame 20 before the sealing with the mold resin 50 described above. It is.

また、リード２３は、複数本設けられ、それぞれは細長の矩形板状、いわゆる短冊板状をなす。各リード２３は、一端側をグランドプレート２２側に位置させ、他端側がグランドプレート２２とは反対側に延びるように配置されている。そして、複数本のリード２３は、リード２３の短手方向を配列方向としてグランドプレート２２の外縁に沿って配列されている。   Also, a plurality of leads 23 are provided, each of which has an elongated rectangular plate shape, that is, a so-called strip plate shape. Each lead 23 is arranged such that one end side is positioned on the ground plate 22 side and the other end side extends on the opposite side to the ground plate 22. The plurality of leads 23 are arranged along the outer edge of the ground plate 22 with the short direction of the leads 23 as the arrangement direction.

このように、リードフレーム２０における、アイランド２１、グランドプレート２２、リード２３の平面形状は、図４に示されるような典型的なものとされている。また、ここでは、図１に示されるように、モールド樹脂５０の内部において、アイランド２１、グランドプレート２２、リード２３の高さが異なっている。   Thus, the planar shape of the island 21, the ground plate 22, and the lead 23 in the lead frame 20 is typical as shown in FIG. Here, as shown in FIG. 1, the heights of the island 21, the ground plate 22, and the leads 23 are different inside the mold resin 50.

具体的には、図１において、モールド樹脂５０内では、アイランド２１が最も低い位置にあり、次に、グランドプレート２２が位置し、リード２３のインナーリードが最も高い位置にある。この高低差の位置関係は、パターニング直後の平板状態にあるリードフレーム２０に対して、通常のディプレス加工を施すことにより形成されるものである。   Specifically, in FIG. 1, in the mold resin 50, the island 21 is at the lowest position, then the ground plate 22 is located, and the inner lead of the lead 23 is at the highest position. The positional relationship of the height difference is formed by subjecting the lead frame 20 in a flat plate state immediately after patterning to normal pressing.

具体的には、ディプレス加工により、上記した連結部２４および吊りリード２５を変形させて、アイランド２１およびグランドプレート２２の全体を、リードフレーム２０の板厚方向に移動させるものである。   Specifically, the connecting portion 24 and the suspension lead 25 described above are deformed by pressing, and the island 21 and the ground plate 22 are moved in the thickness direction of the lead frame 20.

なお、図１の例では、アイランド２１、グランドプレート２２、リード２３の高さがすべて異なっているが、その他にも、当該高さ方向において種々の位置関係を採用してもよい。   In the example of FIG. 1, the islands 21, the ground plate 22, and the leads 23 are all different in height, but various other positional relationships may be adopted in the height direction.

たとえば、グランドプレート２２とアイランド２１とが同じ高さであって且つリード２３よりも低い位置関係としてもよいし、グランドプレート２２とリード２３とが同じ高さであって且つアイランド２１よりも高い位置関係としてもよい。さらには、アイランド２１、グランドプレート２２、リード２３の高さがすべて同一平面上にあってもよい。   For example, the ground plate 22 and the island 21 may be at the same height and lower than the lead 23, or the ground plate 22 and the lead 23 may be at the same height and higher than the island 21. It may be a relationship. Further, the islands 21, the ground plate 22, and the leads 23 may all be on the same plane.

そして、図１、図４に示されるように、アイランド２１の一方の板面である一面２１ａ側には、半導体チップ１０が搭載されている。この半導体チップ１０は、通常の半導体プロセスにより形成されたシリコン半導体等よりなるもので、たとえばＭＯＳトランジスタやＩＧＢＴ等のパワー素子等よりなる。ここでは、半導体チップ１０は、はんだやＡｇペースト等のダイボンド材１０ａを介してアイランド２１の一面２１ａに接合され固定されている。   As shown in FIGS. 1 and 4, the semiconductor chip 10 is mounted on the one surface 21 a side which is one plate surface of the island 21. The semiconductor chip 10 is made of a silicon semiconductor or the like formed by a normal semiconductor process, and is made of a power element such as a MOS transistor or IGBT, for example. Here, the semiconductor chip 10 is bonded and fixed to the one surface 21a of the island 21 through a die bond material 10a such as solder or Ag paste.

また、半導体チップ１０およびリードフレーム２０を接続する各ボンディングワイヤ３０、４０について述べると、まず、第１のボンディングワイヤ３０は、アイランド２１の一面２１ａ側にて半導体チップ１０とリード２３とを結線して電気的に接続している。ここでは、アイランド２１とリード２３との間にグランドプレート２２が存在するので、第１のボンディングワイヤ３０は、グランドプレート２２を跨ぐループ状をなす。   The bonding wires 30 and 40 that connect the semiconductor chip 10 and the lead frame 20 will be described. First, the first bonding wire 30 connects the semiconductor chip 10 and the lead 23 on the one surface 21a side of the island 21. Are electrically connected. Here, since the ground plate 22 exists between the island 21 and the lead 23, the first bonding wire 30 forms a loop shape across the ground plate 22.

また、第２のボンディングワイヤ４０は、アイランド２１の一面２１ａ側にて半導体チップ１０とグランドプレート２２とを結線して電気的に接続している。具体的には、第２のボンディングワイヤ４０は、半導体チップ１０における図示しないＧＮＤ電位用のパッドと電気的に接続されている。ここにおいて、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０とは、電気的にショートしないようにループ高さに十分な差を設けている。   The second bonding wire 40 electrically connects the semiconductor chip 10 and the ground plate 22 on the one surface 21 a side of the island 21. Specifically, the second bonding wire 40 is electrically connected to a GND potential pad (not shown) in the semiconductor chip 10. Here, the first bonding wire 30 and the second bonding wire 40 have a sufficient difference in loop height so as not to be electrically short-circuited.

そして、図１〜図４に示されるように、半導体装置Ｓ１においては、モールド樹脂５０は、アイランド２１の一面２１ａ側において、アイランド２１、グランドプレート２２、リード２３、半導体チップ１０、第１のボンディングワイヤ３０、および、第２のボンディングワイヤ４０を封止している。   As shown in FIGS. 1 to 4, in the semiconductor device S <b> 1, the mold resin 50 is formed on the one surface 21 a side of the island 21 with the island 21, the ground plate 22, the lead 23, the semiconductor chip 10, and the first bonding. The wire 30 and the second bonding wire 40 are sealed.

ここで、アイランド２１の他方の板面である他面２１ｂは、モールド樹脂５０より露出しており、本実施形態は、いわゆるハーフモールド構造とされている。そして、この露出部であるアイランド２１の他面２１ｂにボディアース等を行うことで、アイランド２１およびグランドプレート２２は、ＧＮＤ電位とされるようになっている。そのため、グランドプレート２２と接続された半導体チップ１０において、上記した図示しないＧＮＤ電位用のパッドはＧＮＤ電位となるのである。   Here, the other surface 21b which is the other plate surface of the island 21 is exposed from the mold resin 50, and this embodiment has a so-called half mold structure. By performing body earthing or the like on the other surface 21b of the island 21, which is the exposed portion, the island 21 and the ground plate 22 are set to the GND potential. Therefore, in the semiconductor chip 10 connected to the ground plate 22, the GND potential pad (not shown) has the GND potential.

また、リード２３におけるワイヤボンディング側とは反対側、すなわち他端側は、モールド樹脂５０より突出して露出することでアウターリードとされている。ここでは、図１に示されるように、当該アウターリードは、典型的なモールドパッケージと同様の曲げ形状に成形されている。   Further, the side opposite to the wire bonding side of the lead 23, that is, the other end side is projected from the mold resin 50 and exposed to be an outer lead. Here, as shown in FIG. 1, the outer lead is formed in a bent shape similar to a typical mold package.

そして、このリード２３のアウターリードにて、外部の配線部材等との電気的接続がなされるようになっている。これにより、リード２３を介して、半導体チップ１０と装置外部との電気的やり取りが可能とされる。   The outer lead of the lead 23 is electrically connected to an external wiring member or the like. Thereby, electrical exchange between the semiconductor chip 10 and the outside of the apparatus is enabled via the lead 23.

このような半導体装置Ｓ１において、本実施形態では、さらに次のような独自の構成を備えている。   In this embodiment, the semiconductor device S1 further includes the following unique configuration.

図３に示されるように、第２のボンディングワイヤ４０は、複数本のものがグランドプレート２２の一部領域に接続されている。つまり、第２のボンディングワイヤ４０については、複数本のものがグランドプレート２２の全域に渡って接続されるのではなく、一部の限定された領域のみに集中して接続されたものとなっている。   As shown in FIG. 3, a plurality of second bonding wires 40 are connected to a partial region of the ground plate 22. That is, as for the second bonding wire 40, a plurality of the bonding wires 40 are not connected over the entire area of the ground plate 22, but are concentratedly connected to only a limited area. Yes.

そして、グランドプレート２２は、第２のボンディングワイヤ４０の接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部２２ａとされたものとなっている。図３の例では、矩形枠状をなすグランドプレート２２において、各辺の中央部のみに、複数本の第２のボンディングワイヤ４０が接続されており、この中央部のみが幅広部２２ａとされている。   The ground plate 22 is configured such that a connection region portion of the second bonding wire 40 is a wide portion 22a having a width wider than a portion other than the connection region. In the example of FIG. 3, in the ground plate 22 having a rectangular frame shape, a plurality of second bonding wires 40 are connected only to the central portion of each side, and only this central portion is the wide portion 22a. Yes.

本実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされている。ここでは、幅方向に矩形状に突出している。そして、このグランドプレート２２のうち幅広部２２ａ以外の部分は非幅広部２２ｂとされており、この非幅広部２２ｂは幅広部２２ａよりも幅の狭い部分である。   In the present embodiment, the wide portion 22a is formed in a wide shape by the outer edge of the ground plate 22 projecting to the lead 23 side. Here, it protrudes in a rectangular shape in the width direction. A portion of the ground plate 22 other than the wide portion 22a is a non-wide portion 22b, and the non-wide portion 22b is a portion that is narrower than the wide portion 22a.

このような本実施形態の半導体装置Ｓ１によれば、グランドプレート２２は、第２のボンディングワイヤ４０の接続領域の部分が幅広部２２ａとなっているので、グランドプレート２２の一部領域に第２のボンディングワイヤ４０を複数本、集中して接続することを適切に行える。   According to the semiconductor device S <b> 1 of this embodiment, the ground plate 22 has the wide portion 22 a in the connection region of the second bonding wire 40. It is possible to appropriately connect a plurality of bonding wires 40 in a concentrated manner.

半導体チップ１０が、パワー系ＩＣや複合ＩＣの場合、たとえばチップ上の一部分に大電流を駆動するパワーＭＯＳが存在するため、チップのＧＮＤ電位パッドもチップ上の一部に集中する。そのため、このパッドからグランドプレート２２へは、多数の第２のボンディングワイヤ４０が接続される。   When the semiconductor chip 10 is a power IC or a composite IC, for example, since a power MOS that drives a large current exists in a part on the chip, the GND potential pads of the chip are also concentrated on a part on the chip. Therefore, a large number of second bonding wires 40 are connected from the pad to the ground plate 22.

このような場合、多数の第２のボンディングワイヤ４０を、グランドプレート２２の一部領域すなわち幅広部２２ａに集中させることで、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０との干渉を回避するワイヤレイアウトが容易に設計できるのである。   In such a case, interference between the first bonding wire 30 and the second bonding wire 40 can be avoided by concentrating a large number of the second bonding wires 40 in a partial region of the ground plate 22, that is, the wide portion 22a. The wire layout can be designed easily.

これにより、多数の第２のボンディングワイヤ４０については、幅広部２２ａに集中して接続された状態となり、半導体チップ１０からグランドプレート２２に向かって扇状に拡がらずに平行なレイアウトとなる。   As a result, a large number of second bonding wires 40 are connected in a concentrated manner to the wide portion 22 a, and a parallel layout is obtained without spreading from the semiconductor chip 10 toward the ground plate 22 in a fan shape.

なお、グランドプレート２２の一部分のみを幅広部２２ａとしたのは、以下の理由による。第２のボンディングワイヤ４０との接続が不要な非幅広部２２ｂまで幅を広くすると、その分、リード２３とアイランド２１との距離が拡がり、第１のボンディングワイヤ３０のワイヤ長さが増加する。当該ワイヤ長さを抑制することで、ワイヤ使用量の抑制や、樹脂封止時におけるワイヤ流れの懸念の低減等の効果がある。   The reason why only a part of the ground plate 22 is the wide portion 22a is as follows. When the width is increased to the non-wide portion 22b that does not require connection with the second bonding wire 40, the distance between the lead 23 and the island 21 increases accordingly, and the wire length of the first bonding wire 30 increases. By suppressing the wire length, there are effects such as suppressing the amount of wire used and reducing the concern about the flow of the wire during resin sealing.

また、幅広部２２ａを設けることで、幅広部２２ａではモールド樹脂５０との接触面積が増加し、モールド樹脂５０の剥離が抑制しやすくなることが期待できる。幅広部２２ａは第２のボンディングワイヤ４０が接続される領域であるから、モールド樹脂５０の剥離抑制によって、ワイヤダメージの低減やワイヤの断線防止等の効果が期待できる。   Further, by providing the wide portion 22a, it can be expected that the contact area with the mold resin 50 is increased in the wide portion 22a, and peeling of the mold resin 50 is easily suppressed. Since the wide portion 22a is a region to which the second bonding wire 40 is connected, the effect of reducing wire damage and preventing wire breakage can be expected by suppressing the peeling of the mold resin 50.

その他、幅広部２２ａを設けることの利点として、次のようなことが期待できる。まず、幅広部２２ａを、グランドプレート２２へのワイヤボンディングにおける位置認識の合わせマークとして用いることが可能となる。   In addition, the following can be expected as an advantage of providing the wide portion 22a. First, the wide portion 22 a can be used as a position recognition alignment mark in wire bonding to the ground plate 22.

また、幅広部２２ａによって、ワイヤボンディング時に押さえ治具や吸着により固定するための領域の確保が可能となり、グランドプレート２２へのワイヤボンディングの接合不良や出来映えのばらつきを抑えることができる。さらには、グランドプレート２２の変形が大きい中央部に幅広部２２ａを設けること、この部分の剛性が向上し、変形を抑えるように作用する。   In addition, the wide portion 22a makes it possible to secure a holding jig or an area for fixing by suction during wire bonding, and to suppress poor bonding of wire bonding to the ground plate 22 and variations in workmanship. Furthermore, the wide portion 22a is provided in the central portion where the deformation of the ground plate 22 is large, the rigidity of this portion is improved, and the deformation is suppressed.

さらに、本実施形態の好ましい形態について、主として図４、図５を参照して述べる。上述したように、本実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされている。   Further, a preferred embodiment of the present embodiment will be described mainly with reference to FIGS. As described above, in the present embodiment, the wide portion 22a is formed in a wide shape by the outer edge of the ground plate 22 projecting toward the lead 23 side.

そして、グランドプレート２２の外側では、グランドプレート２２における幅広部２２ａから幅広部２２ａよりも細い非幅広部２２ｂに渡って、複数本のリード２３が、グランドプレート２２の外縁に沿って配列されている。ここで、複数本のリード２３のうち幅広部２２ａに対向するものを第１のリード２３ａとし、非幅広部２２ｂに対向するものを第２のリード２３ｂとする。   On the outer side of the ground plate 22, a plurality of leads 23 are arranged along the outer edge of the ground plate 22 from the wide portion 22a of the ground plate 22 to the non-wide portion 22b that is thinner than the wide portion 22a. . Here, among the plurality of leads 23, the one facing the wide portion 22a is referred to as a first lead 23a, and the one facing the non-wide portion 22b is referred to as a second lead 23b.

このとき、図４、図５に示されるように、リードフレーム２０の板面と直交する方向（つまり、図４、図５における紙面鉛直方向）から見たときの第１のリード２３ａと幅広部２２ａとの隙間寸法Ｗ１が、同方向から見たときの第２のリード２３ｂと非幅広部２２ｂとの隙間寸法Ｗ２と同等以上とされている。   At this time, as shown in FIGS. 4 and 5, the first lead 23 a and the wide portion when viewed from the direction orthogonal to the plate surface of the lead frame 20 (that is, the vertical direction in FIG. 4 and FIG. 5). The gap dimension W1 with 22a is equal to or greater than the gap dimension W2 between the second lead 23b and the non-wide portion 22b when viewed from the same direction.

つまり、Ｗ１≧Ｗ２の大小関係となるように、複数本のリード２３の形状が調整されている。具体的には、第１のリード２３ａにおけるインナーリードを、第２のリード２３ｂにおけるインナーリードよりも短いものとすることで、上記Ｗ１≧Ｗ２の大小関係を実現している。   That is, the shape of the plurality of leads 23 is adjusted so as to satisfy the relationship of W1 ≧ W2. Specifically, the size relationship of W1 ≧ W2 is realized by making the inner lead in the first lead 23a shorter than the inner lead in the second lead 23b.

なお、このＷ１≧Ｗ２の大小関係は、パターニング直後の平板状態にあるリードフレーム２０において実現される。そして、この大小関係は、上記図１のような高低差の位置関係を構成した状態でも維持される。   The magnitude relationship of W1 ≧ W2 is realized in the lead frame 20 in a flat plate state immediately after patterning. This magnitude relationship is maintained even in a state in which the positional relationship of the height difference as shown in FIG. 1 is configured.

なぜならば、上述のように、当該高低差の位置関係を形成するためのディプレス加工は、連結部２４および吊りリード２５を変形させて、アイランド２１およびグランドプレート２２の全体を、リードフレーム２０の板厚方向に移動させるにすぎないものであるからである。   This is because, as described above, the pressing process for forming the height difference positional relationship is performed by deforming the connecting portion 24 and the suspension lead 25 so that the entire island 21 and the ground plate 22 are transferred to the lead frame 20. This is because it is merely moved in the thickness direction.

このようなＷ１≧Ｗ２の大小関係によって、次のような効果が期待できる。上述の通り、リードフレーム２０は、金属板をエッチングやプレスの打ち抜き等でパターニングして形成するものである。ここで、リードフレーム２０の設計においては、平面サイズの小型化が要求されるので、非幅広部２２ｂにおける隙間寸法Ｗ２を、エッチング幅や打ち抜き幅として加工精度の維持可能な最小限の大きさとするのが通常である。   The following effects can be expected by such a magnitude relationship of W1 ≧ W2. As described above, the lead frame 20 is formed by patterning a metal plate by etching or punching of a press. Here, in the design of the lead frame 20, since the planar size is required to be reduced, the gap dimension W2 in the non-wide portion 22b is set to a minimum size that can maintain the processing accuracy as an etching width or a punching width. It is normal.

このような事情から、単純に、グランドプレート２２の一部に幅広部２２ａを形成しただけでは、幅広部２２ａの部分にて幅広とした分、非幅広部２２ｂの部分よりもエッチング幅や打ち抜き幅が狭くなり、加工性の低下が懸念される。しかし、本実施形態において上記Ｗ１≧Ｗ２の大小関係を満足することにより、幅広部２２ａにおけるエッチング幅や打ち抜き幅が狭くなることはなくなり、良好な加工性の確保が期待できる。   For this reason, simply forming the wide portion 22a on a part of the ground plate 22 is wider than the portion of the wide portion 22a, and the etching width or the punching width is larger than that of the non-wide portion 22b. There is a concern that processability will be reduced. However, in the present embodiment, by satisfying the relationship of W1 ≧ W2, the etching width and the punching width in the wide portion 22a are not narrowed, and good workability can be expected.

なお、本実施形態の幅広部２２ａを有するリードフレーム２０は、上述のように、エッチングやプレス等によるパターニング加工により形成される。そして、このリードフレーム２０に対して、半導体チップ１０を搭載、固定し、各ボンディングワイヤ３０、４０による結線を行い、これをトランスファーモールド法などを用いてモールド樹脂５０で封止することにより、半導体装置Ｓ１ができあがる。   Note that the lead frame 20 having the wide portion 22a of the present embodiment is formed by patterning by etching, pressing, or the like as described above. Then, the semiconductor chip 10 is mounted and fixed to the lead frame 20, connected by the bonding wires 30 and 40, and sealed with a molding resin 50 by using a transfer molding method or the like. Device S1 is completed.

（第２実施形態）
本発明の第２実施形態にかかる半導体装置Ｓ２について、図６を参照して述べる。なお、図６では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。 (Second Embodiment)
A semiconductor device S2 according to the second embodiment of the present invention will be described with reference to FIG. In FIG. 6, the outer shape of the mold resin 50 is indicated by a one-dot chain line, and constituent elements that pass through the mold resin 50 and are located inside the mold resin 50 are shown. The bonding wires 30 and 40 are omitted because they are the same as those in the first embodiment.

本実施形態は、上記第１実施形態に比べて、グランドプレート２２における幅広部２２ａの形状を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、アイランド２１の外縁に沿ってアイランド２１を取り囲むようにアイランド２１の外側全周に設けられたリング状をなすものであった。   This embodiment is different from the first embodiment in that the shape of the wide portion 22a in the ground plate 22 is changed, and here, the difference will be mainly described. In the first embodiment, the ring 21 is formed on the entire outer periphery of the island 21 so as to surround the island 21 along the outer edge of the island 21.

これに対して、図６に示されるように、本実施形態では、グランドプレート２２は、アイランド２１の外縁に沿ってアイランド２１の外側の一部に設けられたものとされている。具体的には、グランドプレート２２は、矩形板状の半導体チップ１０の１辺のみに対応して設けられた棒状をなす。これは、半導体チップ１０における上記ＧＮＤ電位用のパッドが、特定の辺のみに存在する場合に対応するものである。   On the other hand, as shown in FIG. 6, in the present embodiment, the ground plate 22 is provided on a part of the outside of the island 21 along the outer edge of the island 21. Specifically, the ground plate 22 has a bar shape provided corresponding to only one side of the rectangular semiconductor chip 10. This corresponds to the case where the GND potential pad in the semiconductor chip 10 exists only on a specific side.

この場合、その特定の辺のみで第２のボンディングワイヤ４０による接続が必要となるため、図６に示されるようなグランドプレート２２の配置とすればよい。そして、半導体チップ１０における他の辺では、グランドプレート２２を省くことで、リード２３を半導体チップ１０に近づけることができ、第１のボンディングワイヤ３０のワイヤ長さを短くすることが可能となる。   In this case, since the connection by the second bonding wire 40 is required only at the specific side, the arrangement of the ground plate 22 as shown in FIG. Then, by omitting the ground plate 22 on the other side of the semiconductor chip 10, the lead 23 can be brought closer to the semiconductor chip 10, and the wire length of the first bonding wire 30 can be shortened.

なお、本実施形態は、上記第１実施形態におけるリング状のグランドプレート２２を、図６に示される部分のみ残し、他の部分は省略した構成に相当するものであり、本実施形態において上述した部分以外は、上記第１実施形態と同等の構成とすることができるものである。   In the present embodiment, the ring-shaped ground plate 22 in the first embodiment is equivalent to a configuration in which only the portion shown in FIG. 6 is left and the other portions are omitted. Except for the part, the configuration can be the same as that of the first embodiment.

（第３実施形態）
本発明の第３実施形態にかかる半導体装置Ｓ３について、図７を参照して述べる。なお、図７では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。 (Third embodiment)
A semiconductor device S3 according to a third embodiment of the present invention will be described with reference to FIG. In FIG. 7, the outer shape of the mold resin 50 is indicated by an alternate long and short dash line, and the components that pass through the mold resin 50 and are located inside the mold resin 50 are shown. The bonding wires 30 and 40 are omitted because they are the same as those in the first embodiment.

本実施形態は、上記第１実施形態に比べて、グランドプレート２２の形状を一部変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、幅広部２２ａは、グランドプレート２２の外縁がリード２３側に突出することで幅広形状とされていた。   The present embodiment is different from the first embodiment in that the shape of the ground plate 22 is partially modified, and here, the difference will be mainly described. In the first embodiment, the wide portion 22a has a wide shape with the outer edge of the ground plate 22 projecting toward the lead 23 side.

これに対して、図７に示されるように、本実施形態では、幅広部２２ａは、グランドプレート２２の内縁がアイランド２１側に突出することで幅広形状とされたものとなっている。   On the other hand, as shown in FIG. 7, in the present embodiment, the wide portion 22a is formed in a wide shape by the inner edge of the ground plate 22 projecting toward the island 21 side.

そして、グランドプレート２２における幅広部２２ａから幅広部２２ａよりも細い非幅広部２２ｂに渡って、アイランド２１の外縁が対向している。ここで、アイランド２１の外縁のうち幅広部２２ａに対向する部位を第１の対向部２１１とし、非幅広部２２ｂに対向する部位を第２の対向部２１２とする。   And the outer edge of the island 21 is opposed from the wide part 22a in the ground plate 22 to the non-wide part 22b thinner than the wide part 22a. Here, a portion of the outer edge of the island 21 that faces the wide portion 22 a is a first facing portion 211, and a portion that faces the non-wide portion 22 b is a second facing portion 212.

このとき、図７に示されるように、リードフレーム２０の板面と直交する方向（つまり、図７における紙面鉛直方向）から見たときの第１の対向部２１１と幅広部２２ａとの隙間寸法Ｗ３が、同方向から見たときの第２の対向部２１２と非幅広部２２ｂとの隙間寸法Ｗ４と同等以上とされている。   At this time, as shown in FIG. 7, the gap dimension between the first facing portion 211 and the wide portion 22a when viewed from the direction orthogonal to the plate surface of the lead frame 20 (that is, the vertical direction in FIG. 7). W3 is equal to or greater than the gap dimension W4 between the second facing portion 212 and the non-wide portion 22b when viewed from the same direction.

つまり、Ｗ３≧Ｗ４の大小関係となるように、アイランド２１の外縁にて第１の対向部２１１が第２の対向部２１２よりも凹んでいる。ここでは、第１の対向部２１１は、第２の対向部２１２に対して矩形状の凹部を構成しているが、当該大小関係を満足するように第１の対向部２１１が第２の対向部２１２よりも凹んでいればよく、その凹み形状は特に限定されない。   In other words, the first facing portion 211 is recessed from the second facing portion 212 at the outer edge of the island 21 so that the relationship of W3 ≧ W4 is satisfied. Here, the first facing portion 211 forms a rectangular recess with respect to the second facing portion 212, but the first facing portion 211 is the second facing so as to satisfy the magnitude relationship. What is necessary is just to be recessed rather than the part 212, and the recessed shape is not specifically limited.

なお、このＷ３≧Ｗ４の大小関係についても、上記第１実施形態で述べたのと同様の理由から、パターニング直後の平板状態にあるリードフレーム２０において実現され、上記図１のような高低差の位置関係を構成した状態でも維持される。   The magnitude relationship of W3 ≧ W4 is also realized in the lead frame 20 in a flat plate state immediately after patterning for the same reason as described in the first embodiment, and has a height difference as shown in FIG. It is maintained even when the positional relationship is configured.

そして、このようなＷ３≧Ｗ４の大小関係を有する本実施形態の半導体装置Ｓ３によっても、上記同様、金属板をパターニングしてリードフレーム２０を作成するにあたって、幅広部２２ａの部分における加工性低下の懸念は解消され、良好な加工性を確保できる。   And also in the semiconductor device S3 of this embodiment having such a magnitude relationship of W3 ≧ W4, in the same manner as described above, when the lead frame 20 is formed by patterning the metal plate, the workability deterioration in the wide portion 22a is reduced. Concerns are resolved and good processability can be secured.

また、本実施形態では、グランドプレート２２の内縁をアイランド２１側へ突出させて幅広形状としており、グランドプレート２２の外縁は直線状のままとしているので、各リード２３の一端を揃えた配置とすることができる。そのため、幅広部２２ａ周辺のリード２３においても、非幅広部２２ｂ周辺のリード２３と同等のワイヤ長さを実現できる等の利点がある。   Further, in the present embodiment, the inner edge of the ground plate 22 protrudes toward the island 21 and has a wide shape, and the outer edge of the ground plate 22 remains straight, so that one end of each lead 23 is aligned. be able to. Therefore, the lead 23 around the wide portion 22a also has an advantage that a wire length equivalent to that of the lead 23 around the non-wide portion 22b can be realized.

また、本実施形態は、上記第１実施形態、第２実施形態とも組み合わせが可能である。たとえば、上記図４や上記図６に示される幅広部２２ａにおいて、さらにグランドプレート２２の内縁側（アイランド２１側）にも、本実施形態の図７に示されるようにアイランド２１側に突出させた幅広形状を追加してもよい。   Further, this embodiment can be combined with the first embodiment and the second embodiment. For example, in the wide portion 22a shown in FIG. 4 and FIG. 6, the inner edge side (island 21 side) of the ground plate 22 is further protruded toward the island 21 as shown in FIG. A wide shape may be added.

（第４実施形態）
本発明の第４実施形態にかかる半導体装置Ｓ４について、図８を参照して述べる。なお、図８では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を示すが、リード２３におけるアウターリード、半導体チップ１０、および、各ボンディングワイヤ３０、４０については、上記第１実施形態と同様のため、省略してある。 (Fourth embodiment)
A semiconductor device S4 according to the fourth embodiment of the present invention will be described with reference to FIG. In FIG. 8, the outer shape of the mold resin 50 is indicated by an alternate long and short dash line, and the components that pass through the mold resin 50 and are located inside the mold resin 50 are shown. The bonding wires 30 and 40 are omitted because they are the same as those in the first embodiment.

本実施形態は、上記第１実施形態に比べて、リード２３の配置構成を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。上記第１実施形態では、グランドプレート２２の外側では、幅広部２２ａから非幅広部２２ｂに渡って、複数本のリード２３が、グランドプレート２２の外縁に沿って配列されていた。   This embodiment is different from the first embodiment in that the arrangement of the leads 23 is modified, and here, the difference will be mainly described. In the first embodiment, outside the ground plate 22, a plurality of leads 23 are arranged along the outer edge of the ground plate 22 from the wide portion 22 a to the non-wide portion 22 b.

これに対して、図８に示されるように、本実施形態では、複数本のリード２３は、幅広部２２ａの部分では存在せず、非幅広部２２ｂのみに対向して配列されている。つまり、幅広部２２ａの部分では、リード２３の配列間隔を大きくすることで、リード２３が幅広部２２ａと対向しない配置構成となっている。   On the other hand, as shown in FIG. 8, in the present embodiment, the plurality of leads 23 do not exist in the wide portion 22a portion, but are arranged to face only the non-wide portion 22b. In other words, the wide portion 22a has a configuration in which the leads 23 do not face the wide portion 22a by increasing the arrangement interval of the leads 23.

この場合、幅広部２２ａを避けるようにリード２３が配置されているため、第２のボンディングワイヤ４０の数が増加した場合でも、第１のボンディングワイヤ３０と第２のボンディングワイヤ４０とが、より交差しにくいワイヤレイアウトを実現することが可能となる。   In this case, since the leads 23 are arranged so as to avoid the wide portion 22a, even when the number of the second bonding wires 40 is increased, the first bonding wires 30 and the second bonding wires 40 are more It is possible to realize a wire layout that does not easily cross each other.

（他の実施形態）
なお、上記各実施形態では、グランドプレート２２の外縁もしくは内縁の一部を矩形状に突出させることで、幅広部２２ａとしての幅広形状を構成しているが、たとえば台形状、半円状に突出して幅広形状を構成するものであってもよい。 (Other embodiments)
In each of the above embodiments, a part of the outer edge or inner edge of the ground plate 22 protrudes in a rectangular shape to form a wide shape as the wide portion 22a. However, for example, the ground plate 22 protrudes in a trapezoidal shape or a semicircular shape. May constitute a wide shape.

また、上記図１では、ハーフモールド構造であったが、アイランド２１の他面２１ｂもモールド樹脂５０で封止されたフルモールド構造であってもよい。この場合、アイランド２１の他面２１ｂが露出しない構造となるが、この場合には、いずれかのリード２３をグランド端子として、グランドプレート２２と接続してやればよい。   In FIG. 1, the half mold structure is used, but the other surface 21 b of the island 21 may be a full mold structure sealed with the mold resin 50. In this case, the other surface 21b of the island 21 is not exposed. In this case, any lead 23 may be connected to the ground plate 22 as a ground terminal.

また、上記第１実施形態では、リード２３の一部がアウターリードとしてモールド樹脂５０より突出した構造、たとえばＱＦＰ（クワッドフラットパッケージ）構造であったが、たとえばＱＦＮ（クワッドフラットノンリードパッケージ）構造であっても、上記各実施形態は適用可能である。   In the first embodiment, the lead 23 has a structure in which a part of the lead 23 protrudes from the mold resin 50 as an outer lead, for example, a QFP (quad flat package) structure. However, for example, a QFN (quad flat non-lead package) structure. Even if it exists, said each embodiment is applicable.

さらには、可能ならば、上記各実施形態において、モールド樹脂５０が省略された構成、つまり、モールド樹脂５０で封止されていない構成であってもよい。   Furthermore, if possible, a configuration in which the mold resin 50 is omitted in each of the above embodiments, that is, a configuration that is not sealed with the mold resin 50 may be used.

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。   Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.

１０ 半導体チップ
２０ リードフレーム
２１ アイランド
２１ａ アイランドの一面
２２ グランドプレート
２２ａ グランドプレートの幅広部
２３ リード
３０ 第１のボンディングワイヤ
４０ 第２のボンディングワイヤ DESCRIPTION OF SYMBOLS 10 Semiconductor chip 20 Lead frame 21 Island 21a One side of island 22 Ground plate 22a Wide part of ground plate 23 Lead 30 First bonding wire 40 Second bonding wire

Claims (3)

パターニングされた金属板によりなり、アイランド（２１）、前記アイランドの外縁に沿って前記アイランドの外側に設けられたグランドプレート（２２）、および、前記グランドプレートの外周側に配置されたリード（２３）を有するリードフレーム（２０）と、
前記アイランドの一面（２１ａ）側に搭載された半導体チップ（１０）と、
前記アイランドの一面側にて前記半導体チップと前記リードとを結線して電気的に接続する第１のボンディングワイヤ（３０）と、
前記アイランドの一面側にて前記半導体チップと前記グランドプレートとを結線して電気的に接続する第２のボンディングワイヤ（４０）と、を備え、
前記第２のボンディングワイヤは、前記グランドプレートの一部領域に接続されており、
前記グランドプレートは、前記第２のボンディングワイヤの接続領域の部分が当該接続領域以外の部分よりも幅の広い幅広部（２２ａ）とされたものとなっており、
前記幅広部は、前記グランドプレートの外縁が前記リード側に突出することで幅広形状とされ、
前記グランドプレートの外側では、複数本の前記リードが、前記グランドプレートにおける前記幅広部以外の部位である非幅広部（２２ｂ）のみに対向しつつ、前記グランドプレートの外縁に沿って配列されていることを特徴とする半導体装置。 An island (21) made of a patterned metal plate, a ground plate (22) provided outside the island along the outer edge of the island, and a lead (23) disposed on the outer peripheral side of the ground plate A lead frame (20) having:
A semiconductor chip (10) mounted on one side (21a) of the island;
A first bonding wire (30) for connecting and electrically connecting the semiconductor chip and the lead on one surface side of the island;
A second bonding wire (40) for connecting and electrically connecting the semiconductor chip and the ground plate on one surface side of the island;
The second bonding wire is connected to a partial region of the ground plate;
In the ground plate, a portion of the connection region of the second bonding wire is a wide portion (22a) wider than a portion other than the connection region ,
The wide portion is formed into a wide shape by projecting an outer edge of the ground plate to the lead side,
Outside the ground plate, the plurality of leads are arranged along the outer edge of the ground plate while facing only the non-wide portion (22b) that is a portion other than the wide portion of the ground plate . A semiconductor device. 前記幅広部は、前記グランドプレートの内縁が前記アイランド側に突出しており、
前記グランドプレートにおける前記幅広部から前記非幅広部に渡って、前記アイランドの外縁が対向しており、
前記アイランドの外縁のうち前記幅広部に対向する部位を第１の対向部（２１１）とし、前記非幅広部に対向する部位を第２の対向部（２１２）としたとき、
前記リードフレームの板面と直交する方向から見て、前記第１の対向部と前記幅広部との隙間寸法（Ｗ３）が前記第２の対向部と前記非幅広部との隙間寸法（Ｗ４）と同等以上となるように、前記アイランドの外縁にて前記第１の対向部が前記第２の対向部よりも凹んだものとされていることを特徴とする請求項１に記載の半導体装置。 The wide portion has an inner edge of the ground plate protruding toward the island side ,
The outer edge of the island is opposed to the non- wide part from the wide part in the ground plate,
Of the outer edge of the island, when the portion facing the wide portion is the first facing portion (211), and the portion facing the non-wide portion is the second facing portion (212),
When viewed from the direction orthogonal to the plate surface of the lead frame, the gap dimension (W3) between the first facing part and the wide part is the gap dimension (W4) between the second facing part and the non-wide part. 2. The semiconductor device according to claim 1, wherein the first facing portion is recessed from the second facing portion at an outer edge of the island so as to be equal to or greater than. 少なくとも前記アイランドの一面側において、前記アイランド、前記グランドプレート、前記リード、前記半導体チップ、前記第１のボンディングワイヤ、および、前記第２のボンディングワイヤが、モールド樹脂（５０）で封止されていることを特徴とする請求項１または２に記載の半導体装置。 At least on one side of the island, the island, the ground plate, the lead, the semiconductor chip, the first bonding wire, and the second bonding wire are sealed with a mold resin (50). the semiconductor device according to claim 1 or 2, characterized in that.
JP2013214757A 2013-10-15 2013-10-15 Semiconductor device Expired - Fee Related JP6111973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013214757A JP6111973B2 (en) 2013-10-15 2013-10-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013214757A JP6111973B2 (en) 2013-10-15 2013-10-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015079789A JP2015079789A (en) 2015-04-23
JP6111973B2 true JP6111973B2 (en) 2017-04-12

Family

ID=53011006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214757A Expired - Fee Related JP6111973B2 (en) 2013-10-15 2013-10-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6111973B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658104B2 (en) * 2016-03-01 2020-03-04 株式会社デンソー Circuit device
WO2024122492A1 (en) * 2022-12-05 2024-06-13 ローム株式会社 Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509274B2 (en) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 Resin-sealed semiconductor device and method of manufacturing the same
JP4628996B2 (en) * 2006-06-01 2011-02-09 新光電気工業株式会社 Lead frame, manufacturing method thereof, and semiconductor device

Also Published As

Publication number Publication date
JP2015079789A (en) 2015-04-23

Similar Documents

Publication Publication Date Title
JP5214911B2 (en) Mold package manufacturing method
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP5953703B2 (en) Lead frame and semiconductor device
US20080224277A1 (en) Chip package and method of fabricating the same
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
JP2010186831A (en) Semiconductor device
JP2009064854A (en) Lead frame, semiconductor device, and manufacturing method of semiconductor device
JPH03177060A (en) Lead frame for semiconductor device
JP6111973B2 (en) Semiconductor device
JP2009038196A (en) Electronic device and wire bonding method
CN109087903B (en) Electronic device, lead frame for electronic device, and method of manufacturing electronic device and lead frame
JP2016201447A (en) Molded package
JP2019021812A (en) Lead frame and semiconductor device
US10840171B2 (en) Integrated circuit package including inward bent leads
JP5181537B2 (en) Mold package
JP2016197636A (en) Molded package
JP4946959B2 (en) Manufacturing method of semiconductor device
JP2007150044A (en) Semiconductor device
JP5385438B2 (en) Semiconductor device
JP4835449B2 (en) Semiconductor device
JP2005175512A (en) Semiconductor device
KR101491258B1 (en) Lead frame manufacturing method
JP2006032773A (en) Semiconductor device
JP4755214B2 (en) Lead frame and semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R151 Written notification of patent or utility model registration

Ref document number: 6111973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees