JP4835449B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4835449B2
JP4835449B2 JP2007017551A JP2007017551A JP4835449B2 JP 4835449 B2 JP4835449 B2 JP 4835449B2 JP 2007017551 A JP2007017551 A JP 2007017551A JP 2007017551 A JP2007017551 A JP 2007017551A JP 4835449 B2 JP4835449 B2 JP 4835449B2
Authority
JP
Japan
Prior art keywords
lead
wire
crossing
island
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007017551A
Other languages
Japanese (ja)
Other versions
JP2008186889A (en
Inventor
本田　　匡宏
昭喜 浅井
真治 太田
達哉 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007017551A priority Critical patent/JP4835449B2/en
Publication of JP2008186889A publication Critical patent/JP2008186889A/en
Application granted granted Critical
Publication of JP4835449B2 publication Critical patent/JP4835449B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent contact between a lead and a wire connecting to the other leads as much as possible, in a semiconductor device that is formed by connecting a semiconductor element mounted to an island and a plurality of leads arranged in its periphery by a wire. <P>SOLUTION: In a first lead 121, a crossing part 13 is a region that is crossed by a wire 30 connected to a second lead 122 on the upper surface 12a of the first lead 121. In this case, the crossing part 13 is made larger in plate thickness than a non-crossing part 14 that is not crossed by the wire 30 so that it may be inside the wire side 30 than the non-crossing part 14. The wire 30 to be connected to the first lead 121 is connected to the non-crossing part 14 of the first lead 121. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、アイランド部上に搭載された半導体素子とその周囲に複数個配置されたリード部とをワイヤで接続してなる半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor element mounted on an island part and a plurality of lead parts arranged around the semiconductor element are connected by a wire.

従来より、この種の半導体装置としては、アイランド部およびこのアイランド部の周囲に平面的に複数個配置されたリード部を備えるリードフレームと、アイランド部の上面に搭載された半導体素子と、半導体素子とそれぞれのリード部の上面とを接続するワイヤとを備えたものが提案されている（たとえば、特許文献１参照）。   Conventionally, as a semiconductor device of this type, a lead frame including an island portion and a plurality of lead portions arranged in a plane around the island portion, a semiconductor element mounted on the upper surface of the island portion, and a semiconductor element And wires that connect the upper surfaces of the respective lead portions have been proposed (see, for example, Patent Document 1).

また、上記特許文献１に記載されているように、この種の半導体装置では、アイランド部の上面側にて、半導体素子、アイランド部、リード部およびボンディングワイヤが、モールド樹脂によって封止されている。そして、アイランド部の上面とは反対側の下面側に位置するモールド樹脂の下面からは、当該モールド樹脂の下面と実質的に同一面上にて、アイランド部の下面およびリード部の下面が露出しており、この露出部にて外部との接合が行われるようになっている。   Further, as described in Patent Document 1, in this type of semiconductor device, the semiconductor element, the island part, the lead part, and the bonding wire are sealed with mold resin on the upper surface side of the island part. . Then, from the lower surface of the mold resin located on the lower surface side opposite to the upper surface of the island portion, the lower surface of the island portion and the lower surface of the lead portion are exposed on substantially the same surface as the lower surface of the mold resin. The exposed portion is joined to the outside.

このような半導体装置は、一般的なＳＯＰおよびＱＦＰなどのガルウイング形状のパッケージのアウターリード部を無くしハーフモールドをした構造、いわゆるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）構造のパッケージである。このＱＦＮ構造のパッケージは、近年の電子機器の小型化・高密度化のニーズに伴うＩＣパッケージの小型化に適したものである。   Such a semiconductor device is a package having a so-called QFN (Quad Flat Non-Leaded Package) structure in which the outer lead portion of a typical gull-wing shaped package such as SOP and QFP is eliminated and half-molded. This QFN structure package is suitable for the miniaturization of IC packages in accordance with the recent needs for miniaturization and high density of electronic devices.

そして、このＱＦＮ構造のパッケージは、次のようにして作製される。プレス、エッチング加工などにより、アイランド部およびリード部がパターニングされたリードフレームを形成した後、アイランド部の上面に半導体素子を搭載・固定する。その後、半導体素子と各リード部の上面とをボンディングワイヤで結線し、続いて、モールド樹脂による封止・ダイシングカットを行う。こうしてＱＦＮパッケージが作製される。
特開２０００−１５０７５６号公報 The QFN structure package is manufactured as follows. After forming a lead frame in which the island portion and the lead portion are patterned by pressing, etching, or the like, a semiconductor element is mounted and fixed on the upper surface of the island portion. Thereafter, the semiconductor element and the upper surface of each lead part are connected with a bonding wire, and then sealing and dicing cut with a mold resin are performed. In this way, a QFN package is manufactured.
JP 2000-150756 A

本発明者は、この種の半導体装置について試作検討を行った。図９は、本発明者が上記した従来技術に基づいて試作した試作品としての半導体装置を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＤ−Ｄ一点鎖線に沿った部分断面図である。なお、図９（ａ）においては、モールド樹脂４０の外形を破線で示してある。   The inventor has made a trial production of this type of semiconductor device. FIG. 9 is a diagram showing a semiconductor device as a prototype manufactured by the present inventor based on the above-described prior art, wherein (a) is a schematic plan view, and (b) is a DD point in (a). It is a fragmentary sectional view along the chain line. In FIG. 9A, the outer shape of the mold resin 40 is indicated by a broken line.

リードフレーム１０は、アイランド部１１とアイランド部１１の周囲に複数個配置されたリード部１２とにより構成され、アイランド部１１の上面１１ａには半導体素子２０が搭載され、この半導体素子２０と各リード部１２の上面１２ａとがボンディングワイヤ３０により接続されている。また、アイランド部１１およびリード部１２の下面１１ｂ、１２ｂはそれぞれモールド樹脂４０から露出している。   The lead frame 10 includes an island portion 11 and a plurality of lead portions 12 arranged around the island portion 11, and a semiconductor element 20 is mounted on the upper surface 11 a of the island portion 11. The upper surface 12 a of the part 12 is connected by a bonding wire 30. Further, the lower surfaces 11b and 12b of the island part 11 and the lead part 12 are exposed from the mold resin 40, respectively.

この場合、半導体素子２０のパッドのピッチとリードフレーム１０のリード部１２のピッチとが異なるため、ボンディングワイヤ３０は、図９（ａ）に示されるように、半導体素子２０から放射線状に配置される。   In this case, since the pitch of the pads of the semiconductor element 20 and the pitch of the lead portions 12 of the lead frame 10 are different, the bonding wires 30 are arranged radially from the semiconductor element 20 as shown in FIG. The

ここで、複数個のリード部１２のうちのある１つのリード部を第１のリード部１２１とし、この第１のリード部１２１以外のリード部を第２のリード部１２２としたとき、第２のリード部１２２に接続されたワイヤ３０が、第１のリード部１２１の上面１２ａの上を横断している。すなわち、第２のリード部１２２のワイヤ３０が、第１のリード部１２１の上面１２ａを跨いでいる。   Here, when one lead portion of the plurality of lead portions 12 is a first lead portion 121 and a lead portion other than the first lead portion 121 is a second lead portion 122, The wire 30 connected to the lead portion 122 crosses over the upper surface 12 a of the first lead portion 121. That is, the wire 30 of the second lead portion 122 straddles the upper surface 12 a of the first lead portion 121.

たとえば、図９（ａ）に示されるように、半導体素子２０の角部に近いところでは、第２のリード部１２２のワイヤ３０が、隣接する第１のリード部１２１の上面１２ａの上を横断しやすい。   For example, as shown in FIG. 9A, near the corner of the semiconductor element 20, the wire 30 of the second lead portion 122 crosses over the upper surface 12 a of the adjacent first lead portion 121. It's easy to do.

そして、このように、第１のリード部１２１上を横断する第２のリード部１２２のワイヤ３０は、第１のリード部１２１に近い部分では垂れが生じるため、図９（ｂ）に示されるように、第１のリード部１２１に接触してしまい、ショートなどの不具合を引き起こす恐れがある。   In this way, the wire 30 of the second lead portion 122 that crosses over the first lead portion 121 hangs at a portion close to the first lead portion 121, and therefore, shown in FIG. 9B. As described above, the first lead portion 121 may be contacted, which may cause a malfunction such as a short circuit.

また、モールド樹脂で封止された半導体装置の場合、モールド樹脂の充填時において樹脂によるワイヤ流れが生じやすく、このワイヤ流れによって、ワイヤがリード部に接触しやすくなる恐れがある。   Further, in the case of a semiconductor device sealed with a mold resin, a wire flow due to the resin tends to occur when the mold resin is filled, and this wire flow may cause the wire to easily come into contact with the lead portion.

本発明は、上記問題に鑑みてなされたものであり、アイランド部上に搭載された半導体素子とその周囲に複数個配置されたリード部とをワイヤで接続してなる半導体装置において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor device in which a semiconductor element mounted on an island portion and a plurality of lead portions arranged around the semiconductor element are connected by a wire, An object is to prevent contact with wires connected to lead portions other than the lead portion as much as possible.

上記目的を達成するため、本発明は、第１のリード部（１２１）の上面（１２ａ）のうち第２のリード部（１２２）に接続されたワイヤ（３０）によって横断されている部位である横断部（１３）が、当該ワイヤ（３０）によって横断されていない部位である非横断部（１４）に比べて当該ワイヤ（３０）側から引っ込んだ形となるように、第１のリード部（１２１）を、横断部（１３）が非横断部（１４）よりも板厚が薄いものとし、第１のリード部（１２１）に接続されるべきワイヤ（３０）を、第１のリード部（１２１）の非横断部（１４）に接続したことを特徴とする。   In order to achieve the above object, the present invention is a portion crossed by a wire (30) connected to the second lead portion (122) of the upper surface (12a) of the first lead portion (121). The first lead portion (13) is formed so that the crossing portion (13) is retracted from the wire (30) side compared to the non-crossing portion (14) which is a portion not crossed by the wire (30). 121), the transverse part (13) is thinner than the non-crossing part (14), and the wire (30) to be connected to the first lead part (121) is connected to the first lead part ( 121) is connected to the non-crossing part (14).

それによれば、第１のリード部（１２１）の上面（１２ａ）のうち横断部（１３）が、非横断部（１４）よりも当該ワイヤ（３０）側からみて低くなるため、第２のリード部（１２２）に接続されているワイヤ（３０）と第１のリード部（１２１）との距離を拡大することができ、第２のリード部（１２２）のワイヤ（３０）の第１のリード部（１２１）への接触を抑制できる。つまり、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。   According to this, since the crossing part (13) of the upper surface (12a) of the first lead part (121) is lower than the non-crossing part (14) when viewed from the wire (30) side, the second lead The distance between the wire (30) connected to the portion (122) and the first lead portion (121) can be increased, and the first lead of the wire (30) of the second lead portion (122). Contact to the part (121) can be suppressed. That is, it is possible to prevent the lead portion and the wire connected to the lead portion other than the lead portion from contacting each other as much as possible.

ここで、第１のリード部（１２１）の上面（１２ａ）における横断部（１３）と非横断部（１４）との境界線を、横断部（１３）を横断するワイヤ（３０）の長手方向に平行に延びるものとすれば、リード部（１２）において薄肉部である横断部（１３）の面積を極力少ないものにできる（後述の図３参照）。   Here, the longitudinal direction of the wire (30) crossing the transverse part (13) is defined as the boundary line between the transverse part (13) and the non-crossing part (14) on the upper surface (12a) of the first lead part (121). If the lead portion (12) extends in parallel, the cross section (13), which is a thin portion, can be made as small as possible in the lead portion (12) (see FIG. 3 described later).

また、アイランド部（１１）の上面（１１ａ）のうちアイランド部（１１）の周辺部に位置する部位が、当該周辺部の内周側の部位に比べてワイヤ（３０）側から引っ込んだ形となるように、アイランド部（１１）を、その周辺部が当該周辺部の内周側の部位よりも板厚が薄くなっているものにすれば、アイランド部（１１）とこれを横断するワイヤ（３０）との接触を、極力防止できる（後述の図８参照）。   Moreover, the part located in the peripheral part of the island part (11) in the upper surface (11a) of the island part (11) is retracted from the wire (30) side as compared with the part on the inner peripheral side of the peripheral part. If the island portion (11) is formed such that the peripheral portion is thinner than the inner peripheral portion of the peripheral portion, the island portion (11) and a wire ( 30) can be prevented as much as possible (see FIG. 8 described later).

ここで、複数個のリード部（１２）のうち第１のリード部（１２１）は複数個あってもよいし、１個のみでもよい。複数個の場合、次のようにしてもよい。   Here, among the plurality of lead portions (12), there may be a plurality of first lead portions (121) or only one. In the case of a plurality, it may be as follows.

すなわち、複数個のリード部（１２）のそれぞれを、一端部が平面四角形をなす半導体素子（２０）の辺に対向し他端部が半導体素子（２０）の外方に延びた状態にて当該辺に沿って配列し、これらリード部（１２）のうちの複数個が前記第１のリード部（１２１）として構成されている場合には、複数個の第１のリード部（１２１）において、横断部（１３）と非横断部（１４）との境界線を、当該辺の中央部から端部へ行くにつれて当該辺との距離が短くなるように円弧状に配置してもよい（後述の図１参照）。   That is, each of the plurality of lead portions (12) is arranged in a state where one end portion faces the side of the semiconductor element (20) having a planar square shape and the other end portion extends outward from the semiconductor element (20). In the case where a plurality of the lead portions (12) are arranged as the first lead portion (121) and arranged along the side, the plurality of first lead portions (121) The boundary line between the crossing part (13) and the non-crossing part (14) may be arranged in an arc shape so that the distance from the side becomes shorter as it goes from the center to the end of the side (described later). (See FIG. 1).

また、アイランド部（１１）の上面（１１ａ）側にて、半導体素子（２０）、アイランド部（１１）、リード部（１２）およびワイヤ（３０）が、モールド樹脂（４０）によって封止されており、モールド樹脂（４０）の下面（４１）から当該下面（４１）と同一面上にてアイランド部（１１）の下面（１１ｂ）およびリード部（１２）の下面（１２ｂ）が露出しているものであってもよい。   Further, on the upper surface (11a) side of the island portion (11), the semiconductor element (20), the island portion (11), the lead portion (12), and the wire (30) are sealed with the mold resin (40). The lower surface (11b) of the island portion (11) and the lower surface (12b) of the lead portion (12) are exposed from the lower surface (41) of the mold resin (40) on the same surface as the lower surface (41). It may be a thing.

このような場合でも、リード部（１２）の上面（１２ａ）のみを一部引っ込ませるように加工すればよく、リード部（１２）の下面（１２ｂ）の形状やサイズを変える必要はない。そのため、検査性やはんだ付け性にはほとんど影響しない。   Even in such a case, it may be processed so that only the upper surface (12a) of the lead portion (12) is partially retracted, and it is not necessary to change the shape and size of the lower surface (12b) of the lead portion (12). Therefore, it hardly affects the inspection performance and solderability.

また、アイランド部（１１）の上面（１１ａ）と第１のリード部（１２１）の非横断部（１４）とが同一の平面上に位置しているものであってもよい。この場合、１枚のリードフレーム（１０）によって、上記した横断部（１３）および非横断部（１４）を有する構成を形成することが可能となる。   Further, the upper surface (11a) of the island part (11) and the non-crossing part (14) of the first lead part (121) may be located on the same plane. In this case, it is possible to form a configuration having the above-mentioned crossing part (13) and non-crossing part (14) by one lead frame (10).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ一点鎖線に沿った概略断面図、（ｃ）は（ａ）中のＢ−Ｂ一点鎖線に沿った概略断面図である。なお、図１（ａ）においては、モールド樹脂４０の外形を破線で示すとともにモールド樹脂４０を透過してその内部構成を示している。 (First embodiment)
1A and 1B are diagrams showing a schematic configuration of a semiconductor device 100 according to a first embodiment of the present invention, where FIG. 1A is a plan view, and FIG. 1B is a schematic view taken along a dashed line AA in FIG. Sectional drawing and (c) are schematic sectional drawings along the BB dashed-dotted line in (a). In FIG. 1A, the outer shape of the mold resin 40 is indicated by a broken line, and the internal structure of the mold resin 40 is shown through the broken line.

また、図２は、図１に示される半導体装置１００におけるリードフレーム１０の単体構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＣ−Ｃ一点鎖線に沿った概略断面図である。   2A and 2B are diagrams showing a single structure of the lead frame 10 in the semiconductor device 100 shown in FIG. 1, wherein FIG. 2A is a schematic plan view, and FIG. 2B is a CC dashed line in FIG. FIG.

なお、これら図１および図２における各平面図および後述する各平面図においては、リードフレーム１０の上面のうちハーフエッチされて低くなっている部位の表面には、識別の容易化のため便宜上、点ハッチングを施してある。   In each of the plan views in FIGS. 1 and 2 and each plan view to be described later, the surface of the lower portion of the upper surface of the lead frame 10 that has been half-etched is lowered for convenience of identification. Dot hatching.

まず、本実施形態の半導体装置１００におけるリードフレーム１０は、アイランド部１１とアイランド部１１の周囲に位置する複数個のリード部１２とを備えている。このリードフレーム１０は、Ｃｕや４２アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。   First, the lead frame 10 in the semiconductor device 100 of the present embodiment includes an island portion 11 and a plurality of lead portions 12 positioned around the island portion 11. The lead frame 10 is made of a normal lead frame material such as Cu or 42 alloy, and can be formed by pressing or etching.

ここで、本例では、アイランド部１１は、矩形板状のものであり、個々のリード部１２は平面短冊状をなす。そして、リード部１２は、アイランド部１１の４辺の外周において複数個のものが平面的に配列されている。   Here, in this example, the island portion 11 has a rectangular plate shape, and each lead portion 12 has a planar strip shape. A plurality of lead parts 12 are arranged in a plane on the outer periphery of the four sides of the island part 11.

また、アイランド部１１のうち半導体素子２０が搭載される面である上面１１ａには、当該半導体素子２０が搭載されている。この半導体素子２０は、半導体プロセスにより形成されたＩＣチップなどである。この半導体素子２０は、図示しないダイマウント材を介してアイランド部１１の上面１１ａに接着固定されている。   Further, the semiconductor element 20 is mounted on the upper surface 11a of the island part 11 on which the semiconductor element 20 is mounted. The semiconductor element 20 is an IC chip or the like formed by a semiconductor process. The semiconductor element 20 is bonded and fixed to the upper surface 11a of the island portion 11 via a die mount material (not shown).

ここでは、図１（ａ）に示されるように、半導体素子２０は平面四角形をなしており、複数個のリード部１２のそれぞれは、一端部が半導体素子２０の辺に対向し他端部が半導体素子２０の外方に延びた状態で当該辺に沿って配列されている。   Here, as shown in FIG. 1A, the semiconductor element 20 has a planar square shape, and each of the plurality of lead portions 12 has one end facing the side of the semiconductor element 20 and the other end. The semiconductor elements 20 are arranged along the side in a state of extending outward.

そして、モールド樹脂４０の内部にて、半導体素子２０と各リード部１２のうちのワイヤボンディング面である上面１２ａとは、ボンディングワイヤ３０により結線され電気的に接続されている。   In the mold resin 40, the semiconductor element 20 and the upper surface 12 a that is the wire bonding surface of each lead portion 12 are connected and electrically connected by the bonding wire 30.

このボンディングワイヤ３０は、Ａｕやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。ここで、各リード部１２の上面１２ｂとは、アイランド部１１の上面１１ａと同じ方向を向いている面である。   The bonding wire 30 is made of Au, aluminum, or the like, and can be formed by a normal wire bonding method. Here, the upper surface 12 b of each lead portion 12 is a surface facing the same direction as the upper surface 11 a of the island portion 11.

そして、モールド樹脂４０は、これらアイランド部１１、リード部１２、半導体素子２０およびボンディングワイヤ３０を包み込むように封止している。このモールド樹脂４０は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。   The mold resin 40 is sealed so as to enclose the island part 11, the lead part 12, the semiconductor element 20, and the bonding wire 30. The mold resin 40 can be formed by a transfer molding method using a normal mold material such as an epoxy resin.

ここで、図１（ｂ）、（ｃ）に示されるように、モールド樹脂４０の下面４１は、アイランド部１１の上面１１ａとは反対側の面である下面１１ｂ側およびリード部１２の上面１２ａとは反対側の面である下面１２ｂ側に位置しており、当該モールド樹脂４０の下面４１は、アイランド部１１の下面１１ｂおよびリード部１２の下面１２ｂと同じ方向を向いている。   Here, as shown in FIGS. 1B and 1C, the lower surface 41 of the mold resin 40 has a lower surface 11 b side that is a surface opposite to the upper surface 11 a of the island portion 11 and an upper surface 12 a of the lead portion 12. The lower surface 41 of the molding resin 40 faces the same direction as the lower surface 11b of the island portion 11 and the lower surface 12b of the lead portion 12.

そして、このモールド樹脂４０の下面４１からは、当該モールド樹脂４０の下面４１と同一面上にて、アイランド部１１の下面１１ｂおよびリード部１２の下面１２ｂが露出している。これらアイランド部１１およびリード部１２の各露出面１１ｂ、１２ｂは、図示しない外部の基板などに対して本半導体装置１００を搭載するときに、はんだや導電性接着剤、銀ペーストなどにより接合される部位である。   From the lower surface 41 of the mold resin 40, the lower surface 11 b of the island portion 11 and the lower surface 12 b of the lead portion 12 are exposed on the same surface as the lower surface 41 of the mold resin 40. The exposed surfaces 11b and 12b of the island portion 11 and the lead portion 12 are joined by solder, conductive adhesive, silver paste, or the like when the semiconductor device 100 is mounted on an external substrate (not shown). It is a part.

そして、本半導体装置１００においては、ボンディングワイヤ３０のうち、当該ボンディングワイヤ３０に接続されるべきリード部１２以外のリード部１２の上を横断するものが存在する。逆に言えば、ある１つのリード部１２をみたとき、当該１つのリード部１２に接続されるべきでないワイヤ３０によって、当該１つのリード部１２の上面１２ａが横断されている部分が存在する。   In the semiconductor device 100, among the bonding wires 30, there are those that cross over the lead portion 12 other than the lead portion 12 to be connected to the bonding wire 30. In other words, when one certain lead portion 12 is viewed, there is a portion where the upper surface 12a of the one lead portion 12 is traversed by the wire 30 that should not be connected to the one lead portion 12.

つまり、図１（ａ）中のＡ−ＡおよびＢ−Ｂの各一点鎖線近傍部に示されるように、複数個のリード部１２のうちのある１つのリード部１２を第１のリード部１２１とし、この第１のリード部１２１以外のリード部を第２のリード部１２２としたとき、第２のリード部１２２に接続されたワイヤ３０が、第１のリード部１２１の上面１２ａの上を横断している。言い換えれば、第２のリード部１２２に接続されたワイヤ３０が、第１のリード部１２１の上面１２ａを跨いでいる。   That is, as shown in the vicinity of each of the alternate long and short dash lines AA and BB in FIG. 1A, one lead portion 12 of the plurality of lead portions 12 is replaced with the first lead portion 121. When the lead portion other than the first lead portion 121 is the second lead portion 122, the wire 30 connected to the second lead portion 122 is placed on the upper surface 12a of the first lead portion 121. Crossing. In other words, the wire 30 connected to the second lead portion 122 straddles the upper surface 12 a of the first lead portion 121.

なお、本実施形態において、半導体素子２０の辺に沿って配列された複数個のリード部１２のうちの複数個が第１のリード部１２１として構成されている。つまり、第１のリード部１２１および第２のリード部１２２の関係は相対的なものであり、第１のリード部１２１は、他のリード部１２との関係では第２のリード部１２２にもなりうる。   In the present embodiment, a plurality of lead portions 12 arranged along the side of the semiconductor element 20 are configured as the first lead portion 121. That is, the relationship between the first lead portion 121 and the second lead portion 122 is relative, and the first lead portion 121 is also connected to the second lead portion 122 in relation to the other lead portions 12. Can be.

このことについて、図１（ａ）の下方に位置する４個のリード部１２に便宜上、符号１２１ａ〜１２１ｄを付けて、具体的に説明する。これら４個のリード部１２１ａ〜１２１ｄのうち図１（ａ）中の左から１番目、２番目、３番目、４番目のリード部をそれぞれ、１番目リード部１２１ａ、２番目リード部１２１ｂ、３番目リード部１２１ｃ、４番目リード部１２１ｄということにする。   This will be specifically described with reference numerals 121a to 121d attached to the four lead portions 12 positioned below FIG. Among the four lead portions 121a to 121d, the first, second, third, and fourth lead portions from the left in FIG. 1A are respectively designated as the first lead portion 121a, the second lead portion 121b, and 3b. The fourth lead portion 121c and the fourth lead portion 121d will be referred to.

この場合、１番目リード部１２１ａは第１のリード部であり、この第１のリード部１２１ａのすぐ右隣の２番目リード部１２１ｂが第２のリード部である。そして、２番目リード部１２１ｂのワイヤ３０が左隣の１番目リード部１２１ａの上を横断している。   In this case, the first lead portion 121a is the first lead portion, and the second lead portion 121b immediately adjacent to the first lead portion 121a is the second lead portion. The wire 30 of the second lead portion 121b crosses over the first lead portion 121a on the left side.

しかし、この２番目リード部１２１ｂは、その右隣すなわち３番目リード部１２１ｃとの関係においては、第１のリード部として構成されており、３番目リード部１２１ｃのワイヤ３０が２番目リード部１２１ｂの上を横断している。さらに、３番目リード部１２１ｃは４番目リード部１２１ｄとの関係では第１のリード部となる。   However, the second lead portion 121b is configured as a first lead portion in relation to the right side, that is, the third lead portion 121c, and the wire 30 of the third lead portion 121c is connected to the second lead portion 121b. Crossing over. Further, the third lead portion 121c is a first lead portion in relation to the fourth lead portion 121d.

このように、本実施形態では、第１および第２のリード部１２１、１２２はそれぞれ複数個存在し、ワイヤ３０の横断に関する第１および第２のリード部の関係も、相対的に複数個存在している。   As described above, in the present embodiment, there are a plurality of first and second lead portions 121 and 122, respectively, and there is also a relatively plurality of relationships between the first and second lead portions related to the crossing of the wire 30. is doing.

ここにおいて、第１のリード部１２１の上面１２ａのうち第２のリード部１２２に接続されたボンディングワイヤ３０によって横断されている部位を、以下、横断部１３ということとする。さらに、第１のリード部１２１の上面１２ａのうち第２のリード部１２２に接続されたボンディングワイヤ３０によって横断されていない部位を、以下、非横断部１４ということにする。   Here, the part crossed by the bonding wire 30 connected to the second lead part 122 in the upper surface 12a of the first lead part 121 is hereinafter referred to as a transverse part 13. Further, a portion of the upper surface 12a of the first lead portion 121 that is not crossed by the bonding wire 30 connected to the second lead portion 122 will be referred to as a non-crossing portion 14 hereinafter.

そして、本実施形態においては、第２のリード部１２２のボンディングワイヤ３０の第１のリード部１２１への接触を抑制する目的で、図１、図２に示されるように、第１のリード部１２１の上面１２ａのうち横断部１３が、非横断部１４に比べてボンディングワイヤ３０側から引っ込んだ形としている。   In the present embodiment, as shown in FIGS. 1 and 2, the first lead portion is formed for the purpose of suppressing the contact of the bonding wire 30 of the second lead portion 122 to the first lead portion 121. Of the upper surface 12 a of 121, the crossing part 13 is recessed from the bonding wire 30 side as compared with the non-crossing part 14.

この構成は、図１（ｂ）、図２（ｂ）に示されるように、横断部１３が非横断部１４よりも板厚が薄いものとなるように、第１のリード部１２１の上面１２ａを部分的にハーフエッチングすることにより形成される。このハーフエッチングは、通常のリードフレームにおけるエッチング加工技術を用いて容易に実現できる。   In this configuration, as shown in FIGS. 1B and 2B, the upper surface 12 a of the first lead portion 121 is formed so that the crossing portion 13 is thinner than the non-crossing portion 14. Is partially etched by half etching. This half-etching can be easily realized by using an etching technique for a normal lead frame.

さらに言うならば、本実施形態においては、第１のリード部１２１の上面１２ａが、板厚の相違による段差を境界線として、薄肉の横断部１３と厚肉の非横断部１４との２つの領域に区別されている。そして、第２のリード部１２の上面１２ａに正対した方向からみたとき、横断部１３は、第２のリード部１２２のワイヤ３０が重なる領域であり、非横断部１４は、第２のリード部１２２のワイヤ３０と重ならない領域である。   In other words, in the present embodiment, the upper surface 12a of the first lead 121 has two steps, ie, a thin-walled crossing portion 13 and a thick-walled non-crossing portion 14 with a step due to a difference in plate thickness as a boundary line. Distinguished into areas. When viewed from the direction facing the upper surface 12a of the second lead portion 12, the crossing portion 13 is an area where the wires 30 of the second lead portion 122 overlap, and the non-crossing portion 14 is the second lead. This is a region that does not overlap the wire 30 of the portion 122.

また、上述したように、横断部１３および非横断部１４を有する第１のリード部１２１が、平面四角形の半導体素子２０の辺に沿って複数個配列されているが、図１（ａ）に示されるように、これら複数個の第１のリード部１２１における横断部１３と非横断部１４との境界線は、半導体素子２０の外側に凸となった円弧状に配置されている。   Further, as described above, a plurality of first lead parts 121 having the crossing part 13 and the non-crossing part 14 are arranged along the side of the semiconductor element 20 having a rectangular plane. FIG. As shown in the drawing, the boundary line between the transverse part 13 and the non-crossing part 14 in the plurality of first lead parts 121 is arranged in an arc shape protruding outward from the semiconductor element 20.

すなわち、当該円弧状に配置された複数個の境界線においては、半導体素子２０の１辺の中央部側に位置する境界線よりも、当該１辺の端部側に位置する境界線の方が当該１辺との距離が短くなっている。   That is, in the plurality of boundary lines arranged in the arc shape, the boundary line located on the end side of the one side is more than the boundary line located on the center side of the one side of the semiconductor element 20. The distance to the one side is short.

また、図１（ｂ）、図２（ｂ）に示されるように、アイランド部１１の上面１１ａと第１のリード部１２１の非横断部１４とが、実質的に同一の平面上に位置している。つまり、モールド樹脂４０の下面４１を基準として、アイランド部１１の上面１１ａと第１のリード部１２１の非横断部１４とが実質的に同じ高さに位置している。   Further, as shown in FIGS. 1B and 2B, the upper surface 11a of the island portion 11 and the non-crossing portion 14 of the first lead portion 121 are located on substantially the same plane. ing. That is, the upper surface 11a of the island portion 11 and the non-crossing portion 14 of the first lead portion 121 are located at substantially the same height with respect to the lower surface 41 of the mold resin 40.

そして、図１に示されるように、この第１のリード部１２１の非横断部１４をワイヤボンディング面として、第１のリード部１２１に接続されるべきボンディングワイヤ３０は、当該非横断部１４に接続されている。   As shown in FIG. 1, the bonding wire 30 to be connected to the first lead part 121 is connected to the non-crossing part 14 with the non-crossing part 14 of the first lead part 121 as a wire bonding surface. It is connected.

次に、このＱＦＮパッケージ構造を有する半導体装置１００の製造方法について述べる。まず、上記図２に示されるようなリードフレーム１０を用意する。このリードフレーム１０は、プレス加工やエッチング加工などによって、アイランド部１１およびリード部１２を形成する。   Next, a method for manufacturing the semiconductor device 100 having this QFN package structure will be described. First, a lead frame 10 as shown in FIG. 2 is prepared. The lead frame 10 forms the island portion 11 and the lead portion 12 by pressing or etching.

ここで、このリードフレーム１０において、通常のリードフレームに対して行われる酸やアルカリを用いたウェットエッチングなどにより、リードフレーム１０の上面側の横断部１３となる部位をハーフエッチングする。それにより、リード部１２の上面１２ａは、上記したような段差である境界線を挟んで横断部１３と非横断部１４とに区画された構成となる。   Here, in this lead frame 10, a portion to be the transverse portion 13 on the upper surface side of the lead frame 10 is half-etched by wet etching using acid or alkali performed on a normal lead frame. Accordingly, the upper surface 12a of the lead portion 12 is configured to be divided into a transverse portion 13 and a non-crossing portion 14 across the boundary line that is the step as described above.

次に、このリードフレーム１０において、アイランド部１１上に半導体素子２０をダイマウント材などを介して搭載固定し、半導体素子２０とリード部１２のとの間でワイヤボンディングを行い、これらの間を上記ボンディングワイヤ３０で結線する。   Next, in the lead frame 10, the semiconductor element 20 is mounted and fixed on the island part 11 via a die mount material or the like, and wire bonding is performed between the semiconductor element 20 and the lead part 12. The bonding wire 30 is used for connection.

次に、ここまでの工程に供されたワークを、図示しない樹脂成型用の金型に設置し、トランスファーモールド成形などによってモールド樹脂４０による封止を行う。それにより、アイランド部１１、リード部１２、半導体素子２０、ボンディングワイヤ３０がモールド樹脂４０により封止される。   Next, the work subjected to the steps so far is placed in a mold for resin molding (not shown), and sealing with the mold resin 40 is performed by transfer molding or the like. Thereby, the island part 11, the lead part 12, the semiconductor element 20, and the bonding wire 30 are sealed with the mold resin 40.

なお、このモールド樹脂４０による樹脂封止にあたっては、たとえば、リードフレーム１０の下面にテープなどを貼り付けておき、樹脂封止後に当該テープを剥がすことにより、アイランド部１１およびリード部１２の下面１１ｂ、１２ｂが、モールド樹脂４０から露出した構成が実現される。   In the resin sealing with the mold resin 40, for example, a tape or the like is attached to the lower surface of the lead frame 10, and the tape is peeled off after the resin sealing, whereby the lower surface 11b of the island portion 11 and the lead portion 12 is obtained. , 12b is exposed from the mold resin 40.

その後、モールド樹脂４０、および、モールド樹脂４０から突出するリードフレーム１０の部分を、ダイシングカットし、個々のパッケージの単位に個片化する。こうして、図１に示されるような本実施形態の半導体装置１００ができあがる。   Thereafter, the mold resin 40 and the portion of the lead frame 10 protruding from the mold resin 40 are diced and cut into individual package units. Thus, the semiconductor device 100 of this embodiment as shown in FIG. 1 is completed.

ところで、本実施形態によれば、第１のリード部１２１の上面１２ａのうち横断部１３が、第２のリード部１２２のボンディングワイヤ３０が横断していない非横断部１４よりも当該ワイヤ３０側からみて低くなった構成としている。そのため、第２のリード部１２２のワイヤ３０が第１のリード部１２１を横断する部分において、当該ワイヤ３０と第１のリード部１２１との距離を拡大することができる。   By the way, according to the present embodiment, the crossing portion 13 of the upper surface 12a of the first lead portion 121 is closer to the wire 30 than the non-crossing portion 14 where the bonding wire 30 of the second lead portion 122 does not cross. The structure is lowered from the viewpoint. Therefore, the distance between the wire 30 and the first lead portion 121 can be increased in the portion where the wire 30 of the second lead portion 122 crosses the first lead portion 121.

それにより、第２のリード部１２２のボンディングワイヤ３０が、第１のリード部１２１の横断部１３へ接触しにくくなる。つまり、本実施形態によれば、リード部１２を、当該リード部１２以外のリード部１２に接続されたボンディングワイヤ３０が跨いでいる部分において、当該リード部１２と当該ワイヤ３０とが接触するのを極力防止し、短絡などの不具合を抑制した半導体装置１００を提供できる。   This makes it difficult for the bonding wire 30 of the second lead portion 122 to contact the transverse portion 13 of the first lead portion 121. That is, according to the present embodiment, the lead portion 12 and the wire 30 come into contact with each other in the portion where the bonding wire 30 connected to the lead portion 12 other than the lead portion 12 straddles the lead portion 12. Can be provided as much as possible, and the semiconductor device 100 in which defects such as a short circuit are suppressed can be provided.

また、上記した本半導体装置１００の製造方法において、モールド樹脂による封止を行うときに、上記金型内を流れてくる樹脂によってワイヤ流れが生じたとしても、、このワイヤ流れによって、第２のリード部１２２のワイヤ３０が第１のリード部１２１に接触することを極力防止できる。   Further, in the manufacturing method of the semiconductor device 100 described above, even when a wire flow occurs due to the resin flowing in the mold when sealing with a mold resin, the second It is possible to prevent the wire 30 of the lead part 122 from contacting the first lead part 121 as much as possible.

また、本実施形態によれば、アイランド部１１の上面１１ａと第１のリード部１２１の非横断部１４とが、実質的に同一の平面上に位置しているが（図１（ｂ）、図２（ｂ）参照）、このような構成は、１枚のリードフレーム１０の上面において、横断部１３となる部位のみをハーフエッチングすれば実現できる。   Further, according to the present embodiment, the upper surface 11a of the island portion 11 and the non-crossing portion 14 of the first lead portion 121 are located on substantially the same plane (FIG. 1B). 2B), such a configuration can be realized by half-etching only the portion that becomes the crossing portion 13 on the upper surface of one lead frame 10. As shown in FIG.

つまり、本実施形態は、たとえば非横断部に別体の板材を載せてリード部１２全体の板厚を、横断部と非横断部とで異ならせるものとは相違する。そのため、非横断部１４すなわちリード部１２におけるワイヤボンディング面の高さを変えることなく、ワイヤボンドの安定性を確保しつつ、ワイヤ接触防止の効果を発揮することが可能となる。   In other words, the present embodiment is different from, for example, placing a separate plate material on the non-crossing portion and making the plate thickness of the entire lead portion 12 different between the crossing portion and the non-crossing portion. Therefore, it is possible to exhibit the effect of preventing wire contact while ensuring the stability of the wire bond without changing the height of the wire bonding surface in the non-crossing portion 14, that is, the lead portion 12.

また、本実施形態では、モールド樹脂４０の下面４１から当該モールド樹脂４０の下面４１と同一面上にて、アイランド部１１の下面１１ｂおよびリード部１２の下面１２ｂが露出しているが、上述のように、リードフレーム１０の上面のみをハーフエッチングすればよく、リードフレーム１０の下面側は加工する必要がない。そのため、これら露出面１１ｂ、１２ｂの面積や形状を変えることがなく、半導体装置１００の検査性やはんだ付け性などは確保される。   In the present embodiment, the lower surface 11b of the island portion 11 and the lower surface 12b of the lead portion 12 are exposed from the lower surface 41 of the mold resin 40 on the same surface as the lower surface 41 of the mold resin 40. Thus, only the upper surface of the lead frame 10 needs to be half-etched, and the lower surface side of the lead frame 10 does not need to be processed. Therefore, the inspection and solderability of the semiconductor device 100 are ensured without changing the areas and shapes of the exposed surfaces 11b and 12b.

（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置１０１の概略平面構成を示す図であり、モールド樹脂４０を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ３０は、全数ではなく一部のみ示してある。 (Second Embodiment)
FIG. 3 is a diagram showing a schematic plan configuration of the semiconductor device 101 according to the second embodiment of the present invention, and shows the internal configuration through the mold resin 40. Here, only a part of the bonding wires 30 are shown instead of the total number.

上記第１実施形態との相違点を述べると、本実施形態では、図３に示されるように、個々の第１のリード部１２１の上面１２ａにおいて、横断部１３と非横断部１４との境界線が、当該横断部１３を横断するボンディングワイヤ３０の長手方向に平行に延びる線となっている。   The difference from the first embodiment will be described. In the present embodiment, as shown in FIG. 3, the boundary between the crossing portion 13 and the non-crossing portion 14 on the upper surface 12 a of each first lead portion 121. The line extends in parallel to the longitudinal direction of the bonding wire 30 that crosses the transverse part 13.

ここで、図４（ａ）は、図３に示される本実施形態のリード部１２の上面１２ａの拡大平面図であり、図４（ｂ）は、上記第１実施形態のリード部１２の上面１２ａの拡大平面図である。   4A is an enlarged plan view of the upper surface 12a of the lead portion 12 of the present embodiment shown in FIG. 3, and FIG. 4B is an upper surface of the lead portion 12 of the first embodiment. It is an enlarged plan view of 12a.

図４（ａ）と図４（ｂ）とを比較するとわかるが、本実施形態によれば、上記境界線をワイヤ３０に平行とすることにより、上記第１実施形態に比べて、薄肉部である横断部１３の面積が少なくなるため、ハーフエッチングによる加工量の低減が可能となる。   As can be seen by comparing FIG. 4 (a) and FIG. 4 (b), according to the present embodiment, by making the boundary line parallel to the wire 30, compared with the first embodiment, the thin portion Since the area of a certain crossing portion 13 is reduced, the amount of processing by half etching can be reduced.

また、本実施形態において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止できることは、もちろんである。   In the present embodiment, it is of course possible to prevent the lead portion and the wire connected to the lead portion other than the lead portion from contacting each other as much as possible.

（第３実施形態）
図５は、本発明の第３実施形態に係る半導体装置１０２の概略平面構成を示す図であり、モールド樹脂４０を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ３０は、全数ではなく一部のみ示してある。 (Third embodiment)
FIG. 5 is a diagram showing a schematic plan configuration of the semiconductor device 102 according to the third embodiment of the present invention, and shows the internal configuration through the mold resin 40. Here, only a part of the bonding wires 30 are shown instead of the total number.

上記各実施形態では、半導体素子２０の辺に沿って複数個配列されている第１のリード部１２１における横断部１３と非横断部１４との境界線が、半導体素子２０の外側に凸となった円弧状に配置されていた。   In each of the embodiments described above, the boundary line between the transverse part 13 and the non-crossing part 14 in the first lead part 121 arranged in a plurality along the side of the semiconductor element 20 is convex to the outside of the semiconductor element 20. It was arranged in an arc shape.

しかし、第２のリード部１２２とは、第１のリード部１２１に隣り合うリード部とは限らない。たとえば、第１のリード部１２１以外の第２のリード部１２２としては、第１のリード部１２１に隣り合うリード部のさらに隣、もしくは複数個おいた隣のリード部であってもよい。また、１つの第１のリード部１２１に対し、第２のリード部１２２のワイヤ３０が複数本、横断していてもよい。   However, the second lead part 122 is not necessarily a lead part adjacent to the first lead part 121. For example, the second lead portion 122 other than the first lead portion 121 may be a lead portion adjacent to the first lead portion 121 or a plurality of adjacent lead portions. Further, a plurality of wires 30 of the second lead portion 122 may cross the one first lead portion 121.

つまり、横断部１３のレイアウトは、上記したような境界線を円弧状としたパターンに限るものではなく、図５に示されるように、ボンディングワイヤ３０のレイアウトに応じて、横断部１３のレイアウトも自由に配置すればよい。この場合も、上記同様に、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。   That is, the layout of the crossing portion 13 is not limited to the above-described pattern in which the boundary line is an arc shape, and the layout of the crossing portion 13 is also changed according to the layout of the bonding wires 30 as shown in FIG. What is necessary is just to arrange | position freely. Also in this case, as described above, it is possible to prevent the lead portion and the wire connected to the lead portion other than the lead portion from contacting each other as much as possible.

図５に示される半導体装置１０２では、符号を付してある第１のリード部１２１に対して、その隣に位置する第２のリード部１２２の複数本のボンディングワイヤ３０が横断している。そのため、当該第１のリード部１２１では、これら複数本のワイヤ３０が横断する横断部１３をハーフエッチングによって薄肉化している。   In the semiconductor device 102 shown in FIG. 5, the plurality of bonding wires 30 of the second lead portion 122 located adjacent to the first lead portion 121 assigned with the reference symbol cross. Therefore, in the first lead portion 121, the crossing portion 13 where the plurality of wires 30 cross is thinned by half etching.

（第４実施形態）
図６は、本発明の第４実施形態に係る半導体装置１０３の概略平面構成を示す図である。ここでも、モールド樹脂４０を透過してその内部構成を示すとともに、ボンディングワイヤ３０は、全数ではなく一部のみ示してある。 (Fourth embodiment)
FIG. 6 is a diagram showing a schematic plan configuration of a semiconductor device 103 according to the fourth embodiment of the present invention. Also here, the mold resin 40 is permeated to show its internal configuration, and only a part of the bonding wires 30 are shown instead of the total number.

上記した各実施形態では、リード部１２の上面１２ａをハーフエッチングする構成において、リード部１２の上面１２ａのうち半導体素子２０側の端部から横断部１３までの全域をハーフエッチングしていた。つまり、第１のリード部１２１の上面１２ａのうち半導体素子２０側を薄肉の横断部１３、それとは反対側を厚肉の非横断部１４というように２つの領域に分けていた。   In each of the above-described embodiments, in the configuration in which the upper surface 12a of the lead portion 12 is half-etched, the entire area from the end portion on the semiconductor element 20 side to the crossing portion 13 of the upper surface 12a of the lead portion 12 is half-etched. That is, the upper surface 12a of the first lead portion 121 is divided into two regions such that the semiconductor element 20 side is the thin crossing portion 13 and the opposite side is the thick non-crossing portion 14.

それに対して、本実施形態の半導体装置１０３では、図６に示されるように、ボンディングワイヤ３０のレイアウトに応じて、薄肉の横断部１３を島状に設けた構成としている。この場合、ハーフエッチングの加工領域を低減できるとともに、図７に示されるように、第１のリード部１２１のうち横断部１３よりも半導体素子２０側の部位にて、ワイヤ３０を接続することも可能である。   On the other hand, the semiconductor device 103 according to the present embodiment has a configuration in which the thin cross section 13 is provided in an island shape according to the layout of the bonding wires 30 as shown in FIG. In this case, the processing area of the half etching can be reduced and, as shown in FIG. 7, the wire 30 can be connected at a portion of the first lead portion 121 closer to the semiconductor element 20 than the transverse portion 13. Is possible.

（第５実施形態）
図７（ａ）は、本発明の第５実施形態に係る半導体装置１０４の概略平面構成を示す図であり、図７（ｂ）は同半導体装置１０４の部分概略断面図である。なお、図７（ａ）においても、モールド樹脂４０を透過してその内部構成を示すとともに、ボンディングワイヤ３０は、全数ではなく一部のみ示してある。 (Fifth embodiment)
FIG. 7A is a diagram showing a schematic plan configuration of a semiconductor device 104 according to the fifth embodiment of the present invention, and FIG. 7B is a partial schematic sectional view of the semiconductor device 104. Also in FIG. 7A, the mold resin 40 is permeated to show its internal configuration, and only a part of the bonding wires 30 are shown instead of the total number.

本実施形態の半導体装置１０４では、図７に示されるように、横断部１３を非横断部１４よりも低くすることで、リード部１２とワイヤ３０との接触を極力防止する点は、上記第１実施形態と同様であるが、さらに、本実施形態では、アイランド部１１の上面１１ａのうちアイランド部１１の周辺部であって半導体素子２０の外側に位置する部位を、当該周辺部の内周側の部位に比べてワイヤ３０側から引っ込ませている。   In the semiconductor device 104 of the present embodiment, as shown in FIG. 7, the crossing portion 13 is made lower than the non-crossing portion 14 to prevent contact between the lead portion 12 and the wire 30 as much as possible. Although this embodiment is the same as that of the first embodiment, in this embodiment, a portion of the upper surface 11a of the island portion 11 that is located in the peripheral portion of the island portion 11 and outside the semiconductor element 20 It is retracted from the wire 30 side compared to the side portion.

具体的には、図７（ｂ）に示されるように、アイランド部１１の上面１１ａのうちアイランド部１１の周辺部に位置する部位を、上記リード部１２と同様にハーフエッチング加工することにより、アイランド部１１の周辺部の板厚を、当該周辺部の内周側の部位の板厚よりも薄くしている。   Specifically, as shown in FIG. 7 (b), by performing half-etching on the portion of the upper surface 11a of the island portion 11 that is located in the periphery of the island portion 11 in the same manner as the lead portion 12, The thickness of the peripheral part of the island part 11 is made thinner than the thickness of the part on the inner peripheral side of the peripheral part.

なお、図７（ａ）では、このアイランド部１１の薄肉の部位の表面に、便宜上、点ハッチングを施してある。この場合、アイランド部１１の上面１１ａのうち半導体素子２０が直接搭載されている部位は、リード部１２の非横断部１４と同一平面である。そして、本実施形態によれば、アイランド部１１においても、当該アイランド部１１とこれを横断するボンディングワイヤ３０との接触を、極力防止することができる。   In FIG. 7A, the surface of the thin portion of the island portion 11 is point-hatched for convenience. In this case, a portion of the upper surface 11 a of the island portion 11 where the semiconductor element 20 is directly mounted is in the same plane as the non-crossing portion 14 of the lead portion 12. And according to this embodiment, also in the island part 11, the contact with the said island part 11 and the bonding wire 30 crossing this can be prevented as much as possible.

（第６実施形態）
図８は、本発明の第６実施形態に係る半導体装置１０５の概略平面構成を示す図である。ここでも、モールド樹脂４０を透過してその内部構成を示すとともに、ボンディングワイヤ３０は、全数ではなく一部のみ示してある。 (Sixth embodiment)
FIG. 8 is a diagram showing a schematic plan configuration of a semiconductor device 105 according to the sixth embodiment of the present invention. Also here, the mold resin 40 is permeated to show its internal configuration, and only a part of the bonding wires 30 are shown instead of the total number.

この種の半導体装置においては、複数本のボンディングワイヤ３０が放射状に配置されることが多く（上記図１参照）、特に半導体素子２０の角部に近いところでは、リード部１２とこれを横断するワイヤ３０とのなす角度が大きくなるため、垂れなどによる接触が起こりやすい。   In this type of semiconductor device, a plurality of bonding wires 30 are often arranged in a radial pattern (see FIG. 1 above), and particularly in the vicinity of the corner of the semiconductor element 20, it crosses the lead portion 12. Since the angle formed with the wire 30 is increased, contact due to dripping or the like is likely to occur.

そこで、本実施形態のように、半導体素子２０の角部近傍に位置する第１のリード部１２１のみ選択的に、横断部１３の薄肉化を行ってもよい。この場合も、当該半導体素子２０の角部近傍において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。   Therefore, as in the present embodiment, only the first lead portion 121 located near the corner of the semiconductor element 20 may be selectively thinned. Also in this case, it is possible to prevent the lead portion and the wire connected to the lead portion other than the lead portion from contacting each other in the vicinity of the corner portion of the semiconductor element 20 as much as possible.

（他の実施形態）
なお、上記各実施形態の半導体装置においては、複数個のリード部１２のうちのある１つの第１のリード部１２１の上面１２ａを、第１のリード部１２１以外の第２のリード部１２２に接続されたワイヤ３０が、跨いで横断している。 (Other embodiments)
In the semiconductor device of each of the above embodiments, the upper surface 12a of one of the plurality of lead portions 12 is connected to the second lead portion 122 other than the first lead portion 121. The connected wire 30 crosses across.

このことは、半導体装置において、そのような第１のリード部と第２のリード部との関係が１箇所でも存在すればよいことを意味するものであり、上記各実施形態のように、第１、第２のリード部がそれぞれ複数個存在する場合に限らず、第１のリード部、第２のリード部がそれぞれ１個のみであってもよい。   This means that in the semiconductor device, it is sufficient that such a relationship between the first lead portion and the second lead portion only exists at one place. The number of the first and second lead portions is not limited to a plurality of the first and second lead portions, and only one first lead portion and one second lead portion may be provided.

また、半導体装置における複数個のリード部１２の配置形態は、上記した各図のように、アイランド部１１の全周を取り囲むような配置に限るものではない。たとえば、上記各図中のアイランド部１１における１つの辺の外側にのみ、あるいは、対向する２辺の外側にのみ、複数個のリード部が配置されていてもよい。   Further, the arrangement form of the plurality of lead portions 12 in the semiconductor device is not limited to the arrangement surrounding the entire circumference of the island portion 11 as shown in the respective drawings. For example, a plurality of lead portions may be arranged only on the outside of one side in the island part 11 in each of the above drawings, or only on the outside of two opposing sides.

また、上記第４実施形態では、リード部１２に対して横断部１３を島状に設けた構成が提供されているが、これに関連して、１つの第１のリード部に対して第２のリード部のワイヤが複数本、横断している場合には、これに対応して、１つの第１のリード部に対して複数個の横断部を島状に設けてもよい。   Moreover, in the said 4th Embodiment, although the structure which provided the cross part 13 in the island shape with respect to the lead part 12 is provided, in connection with this, it is 2nd with respect to one 1st lead part. In the case where a plurality of wires in the lead portion are crossed, a plurality of cross portions may be provided in an island shape with respect to one first lead portion.

また、リードフレームにおけるアイランド部および個々のリード部の形状についても、上記した各図に示される形状に限定されるものではない。また、半導体装置としては、上記したワイヤの横断に関する第１のリード部および第２のリード部を有するものであればよく、たとえば、半導体素子、アイランド部、リード部およびワイヤがモールド樹脂によって封止されていないものであってもよい。   Further, the shapes of the island portions and the individual lead portions in the lead frame are not limited to the shapes shown in the respective drawings. The semiconductor device may be any device having the first lead portion and the second lead portion related to the crossing of the wires described above. For example, the semiconductor element, the island portion, the lead portion, and the wire are sealed with a mold resin. It may not be.

また、上記各実施形態では、モールド樹脂４０の下面４１から当該モールド樹脂４０の下面４１と同一面上にてリード部１２の下面１２ｂが露出しているＱＦＮパッケージの例を述べたが、半導体装置としては、アイランド部上に搭載された半導体素子とリード部とをワイヤで接続してなるものであれば、ＱＦＮのようなアウターリードを持たないリードレスタイプのもの以外でもよい。   In each of the above embodiments, an example of the QFN package in which the lower surface 12b of the lead portion 12 is exposed on the same surface as the lower surface 41 of the mold resin 40 from the lower surface 41 of the mold resin 40 has been described. As long as the semiconductor element mounted on the island part and the lead part are connected by a wire, a leadless type other than the leadless type having no outer lead such as QFN may be used.

本発明の第１実施形態に係る半導体装置の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図、（ｃ）は（ａ）中のＢ−Ｂ概略断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematic structure of the semiconductor device which concerns on 1st Embodiment of this invention, (a) is a top view, (b) is AA schematic sectional drawing in (a), (c) is (a). It is a BB schematic sectional drawing in the inside. 図１中のリードフレームの単体構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＣ−Ｃ概略断面図である。It is a figure which shows the single-piece | unit structure of the lead frame in FIG. 1, (a) is a schematic plan view, (b) is CC schematic sectional drawing in (a). 本発明の第２実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 2nd Embodiment of this invention. （ａ）は、図３中のリード部の上面の拡大平面図であり、（ｂ）は、上記第１実施形態のリード部の上面の拡大平面図である。(A) is an enlarged plan view of the upper surface of the lead part in FIG. 3, (b) is an enlarged plan view of the upper surface of the lead part of the first embodiment. 本発明の第３実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 4th Embodiment of this invention. （ａ）は、本発明の第５実施形態に係る半導体装置の概略平面図であり、（ｂ）は同半導体装置の部分概略断面図である。(A) is a schematic plan view of the semiconductor device which concerns on 5th Embodiment of this invention, (b) is a partial schematic sectional drawing of the same semiconductor device. 本発明の第６実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 6th Embodiment of this invention. 本発明者の試作品としての半導体装置を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＤ−Ｄ部分断面図である。It is a figure which shows the semiconductor device as a prototype of this inventor, (a) is a schematic plan view, (b) is DD partial sectional drawing in (a).

符号の説明Explanation of symbols

１０…リードフレーム、１１…アイランド部、１１ａ…アイランド部の上面、
１１ｂ…アイランド部の下面、１２…リード部、１２ａ…リード部の上面、
１２ｂ…リード部の下面、１３…横断部、１４…非横断部、２０…半導体素子、
３０…ボンディングワイヤ、４０…モールド樹脂、４１…モールド樹脂の下面、
１２１…第１のリード部、１２２…第２のリード部。 10 ... lead frame, 11 ... island part, 11a ... upper surface of island part,
11b: the lower surface of the island part, 12: the lead part, 12a: the upper surface of the lead part,
12b ... lower surface of the lead part, 13 ... transverse part, 14 ... non-crossing part, 20 ... semiconductor element,
30 ... Bonding wire, 40 ... Mold resin, 41 ... Bottom surface of mold resin,
121 ... 1st lead part, 122 ... 2nd lead part.

Claims (6)

アイランド部（１１）および前記アイランド部（１１）の周囲に複数個配置されたリード部（１２）を備えるリードフレーム（１０）と、
前記アイランド部（１１）の上面（１１ａ）に搭載された半導体素子（２０）と、
前記半導体素子（２０）とそれぞれの前記リード部（１２）の上面（１２ａ）とを接続するワイヤ（３０）とを備え、
前記複数個のリード部（１２）のうちのある１つのリード部を第１のリード部（１２１）とし、この第１のリード部（１２１）以外のリード部を第２のリード部（１２２）としたとき、
前記第２のリード部（１２２）に接続された前記ワイヤ（３０）が、前記第１のリード部（１２１）の前記上面（１２ａ）の上を横断している半導体装置において、
前記第１のリード部（１２１）の上面（１２ａ）のうち前記第２のリード部（１２２）に接続された前記ワイヤ（３０）によって横断されている部位である横断部（１３）が、当該ワイヤ（３０）によって横断されていない部位である非横断部（１４）に比べて当該ワイヤ（３０）側から引っ込んだ形となるように、
前記第１のリード部（１２１）は、前記横断部（１３）が前記非横断部（１４）よりも板厚が薄いものとなっており、
前記第１のリード部（１２１）に接続されるべき前記ワイヤ（３０）は、前記第１のリード部（１２１）の前記非横断部（１４）に接続されていることを特徴とする半導体装置。 A lead frame (10) comprising an island portion (11) and a plurality of lead portions (12) arranged around the island portion (11);
A semiconductor element (20) mounted on the upper surface (11a) of the island part (11);
A wire (30) connecting the semiconductor element (20) and the upper surface (12a) of each lead portion (12);
One lead portion of the plurality of lead portions (12) is defined as a first lead portion (121), and lead portions other than the first lead portion (121) are defined as second lead portions (122). When
In the semiconductor device, the wire (30) connected to the second lead portion (122) crosses over the upper surface (12a) of the first lead portion (121).
A crossing portion (13), which is a portion crossed by the wire (30) connected to the second lead portion (122), of the upper surface (12a) of the first lead portion (121), Compared to the non-crossing part (14) which is a part not crossed by the wire (30), it is in a shape retracted from the wire (30) side,
In the first lead portion (121), the transverse portion (13) is thinner than the non-crossing portion (14),
The semiconductor device, wherein the wire (30) to be connected to the first lead portion (121) is connected to the non-crossing portion (14) of the first lead portion (121). . 前記第１のリード部（１２１）の前記上面（１２ａ）における前記横断部（１３）と前記非横断部（１４）との境界線は、前記横断部（１３）を横断する前記ワイヤ（３０）の長手方向に平行に延びるものであることを特徴とする請求項１に記載の半導体装置。 The boundary line between the crossing part (13) and the non-crossing part (14) on the upper surface (12a) of the first lead part (121) is the wire (30) crossing the crossing part (13). The semiconductor device according to claim 1, wherein the semiconductor device extends in parallel with a longitudinal direction of the semiconductor device. 前記アイランド部（１１）の前記上面（１１ａ）のうち前記アイランド部（１１）の周辺部に位置する部位が、当該周辺部の内周側の部位に比べて前記ワイヤ（３０）側から引っ込んだ形となるように、
前記アイランド部（１１）は、その周辺部が当該周辺部の内周側の部位よりも板厚が薄くなっているものであることを特徴とする請求項１または２に記載の半導体装置。 Of the upper surface (11a) of the island part (11), the part located in the peripheral part of the island part (11) is retracted from the wire (30) side as compared with the inner peripheral part of the peripheral part. To be in shape
3. The semiconductor device according to claim 1, wherein the island portion (11) has a thinner peripheral portion than a portion on the inner peripheral side of the peripheral portion. 前記半導体素子（２０）は平面四角形をなしており、
前記複数個のリード部（１２）のそれぞれは、一端部が前記半導体素子（２０）の辺に対向し他端部が前記半導体素子（２０）の外方に延びた状態にて当該辺に沿って配列されており、
これら半導体素子（２０）の辺に沿って配列された前記リード部（１２）のうちの複数個が前記第１のリード部（１２１）として構成されており、
これら複数個の第１のリード部（１２１）においては、前記横断部（１３）と前記非横断部（１４）との境界線は、当該辺の中央部から端部へ行くにつれて当該辺との距離が短くなるように円弧状に配置されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。 The semiconductor element (20) has a planar quadrangle,
Each of the plurality of lead portions (12) has one end portion facing the side of the semiconductor element (20) and the other end portion extending outside the semiconductor element (20) along the side. Are arranged,
A plurality of the lead portions (12) arranged along the sides of the semiconductor elements (20) are configured as the first lead portions (121),
In the plurality of first lead portions (121), the boundary line between the crossing portion (13) and the non-crossing portion (14) extends from the central portion to the end portion of the side. 4. The semiconductor device according to claim 1, wherein the semiconductor device is arranged in an arc shape so as to shorten the distance. 前記アイランド部（１１）の前記上面（１１ａ）側にて、前記半導体素子（２０）、前記アイランド部（１１）、前記リード部（１２）および前記ワイヤ（３０）が、モールド樹脂（４０）によって封止されており、
前記モールド樹脂（４０）の下面（４１）からは当該モールド樹脂（４０）の下面（４１）と同一面上にて前記アイランド部（１１）の下面（１１ｂ）および前記リード部（１２）の下面（１２ｂ）が露出していることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。 On the upper surface (11a) side of the island part (11), the semiconductor element (20), the island part (11), the lead part (12), and the wire (30) are made of mold resin (40). Sealed,
From the lower surface (41) of the mold resin (40), the lower surface (11b) of the island portion (11) and the lower surface of the lead portion (12) are flush with the lower surface (41) of the mold resin (40). 5. The semiconductor device according to claim 1, wherein (12b) is exposed. 前記アイランド部（１１）の上面（１１ａ）と前記第１のリード部（１２１）の非横断部（１４）とが同一の平面上に位置していることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。 The upper surface (11a) of the island part (11) and the non-crossing part (14) of the first lead part (121) are located on the same plane. The semiconductor device according to any one of the above.
JP2007017551A 2007-01-29 2007-01-29 Semiconductor device Expired - Fee Related JP4835449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017551A JP4835449B2 (en) 2007-01-29 2007-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017551A JP4835449B2 (en) 2007-01-29 2007-01-29 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008186889A JP2008186889A (en) 2008-08-14
JP4835449B2 true JP4835449B2 (en) 2011-12-14

Family

ID=39729740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017551A Expired - Fee Related JP4835449B2 (en) 2007-01-29 2007-01-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4835449B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917817B2 (en) * 2011-03-25 2016-05-18 シチズン電子株式会社 Wire bonding structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226059A (en) * 1988-07-14 1990-01-29 Nec Corp Resin-sealed semiconductor device
JPH046862A (en) * 1990-04-24 1992-01-10 Chichibu Fuji:Kk Formation of lead frame
JPH06181279A (en) * 1992-12-15 1994-06-28 Fuji Electric Co Ltd Semiconductor device
JP3144383B2 (en) * 1998-05-21 2001-03-12 日本電気株式会社 Semiconductor device
JP2002231882A (en) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp Semiconductor device
JP2006073904A (en) * 2004-09-06 2006-03-16 Matsushita Electric Ind Co Ltd Semiconductor device, lead frame, and manufacturing method therefor
JP4400492B2 (en) * 2005-03-24 2010-01-20 株式会社デンソー Electronic equipment

Also Published As

Publication number Publication date
JP2008186889A (en) 2008-08-14

Similar Documents

Publication Publication Date Title
JP5214911B2 (en) Mold package manufacturing method
JP5122835B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
JP5232394B2 (en) Manufacturing method of semiconductor device
US7683462B2 (en) Chip package structure
TWI455213B (en) Non-leaded package structure and manufacturing method thereof
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
JP2014220439A (en) Method of manufacturing semiconductor device and semiconductor device
CN112133694B (en) Semiconductor package and electronic system
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP5278037B2 (en) Resin-sealed semiconductor device
JP5034670B2 (en) Mold package
US20090206459A1 (en) Quad flat non-leaded package structure
JP2007201324A (en) Mounting structure of electronic device and mounting method for electronic component
JP2007294568A (en) Semiconductor device
JP4835449B2 (en) Semiconductor device
JP4400492B2 (en) Electronic equipment
JP5499437B2 (en) Mold package
JP7148220B2 (en) Semiconductor package and its manufacturing method
JP2005191158A (en) Semiconductor device and its manufacturing method
JP2015060876A (en) Method of manufacturing semiconductor device
JP2009231322A (en) Manufacturing method of semiconductor device
US20130075885A1 (en) Lead frame and packaging method
JP2008300717A (en) Mold package
JP2002164496A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees