JP2016530561A - コンパクト光導波路アレイ及び光導波路スパイラル - Google Patents

Abstract

光導波路束におけるクロストークは、個々の導波路の幅を変えることにより、低減できる。幅が異なる導波路を用いることにより、光導波路間のクロストークの発生を削減し、それにより導波路を接近して配置できるようにし、チップ上の導波路密度を高くし、及び／又は導波路バンドルが要するルーティングスペースを削減する。さらに、導波路スパイラルの幅を変えることにより、クロストークを低減してもよい。これにより、コイル状又は畳み込み導波路熱光学（ＴＯ）デバイスに実装されたとき、電力効率を向上できる。

Description

本発明は、光導波路に関し、ある実施形態では、コンパクト光導波路アレイおよび光導波路スパイラルに関する。

光導波路は、光スペクトル中の電磁波を導く物理的構造であり、集積回路のコンポーネント間で複数の信号をルーティングするために、共に束ねられることが多い。特に、光導波路は一般的に、近くに置かれるとクロストークを生じ、これがチップ上の光導波路の密度を制限し、チップ上のレイアウトの柔軟性や接続スペースの必要性を制約する。言い換えると、多数のデバイスを有するチップは、そのチップ上のかなりの面積を光導波路のルーティングに充てる必要があり得る。さらに、光ディレイラインが導波路スパイラルのコンパクト性により抑制されるかも知れない。導波路スパイラルは、クロストーク低減のため、最小の導波路スペースを要求し得る。熱交換に関するスパイラル熱光学デバイスの効率も、光導波路スパイラルのコンパクト性により制限される。そのため、クロストークを増大させないよりコンパクトな導波路束を実現する方法が望まれている。

［関連出願との相互参照］
本願は、２０１３年８月１３日出願の米国仮出願第６１／８６５，４９９（発明の名称「Ｃｏｍｐａｃｔ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ａｒｒａｙｓ ａｎｄ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ｓｐｉｒａｌｓ」）の利益を主張し、２０１３年１１月１日出願の米国特許出願第１４／０７０，１０８（発明の名称「Ｃｏｍｐａｃｔ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ａｒｒａｙｓ ａｎｄ Ｏｐｔｉｃａｌ Ｗａｖｅｇｕｉｄｅ Ｓｐｉｒａｌｓ」）の利益を主張するものである。これらの出願は、その全体を再現したように、ここにその全体を参照援用する。

技術的な優位性は、一般的に、コンパクト光導波路アレイ及び光導波路スパイラルを説明する本開示の実施形態により実現される。

一実施形態では、光導波路を収容する装置が提供される。この例では、該装置は、基板レイヤと導波路束とを含む。導波路束は基板レイヤを横断して延在する複数の導波路を含む。導波路は互いに平行に走り、三つ以上の異なる幅を有する導波路を含む。

他の一実施形態では、光導波路を収容する他の装置が提供される。この例では、該装置は、基板レイヤと、該基板レイヤを渡り延在する連続的導波路構造とを含む。連続的導波路構造の幅は、連続的導波路構造の長さに渡り変化する。

ここで本発明及びその有利性を完全に理解してもらうため、添付した図面を参照しつつ以下に説明する。
導波路束を示す図である。 スパイラル導波路構造を示す図である。 熱光学デバイス上に実装した導波路スパイラルを示す図である。 アレイ導波路（ＡＷＧ）構造を含む導波路束を示す図である。 従来の導波路束を示す図である。 一組の平行導波路を示す図である。 平行導波路におけるクロストークを示すグラフである。 平行導波路におけるクロストークを示す他のグラフである。 一実施形態の導波路束を示す図である。 他の一実施形態の導波路束を示す図である。 さらに他の一実施形態の導波路束を示す図である。 一実施形態の導波路スパイラルを示す図である。 一実施形態の計算プラットフォームを示す図である。

本開示の実施形態の生産と使用を以下に詳しく説明する。しかし、言うまでもなく、本開示は幅広い様々な状況で実施できる多くの応用可能な発明概念を提供するものである。ここに説明する具体的な実施形態は、本発明を生産し使用する具体的な方法の単なる例示であり、請求項に係る発明の範囲を限定するものではない。

従来の導波路束は、一般的には同じ幅を有する導波路により構成されている。本開示の態様により、個々の導波路の幅を変えることにより、光導波路束におけるクロストークが低減する。より具体的には、幅が異なる導波路を用いることにより、光導波路間のクロストークの発生を削減し、それにより導波路を接近して配置できるようにし、チップ上の導波路密度を高くし、及び／又は導波路束が要するルーティングスペースを削減する。したがって、本開示の実施形態により、より柔軟かつコンパクトな導波路のルーティングが実現され、コイル状のまたは折り畳まれた導波路熱光学（ＴＯ）デバイスにおいて実装されたときに、電力効率を向上することができる。

導波路束は複数の導波路を含んでいても良い。図１は、複数の導波路１１１−１６１を含む導波路束１１０を有するチップ１００を示している。導波路束は、スパイラル構成で配置された一つの導波路を含んでいてもよい。図２は、スパイラル導波路構造２１０を有するチップ２００を示す図である。スパイラル導波路構造２１０は、開始点２９０から終了点２９７まで延在する一つの導波路２１０を含む。スパイラル導波路構造２１０は、８ミリメートル（ｍｍ）×８ｍｍの外寸を有するものとして図示したが、本開示の態様は、どんな寸法のスパイラル導波路にも適用できる。導波路束は、熱光学デバイスに実装してもよい。図３は、熱光学デバイス３００を構成するため抵抗ヒータ３１０と実装された導波路スパイラル３９５を示す。図示したように、抵抗ヒータ３１０は、導波路スパイラル３９５を覆うクラッドレイヤの上に配置されている。抵抗ヒータは、クラッドレイヤの上、０．５ミクロンから１００ミクロンの間に配置されてもよい。本開示の態様では、導波路の幅が変化し、これによりクロストークが低減し、熱光学デバイスの電力効率が向上する。

導波路束は、アレイ導波路（ＡＷＧ）構造として実装されてもよい。図４は、アレイ導波路（ＡＷＧ）４１５として実装された導波路束４１０を有するチップ４００を示す。図示したように、導波路束４１０は、入力導波路４１１、入力カップラー４１３、ＡＷＧ４１５、出力カップラー４１７及び複数の出力導波路４１９を含む。入力導波路４１１は入力カップラー４１３に結合し、ＡＷＧ４１５は入力カップラー４１３と出力カップラー４１７との間に延在し、出力カップラー４１７は出力導波路４１９に結合している。幾つかの実施形態では、入力カップラー４１３及び／又は出力カップラー４１７はスターカップラー構成を有しても良い。同じまたは異なる実施形態において、ＡＷＧ４１５は選択成長（ｓｅｌｅｃｔｉｖｅｌｙ ｇｒｏｗｎ）された導波路アレイであってもよい。

前述の通り、従来の導波路束は幅が同じ導波路を含む。図５は、従来の導波路束５１０を示し、一様な幅（Ｗｕ）を有する複数の導波路５１１−５１７を有する。

本開示の態様では、束中の個々の導波路の幅を変えることにより、光導波路束におけるクロストークを低減する。平行な導波路において生じるクロストークの大きさは、その導波路の相対的な幅により大きな影響を受ける。図６は、それぞれ第１の幅（幅１）と第２の幅（幅２）を有する一対の導波路６１１、６１２を有する平行導波路構造６１０を示す。図示したように、導波路６１１に入る信号は導波路６１２にクロストークを生じる。導波路６１２に生じるクロストークの大きさは、様々な要因に依存し、この要因には、導波路間ギャップ、導波路６１１、６１２の幅（例えば、幅１、幅２）の相対的差異、及び導波路６１１、６１２の長さが含まれる。図７に示すグラフ７００は、幅１と幅２が一様であるときに、信号が導波路６１１を伝搬するにつれて導波路６１２に生じるクロストークを示す。図８に示すグラフ８００は、導波路６１２の幅２が変化するにつれて導波路６１２に生じるクロストークを示す。この例では、幅１は０．５マイクロメートル（μｍ）で一定であり、幅２は０．５μｍから０．６μｍまで変化させ、導波路間ギャップは０．５μｍで一定であり、導波路６１１、６１２の長さは１００μｍで一定である。図示したように、幅２が幅１と同じ大きさに設定されたとき、約−１０デシベルのクロストークがある。しかし、クロストークの大きさは、幅２が０．５μｍから０．６μｍに増加するにつれて大幅に減少する。これらの計算は主にシリコン・オン・インシュレータ導波路に関するものである。この導波路の高さは約２２０ナノメートル（ｎｍ）である。しかし、これらの計算でモデル化した原理（例えば、導波路の幅間の相対的差異が大きくなるにつれ、生じるクロストークが小さくなること）は、シリカ・オン・シリコン、シリコン窒化物、ＩＩＩ−ＩＶ半導体など、その他の材料系にも適用可能である。クロストーク低減の最大値は、長さに依存してもよい。

幾つかの実施形態では、導波路束は交互の幅（ａｌｔｅｒｎａｔｉｎｇ ｗｉｄｔｈｓ）を有する導波路を含んでいてもよい。図９は、一実施形態による、交互の幅を有する導波路９１１−９１７を有する導波路束９１０を示す。図示したように、導波路９１１、９１３、９１５及び９１７は第１の幅（ｗ１）を有し、導波路９１２、９１４及び９１６は第２の幅（ｗ２）を有する。幾つかの実施形態では、導波路束は、繰り返しパターンで変化する三つ以上の異なる幅を有する導波路を含んでいてもよい。図１０は、一実施形態による、導波路１０１１−１０１６を有する導波路束１０１０を示す。図示したように、導波路１０１１と１０１４は第１の幅（ｗ１）を有し、導波路１０１２と１０１５は第２の幅（ｗ２）を有し、導波路１０１３と１０１６は第３の幅（ｗ３）を有する。他の実施形態では、導波路束は、非繰り返しパターンで変化する三つ以上の導波路幅を有してもよい。

幾つかの実施形態では、導波路束はランダムな幅を有する導波路を含んでいてもよい。図１１は、一実施形態による、ランダムな幅を有する導波路１１１１−１１１６を有する導波路束１１１０を示す。図示したように、導波路１１１１と１１１５は第１の幅（ｗ１）を有し、導波路１１１３は第２の幅（ｗ２）を有し、導波路１１１２と１１１６は第３の幅（ｗ３）を有し、導波路１１１４は第４の幅（ｗ４）を有する。実施形態の導波路束１１００はランダムパターンで分散する４つの幅を示しているが、他の実施形態では、ランダムパターンで分散する幅の数はいくつでもよい。例えば、一実施形態の導波路束中の各導波路は、どの２つの導波路も同じ幅ではないように、異なる幅を有していても良い。

また、本開示の態様は、導波路の長さにわたり徐々に（または逓増的に）変化する導波路の幅を有するスパイラル導波路構造も提供する。これにより、スパイラル導波路の後方反射及び／又は光リターンロス（ＯＲＬ）を低減できることがある。図１２は、幅が長さにわたり変化する導波路１２１１を有するスパイラル導波路１２１０を示す。図示したように、スパイラル導波路１２１０は異なる点において異なる幅（例えば、ｗ１，ｗ２，ｗ３，ｗ４，ｗ５など）を有する。幾つかの例では、導波路１２１０の幅はその長さにわたり常に（例えば、１つの絶対レートで）変化する。他の例では、スパイラル導波路１２１０の幅は、スパイラル導波路１２１０の長さにわたり変化する動的レートで変化する。さらに他の例では、スパイラル導波路１２１０の幅は段階的に変化する。例えば、スパイラル導波路１２１０の異なるリンクは異なる幅を有しても良い。他の一例として、スパイラル導波路１２１０の異なるリンクは異なるレートで変化する幅を有しても良い。

本開示の態様では、導波路束中の導波路の幅は変化し、クロストーク及び／又は導波路スペーシングを低減する。幾つかの実施形態では、一連の幅が導波路束で用いられ、クロストーク及び／又は導波路間スペーシングを低減する。本開示の態様では、コイル状またはスパイラル状の導波路構造において、漸進的／可変的導波路幅も用いられる。これにより、隣接する「リンク」が異なる幅を有し得る。これによりコイル状及び／又はスパイラル状の導波路構造におけるクロストークが低減でき、及び／又はコイル状またはスパイラル状の導波路構造のフットプリントが低減できる。また、熱光学デバイスに実装されたコイル状／スパイラル状導波路構造において漸進的／可変の導波路幅を用いることにより、これらのデバイスの熱拡散を増大できる。

隣接する導波路のクロストークは、異なる幅を選択することにより低減できる。実施形態の導波路束は、２つの幅の間で交替してもよいし、一連の異なる幅が繰り返してもよい。実施形態の導波路束は、非反復的な一連の異なる幅を含んでいてもよいし、ある範囲内の一連のランダムな幅を含んでいてもよい。実施形態の導波路スパイラルは、スパイラルに沿った漸進的導波路幅を含むことができ、後方反射及び／又は光リターンロス（ＯＲＬ）を低減できる。本開示の実施形態では、コイル状導波路熱光学位相シフタなどのコイル状導波路に基づくデバイスの電力効率が向上する。本開示の態様により、よりコンパクトなコイル状導波路が実現できる。

図１３は、ここに説明するデバイスと方法を実装するのに用いることができる処理システムを示すブロック図である。デバイスによっては、図示したすべてのコンポーネントを利用してもよいし、コンポーネントの一部のみを利用してもよく、集積レベルはデバイスごとに変わっても良い。さらに、デバイスは、例えば、複数の処理ユニット、プロセッサ、メモリ、送信器、受信器などのコンポーネントの複数のインスタンスを含んでいてもよい。処理システムは、スピーカ、マイクロフォン、マウス、タッチスクリーン、キーパッド、キーボード、プリンタ、ディスプレイなどの一以上の入出力デバイスを備えた処理ユニットを含んでいてもよい。処理ユニットは、バスに接続された中央処理ユニット（ＣＰＵ）、メモリ、マスストレージデバイス、ビデオアダプタ、及びＩ／Ｏインタフェースを含んでいてもよい。

バスは、メモリバスまたはメモリコントローラ、ペリフェラルバス、ビデオバスなどを含む任意のタイプのバスアーキテクチャであってもよい。ＣＰＵは任意のタイプの電子データプロセッサを含んでいてもよい。メモリは、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、リードオンリメモリ（ＲＯＭ）、これらの組み合わせなどの、任意のタイプのシステムメモリを含み得る。一実施形態では、メモリは、ブートアップ時に用いるＲＯＭ、プログラム実行中に用いるプログラムとデータストレージ用のＤＲＡＭを含み得る。

マスストレージデバイスは、データ、プログラム及びその他の情報を記憶するように構成され、そのデータ、プログラム及びその他の情報を、バスを介してアクセス可能にするように構成された任意のタイプのストレージデバイスを含み得る。マスストレージデバイスは、例えば、一以上のソリッドステートドライブ、ハードディスクドライブ、磁気ディスクドライブ、光ディスクドライブなどを含み得る。

ビデオアダプタ及びＩ／Ｏインタフェースは、処理ユニットに外部の入出力デバイスを結合するインタフェースを提供する。図示したように、入出力デバイスは、ビデオアダプタに結合されたディスプレイと、Ｉ／Ｏインタフェースに結合されたマウス／キーボード／プリンタとを含む。他のデバイスは処理ユニットに結合されてもよく、より多いまたは少ないインタフェースカードを用いてもよい。例えば、ユニバーサルシリアルバス（ＵＳＢ）などのシリアルインタフェース（図示せず）を用いてプリンタへのインタフェースを提供してもよい。

また、処理ユニットは、一以上のネットワークインタフェースを含み、このネットワークインタフェースは、イーサネットケーブルなどの有線リンク、及び／又は無線リンクを含んでもよく、ノードまたは異なるネットワークにアクセスしても良い。ネットワークインタフェースにより、処理ユニットはネットワークを介してリモートユニットと通信できる。例えば、ネットワークインタフェースは、一以上の送信器／送信アンテナ及び一以上の受信器／受信アンテナを介して無線通信を提供できる。一実施形態では、処理ユニットは、データ処理、及びリモートデバイス（他の処理ユニット、インターネット、リモートストレージファシリティなど）との通信をするため、ローカルエリアネットワークやワイドエリアネットワークに結合されている。

本発明を例示の実施形態を参照して説明したが、この説明は限定を意図したものではない。例示の実施形態のさまざまな修正や組み合わせ、及び本発明のその他の実施形態は、当業者にはこの説明を参照すれば明らかになるだろう。それゆえ、添付した特許請求の範囲はかかる修正や実施形態を含むことを意図したものである。

Claims (20)

1. サブストレートレイヤと、
   前記サブストレートレイヤにわたり延在する複数の導波路を含む導波路束であって、前記複数の導波路は互いに平行であり、３以上の異なる幅を有する、導波路束と
   を有する装置。
2. 前記複数の導波路は少なくとも第１の導波路、第２の導波路、及び第３の導波路を含み、前記第１の導波路、第２の導波路、及び第３の導波路はそれぞれ異なる幅を有する、
   請求項１に記載の装置。
3. 前記複数の導波路は３つ以上の交互の幅を有する、請求項１に記載の装置。
4. 前記複数の導波路は、第１の幅を有する第１のセットの導波路、第２の幅を有する第２のセットの導波路、及び第３の幅を有する第３のセットの導波路を含む、請求項３に記載の装置。
5. 前記第２のセットの導波路のうちの各導波路は、前記第１のセットの導波路のうちの対応する導波路と、前記第２のセットの導波路のうちの対応する導波路との間に位置する、
   請求項４に記載の装置。
6. 前記複数の導波路はランダムな幅を有する導波路を含む、請求項１に記載の装置。
7. 前記導波路束は、前記導波路束のうちの他のどの導波路とも同じでない均一な幅を有する少なくとも１つの導波路を含む、請求項６に記載の装置。
8. 前記導波路束のうちの各導波路は、前記導波路束のうちの他のどの導波路とも同じでない均一な幅を有する、請求項６に記載の装置。
9. 前記複数の導波路は、
   第１の幅を有する第１の導波路と、
   前記第１の幅とは異なる第２の幅を有する第２の導波路と、
   前記第１の幅及び第２の幅の両方と異なる第３の幅を有する第３の導波路とを含む、
   請求項１に記載の装置。
10. 前記第２の導波路は、前記第１の導波路と前記第２の導波路との間に位置する、
    請求項９に記載の装置。
11. 第１のギャップが前記第１の導波路と前記第２の導波路とを隔て、第２のギャップが前記第２の導波路が前記第２の導波路と前記第３の導波路とを隔てる、請求項１０に記載の装置。
12. 前記第１のギャップは前記第２のギャップと同じ幅である、請求項１１に記載の装置。
13. 前記第１のギャップは前記第２のギャップと異なる幅を有する、請求項１１に記載の装置。
14. サブストレートレイヤと、
    前記サブストレートレイヤにわたり延在する連続的導波路構造であって、前記連続的導波路構造の幅は前記連続的導波路構造の長さにわたり変化する、連続的導波路構造と
    を有する装置。
15. 前記連続的導波路構造の幅は、前記連続的導波路構造の長さにわたり漸進的に変化する、
    請求項１４に記載の装置。
16. 前記連続的導波路構造の幅は、前記連続的導波路構造の長さ全体にわたり１つの絶対レートで変化する、請求項１５に記載の装置。
17. 前記連続的導波路構造の幅は動的レートで変化し、前記動的レートは前記連続的導波路構造の長さにわたり変化する、請求項１５に記載の装置。
18. 前記連続的導波路構造の幅は複数の連続した長さを有し、前記複数の連続リンクのうちの少なくとも一部のリンクは異なる幅を有する、請求項１４に記載の装置。
19. 前記連続的導波路構造は少なくとも第１のリンクと第２のリンクとを有し、前記連続的導波路構造の前記第１のリンクは第１の均一の幅を有し、前記連続的導波路構造の前記第２のリンクは前記第１の均一の幅と異なる第２の均一の幅を有する、請求項１８に記載の装置。
20. 前記連続的導波路構造は少なくとも第１のリンクと第２のリンクとを有し、前記連続的導波路構造の幅は前記第１のリンクにおいて、前記第２のリンクにおいてとは異なるレートで変化する、請求項１８に記載の装置。
    
    
    

Images