JP2016520986A5

JP2016520986A5 -

Info

Publication number: JP2016520986A5
Application number: JP2015557036A
Authority: JP
Filing date: 2014-02-05
Publication date: 2017-03-09

Claims

弾性基板と、
前記弾性基板によって支持された伸縮性金属又は半導体デバイス構成要素と
を具備する電子回路であって、
前記伸縮性金属又は半導体デバイス構成要素が、１次単位セル形状をそれぞれが有する複数の導電性素子を備え、前記導電性素子が、複数の空間周波数によって特徴付けられた全体的な２次元空間幾何形状をもたらす２次形状を有する配列として接続されており、
前記２次元空間幾何形状が、前記１次単位セル形状に対応する第１の長さスケールを有する第１の空間周波数と、前記２次形状に対応する第２の長さスケールを有する第２の空間周波数とによって特徴付けられ、
前記第１の空間周波数の前記第１の長さスケールが、１００ｎｍ〜１ｍｍの範囲から選択され、前記第２の空間周波数の前記第２の長さスケールが、１ミクロン〜１０ｍｍの範囲から選択され、
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、１つ又は複数の平面内又は平面外の次元に沿って弾性歪みに順応することを可能にし、それによって前記電子回路の伸縮性がもたらされる、電子回路。
前記２次元空間幾何形状により、前記伸縮性金属又は半導体デバイス構成要素が弾性変形を受けることが可能になる、請求項１に記載の電子回路。
前記２次元空間幾何形状により、前記伸縮性金属又は半導体デバイス構成要素が、２軸変形、半径方向の変形、又は両方を受けることが可能になる、請求項１又は２に記載の電子回路。
前記２次元空間幾何形状により、前記伸縮性金属又は半導体デバイス構成要素が、平面内変形、平面外変形、又は両方を受けることが可能になる、請求項１〜３のいずれか一項に記載の電子回路。
前記第１の空間周波数の前記第１の長さスケールが、前記第２の空間周波数の前記第２の長さスケールのせいぜい２分の１である、請求項１に記載の電子回路。
前記第１の空間周波数の前記第１の長さスケールが、前記第２の空間周波数の前記第２の長さスケールの２分の１〜１０分の１である、請求項１に記載の電子回路。
前記２次元空間幾何形状が、３つ以上の空間周波数によって特徴付けられる、請求項１〜６のいずれか一項に記載の電子回路。
導電性素子の前記配列が、前記２次形状を備える前記導電性素子の繰返し系列を備えた３次形状によってさらに特徴付けられる、請求項７に記載の電子回路。
前記２次元空間幾何形状が、２〜５つの空間周波数によって特徴付けられる、請求項１〜８のいずれか一項に記載の電子回路。
前記２次元空間幾何形状が、反復２次元幾何形状である、請求項１〜９のいずれか一項に記載の電子回路。
導電性素子の前記配列が、直列構成又は分岐構成を有する、請求項１〜１０のいずれか一項に記載の電子回路。
前記２次元空間幾何形状が、決定的２次元形状又はランダム２次元形状を有する、請求項１〜１１のいずれか一項に記載の電子回路。
前記２次元空間幾何形状が、ばね内蔵ばね幾何形状を有し、前記ばね内蔵ばね幾何形状が、前記２次形状を有する１つ又は複数の２次ばね構造が形成されるように接続された前記１次単位セル形状をそれぞれ独立して有する一連の１次ばね構造を備える、請求項１に記載の電子回路。
前記１次ばね構造、前記２次ばね構造、又は両方が、圧縮ばね構造又はコイルばね構造を備える、請求項１３に記載の電子回路。
前記２次元空間幾何形状が、自己相似２次元幾何形状である、請求項１〜１４のいずれか一項に記載の電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状に類似するが異なる長さスケールを有する前記２次形状によって特徴付けられる、請求項１５に記載の電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状の長さスケールよりも少なくとも２倍大きい前記２次元形状の長さスケールによって特徴付けられる、請求項１５に記載の電子回路。
前記２次形状の長さスケールが、前記１次単位セル形状の長さスケールよりも、２〜２０倍の範囲から選択された倍率で大きい、請求項１５に記載の電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状に対応する第１の長さスケールを有する第１の空間周波数、前記２次形状に対応する第２の長さスケールを有する第２の空間周波数、及び３次形状に対応する第３の長さスケールを有する第３の空間周波数によって特徴付けられる、請求項１５に記載の電子回路。
前記３次形状が、前記１次単位セル形状及び前記２次形状に類似するが異なる長さスケールを有する、請求項１９に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、第１のデバイス構成要素と第２のデバイス構成要素との間、又は前記電子回路の作用領域上に２０％以上の充填率を与える、請求項１〜２０のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、第１のデバイス構成要素と第２のデバイス構成要素との間、又は前記電子回路の作用領域上に２０％〜９０％の範囲から選択された充填率を与える、請求項１〜２１のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、連続構造を備える、請求項１〜２２のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、単一の一体構造を備える、請求項１〜２３のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、１つ又は複数の薄膜構造を備える、請求項１〜２４のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、
ｉ．前記弾性基板によって少なくとも部分的に支持された自立構造、
ｉｉ．前記弾性基板に少なくとも部分的に接続された繋留構造、
ｉｉｉ．前記弾性基板に少なくとも部分的に結合された結合構造、
ｉｖ．前記弾性基板に、又は前記基板によって支持された埋込み層に、少なくとも部分的に埋め込まれた埋込み構造、又は、
ｖ．収容構造内にあり収容流体又は収容固体に物理接触している構造
である、請求項１〜２５のいずれか一項に記載の電子回路。
前記導電性素子のそれぞれが独立して、１０ｎｍ〜１ｍｍの範囲から選択された厚さを有する、請求項１〜２６のいずれか一項に記載の電子回路。
前記導電性素子のそれぞれが独立して、１ミクロン以下の厚さを有する、請求項１〜２７のいずれか一項に記載の電子回路。
前記導電性素子の各単位セル形状が、独立して、１００ｎｍ〜１０ｍｍの範囲から選択された横寸法によって特徴付けられる、請求項１〜２８のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、０．１μｍ〜１００ｃｍの範囲から選択された経路長によって特徴付けられる、請求項１〜２９のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、０．１μｍ〜１００ｃｍの範囲から選択された直線距離により分離された２つの接続点の間に電気接続を設ける、請求項１〜３０のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、第１の接続点と第２の接続点との間に電気接続を設け、前記第１の接続点と前記第２の接続点との間の最短直線距離よりも少なくとも２倍長い、前記第１の接続点と前記第２の接続点との間を延びる経路長を独立して有する、請求項１〜３１のいずれか一項に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、第１の接続点と第２の接続点との間に電気接続を設け、前記第１の接続点と前記第２の接続点との間の最短直線距離よりも２〜６倍長い、前記第１の接続点と前記第２の接続点との間を延びる経路長を独立して有する、請求項１〜３２のいずれか一項に記載の電子回路。
前記導電性素子が、ワイヤ、リボン、又はナノ膜を含む、請求項１〜３３のいずれか一項に記載の電子回路。
前記導電性素子が、金属、合金、単結晶無機半導体、又は非晶質無機半導体を独立して含む、請求項１〜３４のいずれか一項に記載の電子回路。
前記導電性素子の前記１次単位セル形状が、ばね、折畳み、ループ、メッシュ、又はこれらの任意の組合せを含む、請求項１〜３５のいずれか一項に記載の電子回路。
前記１次単位セル形状が、対向するセグメント、隣接するセグメント、又は対向するセグメントと隣接するセグメントとの組合せからなる群から選択された、複数の空間的にオフセットされた形体を含む、請求項１〜３６のいずれか一項に記載の電子回路。
前記１次単位セル形状の前記空間的にオフセットされた形体が、複数の凸状セグメント、凹状セグメント、円形セグメント、楕円形セグメント、三角形セグメント、長方形セグメント、正方形セグメント、又はこれらの任意の組合せを含む、請求項３７に記載の電子回路。
前記単位セル形状の前記凸状セグメント、凹状セグメント、円形セグメント、楕円形セグメント、三角形セグメント、長方形セグメント、又は正方形セグメントが、１つ又は複数の直線セグメントによって分離されている、請求項３８に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、電極又は電極アレイを備える、請求項１〜３９のいずれか一項に記載の電子回路。
前記電極又は前記電極アレイが、センサ、アクチュエータ、又は無線周波数デバイスの構成要素である、請求項４０に記載の電子回路。
前記電極又は前記電極アレイが、前記電子回路の作用領域上に、２５％〜９０％の範囲から選択された充填率をもたらす、請求項４０に記載の電子回路。
前記伸縮性金属又は半導体デバイス構成要素が、１つ又は複数の電気相互接続を備える、請求項１〜４２のいずれか一項に記載の電子回路。
１つ又は複数の剛性島構造をさらに備え、前記１つ又は複数の電気相互接続の少なくとも一部が、前記１つ又は複数の剛性島構造に電気接触している、請求項４３に記載の電子回路。
前記剛性島構造のそれぞれに電気接触している複数の前記伸縮性金属又は半導体デバイス構成要素をさらに備える、請求項４４に記載の電子回路。
前記弾性基板が、０．２５μｍ〜１０，０００μｍの範囲から選択された平均厚さを有する、請求項１〜４５のいずれか一項に記載の電子回路。
前記弾性基板が、１０００μｍ以下の平均厚さを有する、請求項１〜４６のいずれか一項に記載の電子回路。
前記弾性基板が、予歪状態の弾性基板である、請求項１〜４７のいずれか一項に記載の電子回路。
前記弾性基板が、０．５ＫＰａから１００ＧＰａの範囲から選択されたヤング率を有する、請求項１〜４８のいずれか一項に記載の電子回路。
前記弾性基板が、０．１×１０^４ＧＰａμｍ^４〜１×１０^９ＧＰａμｍ^４の範囲から選択された正味の曲げ剛性を有する、請求項１〜４９のいずれか一項に記載の電子回路。
前記弾性基板が、ポリマー、無機ポリマー、有機ポリマー、プラスチック、エラストマー、バイオポリマー、熱硬化性樹脂、ラバーシルク、及びこれらの任意の組合せからなる群から選択された材料を含む、請求項１〜５０のいずれか一項に記載の電子回路。
前記弾性基板によって支持された複数の伸縮性金属又は半導体デバイス構成要素を具備する電極アレイであって、前記伸縮性金属又は半導体デバイス構成要素のそれぞれが、独立して、１次単位セル形状をそれぞれ有する複数の導電性素子を備え、各伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、独立して、複数の空間周波数によって特徴付けられた全体的な２次元空間幾何形状をもたらす２次形状を有する配列として接続され、
前記複数の伸縮性金属又は半導体デバイス構成要素が、前記電極アレイの作用領域に関して５０％以上の充填率をもたらし、前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、１つ又は複数の平面内又は平面外の次元に沿って弾性歪みに順応することを可能にし、それによって前記電極アレイの伸縮性がもたらされる、電極アレイ。
弾性基板によって支持された複数の剛性島構造と、
前記剛性島構造の少なくとも一部分に電気的に相互接続された複数の伸縮性金属又は半導体デバイス構成要素と
を具備する伸縮性電子デバイスであって、
前記剛性島構造のそれぞれが、独立して、無機半導体デバイス又はデバイス構成要素を備え、
前記伸縮性金属又は半導体デバイス構成要素のそれぞれが、独立して、１次単位セル形状をそれぞれ有する複数の導電性素子を備え、各伸縮性金属又は半導体デバイス構成要素の前記導電性素子が、独立して、複数の空間周波数によって特徴付けられた全体的な２次元空間幾何形状をもたらす２次形状を有する配列として接続され、
前記２次元空間幾何形状が、前記１次単位セル形状に対応する第１の長さスケールを有する第１の空間周波数と、前記２次形状に対応する第２の長さスケールを有する第２の空間周波数とによって特徴付けられ、
前記第１の空間周波数の前記第１の長さスケールが、１００ｎｍ〜１ｍｍの範囲から選択され、前記第２の空間周波数の前記第２の長さスケールが、１ミクロン〜１０ｍｍの範囲から選択され、
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、１つ又は複数の平面内又は平面外の次元に沿って弾性歪みに順応することを可能にし、それによって前記伸縮性電子デバイスの伸縮性がもたらされる、伸縮性電子デバイス。
弾性基板と、
前記弾性基板によって支持された伸縮性金属又は半導体デバイス構成要素と
を具備する電子回路であって、
前記伸縮性金属又は半導体デバイス構成要素が、１次単位セル形状をそれぞれが有する複数の導電性素子を備え、前記導電性素子が、複数の空間周波数によって特徴付けられた全体的な２次元空間幾何形状をもたらす２次形状を有する配列として接続されており、
前記２次元空間幾何形状が、自己相似２次元幾何形状であり、
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、１つ又は複数の平面内又は平面外の次元に沿って弾性歪みに順応することを可能にし、それによって前記電子回路の伸縮性がもたらされる、電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状に類似するが異なる長さスケールを有する前記２次形状によって特徴付けられる、請求項５４に記載の電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状の長さスケールよりも少なくとも２倍大きい前記２次元形状の長さスケールによって特徴付けられる、請求項５４に記載の電子回路。
前記２次形状の長さスケールが、前記１次単位セル形状の長さスケールよりも、２〜２０倍の範囲から選択された倍率で大きい、請求項５４に記載の電子回路。
前記自己相似２次元幾何形状が、前記１次単位セル形状に対応する第１の長さスケールを有する第１の空間周波数、前記２次形状に対応する第２の長さスケールを有する第２の空間周波数、及び３次形状に対応する第３の長さスケールを有する第３の空間周波数によって特徴付けられる、請求項５４に記載の電子回路。
前記３次形状が、前記１次単位セル形状及び前記２次形状に類似するが異なる長さスケールを有する、請求項５８に記載の電子回路。
弾性基板と、
前記弾性基板によって支持された伸縮性金属又は半導体デバイス構成要素と
を具備する電子回路であって、
前記伸縮性金属又は半導体デバイス構成要素が、１次単位セル形状をそれぞれが有する複数の導電性素子を備え、前記導電性素子が、複数の空間周波数によって特徴付けられた全体的な２次元空間幾何形状をもたらす２次形状を有する配列として接続されており、
前記２次元空間幾何形状が、ばね内蔵ばね幾何形状を有し、前記ばね内蔵ばね幾何形状が、前記２次形状を有する１つ又は複数の２次ばね構造が形成されるように接続された前記１次単位セル形状をそれぞれ独立して有する一連の１次ばね構造を備え、
前記伸縮性金属又は半導体デバイス構成要素の前記２次元空間幾何形状が、１つ又は複数の平面内又は平面外の次元に沿って弾性歪みに順応することを可能にし、それによって前記電子回路の伸縮性がもたらされる、電子回路。
前記１次ばね構造、前記２次ばね構造、又は両方が、圧縮ばね構造又はコイルばね構造を備える、請求項６０に記載の電子回路。