JP2016517570A5

JP2016517570A5 -

Info

Publication number: JP2016517570A5
Application number: JP2016500908A
Authority: JP
Filing date: 2014-03-07
Publication date: 2017-03-09
Anticipated expiration: 2034-03-07

Description

[0094]本開示の前の記載は、当業者が本開示を製造または使用することを可能にするように提供される。本開示に対する様々な変更形態が、当業者には容易に明らかとなり、本明細書に規定の一般的な原理が、本開示の精神または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書に記載される例および設計に限定することを意図しておらず、本明細書に開示される、原理および新規の特徴と一致する最も広い範囲が与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ベクトルデータのマルチモードベクトル処理を行うように構成されたベクトル処理エンジン（ＶＰＥ）であって、
複数の入力データ経路の中のある入力データ経路中で、ベクトルアレイの幅の複数のベクトルデータ入力サンプルセットを与えるように構成された入力読取り段階と、
複数のベクトル処理ブロックを備える少なくとも１つのベクトル処理段階と、前記複数のベクトル処理ブロックの中の各ベクトル処理ブロックは、
前記複数の入力データ経路の中の少なくとも１つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも１つのベクトルデータ入力サンプルセットを受信し、
前記少なくとも１つのベクトル処理段階によって実行されるベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも１つのベクトルデータ入力サンプルセットを処理し、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、
前記複数のベクトル処理ブロックの各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信するように構成された出力処理段階と、を備えるＶＰＥ。
［Ｃ２］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に基づいて再構成されるように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ３］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される各ベクトル命令用に再構成されるように構成される、Ｃ２に記載のＶＰＥ。
［Ｃ４］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令の各クロック周期において再構成されるように構成される、Ｃ２に記載のＶＰＥ。
［Ｃ５］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、プログラム可能入力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能入力データ経路構成に基づいて前記複数の入力データ経路の中の前記少なくとも１つの入力データ経路から前記少なくとも１つのベクトルデータ入力サンプルセットを受信するように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ６］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、さらに、前記少なくとも１つのベクトル処理ブロック用のプログラム可能出力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、Ｃ５に記載のＶＰＥ。
［Ｃ７］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、さらに、前記少なくとも１つのベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるために、前記少なくとも１つのベクトルデータ入力サンプルセットを処理するように構成される、Ｃ６に記載のＶＰＥ。
［Ｃ８］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理ブロック用のプログラム可能出力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ９］
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるために、前記少なくとも１つのベクトルデータ入力サンプルセットを処理するように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１０］
前記少なくとも１つのベクトル処理ブロックは、少なくとも１つの乗算器ブロックおよび少なくとも１つの累算器ブロックのうちの少なくとも１つからなる、Ｃ１に記載のＶＰＥ。
［Ｃ１１］
前記少なくとも１つのベクトル処理段階は複数のベクトル処理段階からなる、Ｃ１に記載のＶＰＥ。
［Ｃ１２］
前記少なくとも１つのベクトル処理段階は、複数の乗算器ブロックからなる少なくとも１つの乗算ベクトル処理段階および複数の累算器ブロックからなる少なくとも１つの累算ベクトル処理段階からなり、
前記複数の乗算器ブロックの中の各乗算器ブロックは、
前記複数のベクトルデータ入力サンプルセットからの第１のベクトルデータ入力サンプルセットと第２のベクトルデータ入力サンプルセットとを、前記複数の入力データ経路の中の第１の入力データ経路および第２の入力データ経路から受信し、
前記少なくとも１つの第１のベクトル処理段階によって実行されるベクトル命令に従って、前記乗算器ブロック用のプログラム可能乗算データ経路構成に基づいて複数の乗算出力データ経路の中のある乗算出力データ経路中でベクトル乗算出力サンプルセットを与えるために、前記第１のベクトルデータ入力サンプルセットを前記第２のベクトルデータ入力サンプルセットに乗算するように構成され、
前記複数の累算器ブロックの中の各累算器ブロックは、
複数の乗算出力データ経路の中の第１の乗算出力データ経路および第２の乗算出力データ経路から、それぞれ、第１の乗算出力サンプルセットと第２の乗算出力サンプルセットとを受信し、
前記少なくとも１つの第２のベクトル処理段階によって実行されるベクトル命令に従って、前記累算器ブロック用のプログラム可能データ経路構成に基づいてベクトル累算結果サンプルセットを与えるために、前記第１の乗算出力サンプルセットを前記第２の乗算出力サンプルセットと累算し、
前記複数の複数の出力データ経路の中の前記出力データ経路中で前記ベクトル累算結果サンプルセットを与えるように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１３］
前記少なくとも１つのベクトル処理ブロックは、最小の１つのベクトル結果出力サンプルセットをベクトルレジスタに記憶するように構成されない、Ｃ１に記載のＶＰＥ。
［Ｃ１４］
各ベクトル処理ブロックは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて異なるビット幅の前記複数のベクトルデータ入力サンプルセットを処理するようにさらに構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１５］
各ベクトル処理ブロックは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて符号付きの少なくとも１つのベクトルデータ入力サンプルセットまたは符号なしの少なくとも１つのベクトルデータ入力サンプルセットを処理するようにさらに構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１６］
前記少なくとも１つのベクトル処理段階は、符号付きの演算命令からなる前記ベクトル命令を実行するように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１７］
前記少なくとも１つのベクトル処理段階は、符号なし演算命令からなる前記ベクトル命令を実行するように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ１８］
ベクトルデータのマルチモードベクトル処理を行うように構成されたベクトル処理エンジン（ＶＰＥ）であって、
複数の入力データ経路の中のある入力データ経路中で、ベクトルアレイの幅の複数のベクトルデータ入力サンプルセットを与えるように構成された入力読取り段階手段と、
複数のベクトル処理手段を備える少なくとも１つのベクトル処理段階手段と、前記複数のベクトル処理手段の中の各ベクトル処理手段は、
前記複数の入力データ経路の中の少なくとも１つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも１つのベクトルデータ入力サンプルセットを受信し、
前記少なくとも１つのベクトル処理段階手段によって実行されるベクトル命令に従って、前記ベクトル処理手段用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも１つのベクトルデータ入力サンプルセットを処理し、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、
前記複数のベクトル処理手段の各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信するように構成された出力処理段階手段と、を備えるＶＰＥ。
［Ｃ１９］
ベクトル処理エンジン（ＶＰＥ）中でベクトルデータを処理する方法であって、
入力処理段階中の複数の入力データ経路の中のある入力データ経路中で、ベクトルアレイの幅の複数のベクトルデータ入力サンプルセットを与えることと、
少なくとも１つのベクトル処理段階中の複数のベクトル処理ブロックにおいて、前記複数のベクトルデータ入力サンプルセットを処理することと、前記複数のベクトル処理ブロックの各々において、
前記複数の入力データ経路の中の少なくとも１つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも１つのベクトルデータ入力サンプルセットを受信することと、
前記少なくとも１つのベクトル処理段階によって実行されるベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも１つのベクトルデータ入力サンプルセットを処理することと、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えることと、を備える、
出力処理段階中の前記複数のベクトル処理ブロックの各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信することと、を備える方法。
［Ｃ２０］
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に基づいて、前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成を再構成することをさらに備える、Ｃ１９に記載の方法。
［Ｃ２１］
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能入力データ経路構成に基づいて前記複数の入力データ経路の中の前記少なくとも１つの入力データ経路から前記複数のベクトルデータ入力サンプルセットからの前記少なくとも１つのベクトルデータ入力サンプルセットを受信することと、
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能入力データ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるように前記少なくとも１つのベクトルデータ入力サンプルセットを処理することと、を備える、Ｃ１９に記載の方法。
［Ｃ２２］
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを受信することを備える、Ｃ１９に記載の方法。
［Ｃ２３］
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるように前記少なくとも１つのベクトルデータ入力サンプルセットを処理することを備える、Ｃ１９に記載の方法。
［Ｃ２４］
最小の１つのベクトル結果出力サンプルセットをベクトルレジスタに記憶しないことをさらに備える、Ｃ１９に記載の方法。
［Ｃ２５］
前記少なくとも１つのベクトルデータ入力サンプルセットを処理することは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて異なるビット幅の前記複数のベクトルデータ入力サンプルセットを処理することを備える、方法Ｃ１９。
［Ｃ２６］
前記少なくとも１つのベクトルデータ入力サンプルセットを処理することは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて符号付きの少なくとも１つのベクトルデータ入力サンプルセットまたは符号なしの少なくとも１つのベクトルデータ入力サンプルセットを処理することを備える、Ｃ１９に記載の方法。
［Ｃ２７］
前記入力処理段階における前記複数の入力データ経路の中の前記入力データ経路中で、第２の幅の前記ベクトルアレイの第２の複数のベクトルデータ入力サンプルセットを与えることと、
前記少なくとも１つのベクトル処理段階中の前記複数のベクトル処理ブロックにおいて前記第２の複数のベクトルデータ入力サンプルセットを処理することと、前記複数のベクトル処理ブロックの各々において、
前記複数の入力データ経路の中の前記第２の少なくとも１つの入力データ経路から、前記第２の複数のベクトルデータ入力サンプルセットからの少なくとも１つのベクトルデータ入力サンプルセットを受信することと、
前記少なくとも１つのベクトル処理段階によって実行される第２のベクトル命令に従って、前記ベクトル処理ブロック用の第２のプログラム可能データ経路構成に基づいて第２の少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記第２の少なくとも１つのベクトルデータ入力サンプルセットを処理することと、
前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記第２の少なくとも１つのベクトル結果出力サンプルセットを与えることと、を備え、
前記出力処理段階中の前記複数のベクトル処理ブロックの各々から前記第２の少なくとも１つのベクトル結果出力サンプルセットを受信することと、をさらに備える、Ｃ１９に記載の方法。
［Ｃ２８］
前記第１の幅とは異なる前記第２の幅の前記ベクトルアレイの前記第２の複数のベクトルデータ入力サンプルセットを、前記入力処理段階における前記複数の入力データ経路の中の前記入力データ経路中で与えることを備える、Ｃ２７に記載の方法。
［Ｃ２９］
前記複数のベクトル処理ブロック中で前記複数のベクトルデータ入力サンプルセットを処理することは、前記複数の乗算器ブロック中で前記複数のベクトルデータ入力サンプルセットを処理することを備え、
前記複数のベクトル処理ブロック中で前記第２の複数のベクトルデータ入力サンプルセットを処理することは、前記複数の累算器ブロック中で前記第２の複数のベクトルデータ入力サンプルセットを処理することを備える、Ｃ２７に記載の方法。
［Ｃ３０］
前記複数の乗算器ブロックでの前記複数のベクトルデータ入力サンプルセットの処理は、前記複数の累算器ブロック中で前記第２の複数のベクトルデータ入力サンプルセットを処理することを備える、前記複数のベクトル処理ブロックでの前記第２の複数のベクトルデータ入力サンプルセットの前記処理と同時に起こる、Ｃ２９に記載の方法。

Claims

ベクトルデータのマルチモードベクトル処理を行うように構成されたベクトル処理エンジン（ＶＰＥ）であって、
複数の入力データ経路中で、複数のベクトルデータ入力サンプルセットを与えるように構成された入力読取り段階と、
複数のベクトル処理ブロックを備える少なくとも１つのベクトル処理段階と、前記複数のベクトル処理ブロックの中の各ベクトル処理ブロックは、
前記複数の入力データ経路の中の少なくとも２つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも２つのベクトルデータ入力サンプルセットを受信し、
前記少なくとも１つのベクトル処理段階によって実行されるベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも２つのベクトルデータ入力サンプルセットを処理し、ここにおいて、前記ベクトル処理ブロックは複数の乗算器を備え、前記ベクトル処理ブロックによる前記処理は、第１の構成における前記複数の乗算器を使用して前記少なくとも２つのベクトルデータ入力サンプルセットに対して第１の乗算演算を実施することを備え、前記プログラム可能データ経路構成は、第２の乗算演算を実施するために前記複数の乗算器を第２の構成に再構成するように再構成されるように構成され、前記第１の乗算演算と前記第２の乗算演算は、異なるビット長の乗算演算である、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、
前記複数のベクトル処理ブロックの各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信するように構成された出力処理段階と、を備えるＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される各ベクトル命令用に再構成されるように構成される、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令の各クロック周期において再構成されるように構成される、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、プログラム可能入力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能入力データ経路構成に基づいて前記複数の入力データ経路の中の前記少なくとも２つの入力データ経路から前記少なくとも２つのベクトルデータ入力サンプルセットを受信するように構成される、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、さらに、前記少なくとも１つのベクトル処理ブロック用のプログラム可能出力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、請求項４に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、さらに、前記少なくとも１つのベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるために、前記少なくとも２つのベクトルデータ入力サンプルセットを処理するように構成される、請求項５に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理ブロック用のプログラム可能出力データ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成からなり、
前記複数のベクトル処理ブロックの各々は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるために、前記少なくとも２つのベクトルデータ入力サンプルセットを処理するように構成される、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理ブロックは、少なくとも１つの乗算器ブロックおよび少なくとも１つの累算器ブロックのうちの少なくとも１つからなる、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理段階は複数のベクトル処理段階からなる、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理段階は、複数の乗算器ブロックからなる少なくとも１つの乗算ベクトル処理段階および複数の累算器ブロックからなる少なくとも１つの累算ベクトル処理段階からなり、
前記複数の乗算器ブロックの中の各乗算器ブロックは、
前記複数のベクトルデータ入力サンプルセットからの第１のベクトルデータ入力サンプルセットと第２のベクトルデータ入力サンプルセットとを、前記複数の入力データ経路の中の第１の入力データ経路および第２の入力データ経路から受信し、
前記少なくとも１つの第１のベクトル処理段階によって実行されるベクトル命令に従って、前記乗算器ブロック用のプログラム可能乗算データ経路構成に基づいて複数の乗算出力データ経路の中のある乗算出力データ経路中でベクトル乗算出力サンプルセットを与えるために、前記第１のベクトルデータ入力サンプルセットを前記第２のベクトルデータ入力サンプルセットに乗算するように構成され、
前記複数の累算器ブロックの中の各累算器ブロックは、
複数の乗算出力データ経路の中の第１の乗算出力データ経路および第２の乗算出力データ経路から、それぞれ、第１の乗算出力サンプルセットと第２の乗算出力サンプルセットとを受信し、
前記少なくとも１つの第２のベクトル処理段階によって実行されるベクトル命令に従って、前記累算器ブロック用のプログラム可能データ経路構成に基づいてベクトル累算結果サンプルセットを与えるために、前記第１の乗算出力サンプルセットを前記第２の乗算出力サンプルセットと累算し、
前記複数の複数の出力データ経路の中の前記出力データ経路中で前記ベクトル累算結果サンプルセットを与えるように構成される、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理ブロックは、最小の１つのベクトル結果出力サンプルセットをベクトルレジスタに記憶するように構成されない、請求項１に記載のＶＰＥ。
各ベクトル処理ブロックは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて異なるビット幅の前記複数のベクトルデータ入力サンプルセットを処理するようにさらに構成される、請求項１に記載のＶＰＥ。
各ベクトル処理ブロックは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて符号付きの少なくとも１つのベクトルデータ入力サンプルセットまたは符号なしの少なくとも１つのベクトルデータ入力サンプルセットを処理するようにさらに構成される、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理段階は、符号付きの演算命令からなる前記ベクトル命令を実行するように構成される、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトル処理段階は、符号なし演算命令からなる前記ベクトル命令を実行するように構成される、請求項１に記載のＶＰＥ。
ベクトルデータのマルチモードベクトル処理を行うように構成されたベクトル処理エンジン（ＶＰＥ）であって、
複数の入力データ経路中で、複数のベクトルデータ入力サンプルセットを与えるように構成された入力読取り段階手段と、
複数のベクトル処理手段を備える少なくとも１つのベクトル処理段階手段と、前記複数のベクトル処理手段の中の各ベクトル処理手段は、
前記複数の入力データ経路の中の少なくとも２つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも２つのベクトルデータ入力サンプルセットを受信し、
前記少なくとも１つのベクトル処理段階手段によって実行されるベクトル命令に従って、前記ベクトル処理手段用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも２つのベクトルデータ入力サンプルセットを処理し、ここにおいて、前記ベクトル処理手段は複数の乗算器を備え、前記ベクトル処理手段による前記処理は、第１の構成における前記複数の乗算器を使用して前記少なくとも２つのベクトルデータ入力サンプルセットに対して第１の乗算演算を実施することを備え、前記プログラム可能データ経路構成は、第２の乗算演算を実施するために前記複数の乗算器を第２の構成に再構成するように再構成されるように構成され、前記第１の乗算演算と前記第２の乗算演算は、異なるビット長の乗算演算である、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えるように構成される、
前記複数のベクトル処理手段の各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信するように構成された出力処理手段と、を備えるＶＰＥ。
ベクトル処理エンジン（ＶＰＥ）中でベクトルデータを処理する方法であって、
入力処理段階中の複数の入力データ経路中で、複数のベクトルデータ入力サンプルセットを与えることと、
少なくとも１つのベクトル処理段階中の複数のベクトル処理ブロックにおいて、前記複数のベクトルデータ入力サンプルセットを処理することと、前記複数のベクトル処理ブロックの各々において、
前記複数の入力データ経路の中の少なくとも２つの入力データ経路から、前記複数のベクトルデータ入力サンプルセットからの少なくとも２つのベクトルデータ入力サンプルセットを受信することと、
前記少なくとも１つのベクトル処理段階によって実行されるベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能データ経路構成に基づいて少なくとも１つのベクトル結果出力サンプルセットを与えるように、前記少なくとも２つのベクトルデータ入力サンプルセットを処理することと、ここにおいて、前記ベクトル処理ブロックは複数の乗算器を備え、前記少なくとも２つのベクトルデータ入力サンプルセットを処理することは、第１の構成における前記複数の乗算器を使用して前記少なくとも２つのベクトルデータ入力サンプルセットに対して第１の乗算演算を実施することを備える、
複数の出力データ経路の中の少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを与えることと、を備える、
出力処理段階中の前記複数のベクトル処理ブロックの各々から前記少なくとも１つのベクトル結果出力サンプルセットを受信することと、
第２の乗算演算を実施するために前記ベクトル処理ブロックの前記複数の乗算器を第２の構成に再構成するように前記複数の処理ブロックの各々用の前記プログラム可能データ経路構成を再構成することと、ここにおいて、前記第１の乗算演算と前記第２の乗算演算は、異なるビット長の乗算演算である、
を備える方法。
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記プログラム可能入力データ経路構成に基づいて前記複数の入力データ経路の中の前記少なくとも２つの入力データ経路から前記複数のベクトルデータ入力サンプルセットからの前記少なくとも２つのベクトルデータ入力サンプルセットを受信することと、
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能入力データ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるように前記少なくとも１つのベクトルデータ入力サンプルセットを処理することと、を備える、請求項１８に記載の方法。
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、プログラム可能出力データ経路構成に基づいて前記複数の出力データ経路の中の前記少なくとも１つの出力データ経路中で前記少なくとも１つのベクトル結果出力サンプルセットを受信することを備える、請求項１８に記載の方法。
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用のプログラム可能ベクトル処理ブロックデータ経路構成に基づいて前記少なくとも１つのベクトル結果出力サンプルセットを与えるように前記少なくとも２つのベクトルデータ入力サンプルセットを処理することを備える、請求項１８に記載の方法。
最小の１つのベクトル結果出力サンプルセットをベクトルレジスタに記憶しないことをさらに備える、請求項１８に記載の方法。
前記少なくとも２つのベクトルデータ入力サンプルセットを処理することは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて異なるビット幅の前記複数のベクトルデータ入力サンプルセットを処理することを備える、請求項１８に記載の方法。
前記少なくとも２つのベクトルデータ入力サンプルセットを処理することは、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記ベクトル処理ブロック用の前記プログラム可能データ経路構成に基づいて符号付きの少なくとも１つのベクトルデータ入力サンプルセットまたは符号なしの少なくとも１つのベクトルデータ入力サンプルセットを処理することを備える、請求項１８に記載の方法。
前記ベクトル処理ブロックの各々において前記少なくとも２つのベクトルデータ入力サンプルセットを処理することは、
前記少なくとも２つのデータ入力サンプルセットに対して実施された前記第１の乗算演算によって与えられた乗算サンプルセットを、以前に与えられた乗算サンプルセットに加算することをさらに備える、請求項１８に記載の方法。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、２つの８ビット×８ビット乗算器または１つの１６×１６ビット乗算器を形成するように前記複数の乗算器を構成するようにプログラムされる、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、１つの１６ビット×１６ビット乗算器または１つの２４ビット×８ビット乗算器を形成するように前記複数の乗算器を構成するようにプログラムされる、請求項１に記載のＶＰＥ。
前記複数のベクトル処理ブロックの各々は、前記複数の入力データ経路の中の前記入力データ経路のうちの少なくとも４つから、前記複数のベクトルデータ入力サンプルセットからの少なくとも４つのベクトルデータ入力サンプルセットを受信し、前記複数のベクトル処理ブロックの各々の前記複数の乗算器は、第１および第２の乗算器を備え、前記複数のベクトル処理ブロックの各々用の前記プログラム可能データ経路構成は、
前記第１の乗算器の第１の入力に前記少なくとも４つのベクトル入力サンプルセットのうちの第１のベクトル入力サンプルセットを入力し、
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記第１の乗算器の第２の入力に、前記少なくとも４つのベクトルデータ入力サンプルセットのうちの第２のベクトルデータ入力サンプルセット、または前記少なくとも４つのベクトルデータ入力サンプルセットのうちの第３のベクトルデータ入力サンプルセットを入力し、
前記第２の乗算器の第１の入力に前記少なくとも４つのベクトル入力サンプルセットのうちの第４のベクトル入力サンプルセットを入力し、
前記少なくとも１つのベクトル処理段階によって実行される前記ベクトル命令に従って、前記第２の乗算器の第２の入力に、前記少なくとも４つのベクトルデータ入力サンプルセットのうちの前記第２のベクトルデータ入力サンプルセット、または前記少なくとも４つのベクトルデータ入力サンプルセットのうちの前記第３のベクトルデータ入力サンプルセットを入力する、
ように構成される、請求項１に記載のＶＰＥ。