JP2016537726A5

JP2016537726A5 -

Info

Publication number: JP2016537726A5
Application number: JP2016531030A
Authority: JP
Filing date: 2014-11-14
Publication date: 2017-09-14
Anticipated expiration: 2034-11-14

Description

[00294]本開示の前の説明は、当業者が本開示を製作または使用することを可能にするために提供される。本開示に対する様々な修正は当業者には容易に明らかになり、本明細書で定義された一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用される場合がある。したがって、本開示は、本明細書に記載された例および設計に限定されるものではなく、本明細書で開示された原理および新規の特徴と一致する最も広い範囲が与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ベクトル処理動作を実行する少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージするように構成された、ベクトル処理エンジン（ＶＰＥ）であって、
ベクトル処理動作のための少なくとも１つの入力データフローパス内にフェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき少なくとも１つの出力データフローパスからの少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うように構成された、少なくとも１つのベクトルデータファイルと、
前記少なくとも１つの入力データフローパス上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上に、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成された、前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニットと、
前記結果として生じる出力ベクトルデータサンプルセットを受信することと、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルに記憶されることなく、少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセットをマージすることと、
前記少なくとも１つの出力データフローパス上に前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給することと
を行うように構成された、少なくとも１つのマージング回路と
を備える、ＶＰＥ。
［Ｃ２］
前記少なくとも１つのベクトルデータファイルは、
前記ベクトル処理動作のための前記少なくとも１つの入力データフローパス内に前記少なくとも１つのベクトルデータファイルの幅の前記入力ベクトルデータサンプルセットを供給することと、
記憶されるべき前記少なくとも１つの出力データフローパスからの前記少なくとも１つのベクトルデータファイルの前記幅の前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
［Ｃ３］
前記少なくとも１つのベクトルデータファイルは、
前記少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイル出力上に前記入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのベクトルデータファイル入力上で前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット入力上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット出力上に前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットをコードシーケンスベクトルデータサンプルセットと乗算することと
を行うように構成され、
前記少なくとも１つのマージング回路は、
前記少なくとも１つの実行ユニットから、前記少なくとも１つの入力データフローパス内の少なくとも１つのマージング回路入力上で前記結果として生じる出力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのマージング回路出力上に前記マージされた、結果として生じる出力ベクトルデータサンプルセットを供給することと
を行うようにさらに構成される、Ｃ１に記載のＶＰＥ。
［Ｃ４］
前記マージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセット内の少なくとも２つの、結果として生じる出力ベクトルデータサンプルをマージするように構成された少なくとも１つの加算器から構成される、
Ｃ１に記載のＶＰＥ。
［Ｃ５］
前記少なくとも１つの加算器は、加算器ツリー内に設けられた複数の加算器から構成され、前記複数の加算器の各々が、各々が異なるビット幅を有する複数の加算マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように構成される、
Ｃ４に記載のＶＰＥ。
［Ｃ６］
前記マージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、より大きいベクトルデータ値を有する、前記結果として生じる出力ベクトルデータサンプルセット内の２つの結果として生じる出力ベクトルデータサンプル間の結果として生じる出力ベクトルデータサンプルを最大マージするように構成された、少なくとも１つの最大ベクトルデータサンプル選択器から構成される、
Ｃ１に記載のＶＰＥ。
［Ｃ７］
前記少なくとも１つの最大ベクトルデータサンプル選択器は、各々が異なるビット幅を有する複数の最大マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように各々が構成された、複数の最大値データサンプル選択器から構成される、
Ｃ６に記載のＶＰＥ。
［Ｃ８］
前記マージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、より小さいベクトルデータ値を有する前記結果として生じる出力ベクトルデータサンプルセット内の２つの、結果として生じる出力ベクトルデータサンプル間の、結果として生じる出力ベクトルデータサンプルを最小マージするように構成された、少なくとも１つの最小ベクトルデータサンプル選択器から構成される、
Ｃ１に記載のＶＰＥ。
［Ｃ９］
前記少なくとも１つの最小ベクトルデータサンプル選択器は、各々が異なるビット幅を有する複数の最小マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように各々が構成された、複数の最小値データサンプル選択器から構成される、
Ｃ８に記載のＶＰＥ。
［Ｃ１０］
前記マージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットのうちの１つを選択するように構成されたマージ選択器をさらに備える、
Ｃ４に記載のＶＰＥ。
［Ｃ１１］
前記コードシーケンスベクトルデータサンプルセットが、少なくとも１つのＣＤＭＡチップコードシーケンスから構成される、
Ｃ１に記載のＶＰＥ。
［Ｃ１２］
前記少なくとも１つのマージング回路は、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージするために、プログラム可能なマージデータパス構成入力に基づいて再構成されるように構成可能である、
Ｃ１に記載のＶＰＥ。
［Ｃ１３］
前記少なくとも１つのマージング回路は、前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージするために、前記プログラム可能なマージデータパス構成入力に基づいて再構成されるようにさらに構成される、
Ｃ１２に記載のＶＰＥ。
［Ｃ１４］
前記少なくとも１つのマージング回路は、前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令上で、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージするために、前記プログラム可能なマージデータパス構成入力に基づいて再構成されるようにさらに構成される、
Ｃ１２に記載のＶＰＥ。
［Ｃ１５］
前記少なくとも１つのマージング回路は、複数のラッチをさらに備え、前記少なくとも１つのマージング回路は、前記複数のラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するようにさらに構成される、
Ｃ１に記載のＶＰＥ。
［Ｃ１６］
前記少なくとも１つのマージング回路は、前記複数のラッチの中の選択されたラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するようにさらに構成される、
Ｃ１５に記載のＶＰＥ。
［Ｃ１７］
前記少なくとも１つのマージング回路は、前記複数のラッチに対応する複数の選択器をさらに備え、前記少なくとも１つのマージング回路は、前記複数のラッチの中の前記選択されたラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するために、前記複数の選択器の中の選択器を制御するように構成される、
Ｃ１６に記載のＶＰＥ。
［Ｃ１８］
前記少なくとも１つのマージング回路は、前記少なくとも１つのベクトルデータファイルに記憶されるために、前記少なくとも１つの出力データフローパス内に前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給する前に、前記複数のラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するようにさらに構成される、
Ｃ１７に記載のＶＰＥ。
［Ｃ１９］
前記少なくとも１つの実行ユニットは、前記少なくとも１つの実行ユニットのためのプログラム可能な入力データフローパス構成に基づいて、前記入力ベクトルデータサンプルセットからの入力ベクトルデータサンプルの様々なビット幅を処理するように構成可能である、
Ｃ１に記載のＶＰＥ。
［Ｃ２０］
ベクトル処理動作を実行する少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージするように構成された、ベクトル処理エンジン（ＶＰＥ）であって、
ベクトル処理動作のための少なくとも１つの入力データフローパス手段内にフェッチされた入力ベクトルデータサンプルセットを供給するための手段と、
記憶されるべき少なくとも１つの出力データフローパス手段からの少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信するための手段と
を備える、少なくとも１つのベクトルデータファイル手段と、
前記少なくとも１つの入力データフローパス手段上で前記入力ベクトルデータサンプルセットを受信するための手段と、
前記少なくとも１つの入力データフローパス手段上に、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行するための実行手段と
を備える、前記少なくとも１つの入力データフローパス手段内に設けられた少なくとも１つの実行ユニット手段と、
前記結果として生じる出力ベクトルデータサンプルセットを受信するための手段と、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイル手段に記憶されることなく、少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセットを前記コードシーケンスベクトルデータサンプルセットとマージするためのマージング手段と、
前記少なくとも１つの出力データフローパス手段上に前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するための手段と
を備える、少なくとも１つのマージング回路手段と
を備える、ベクトル処理エンジン（ＶＰＥ）。
［Ｃ２１］
ベクトル処理動作を実行する少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージする方法であって、
少なくとも１つのベクトルデータファイルからベクトル処理動作のための少なくとも１つの入力データフローパス内にフェッチされた入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニット内の前記少なくとも１つの入力データフローパス上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス上に、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルに記憶されることなく、少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセットをマージすることと、
前記少なくとも１つのベクトルデータファイルに前記少なくとも１つの出力データフローパスからの前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶することと
を備える、方法。
［Ｃ２２］
前記結果として生じる出力ベクトルデータサンプルセットを前記マージすることは、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、少なくとも１つの加算器内で、前記結果として生じる出力ベクトルデータサンプルセット内のマージサンプルを加算することからさらに構成される、
Ｃ２１に記載の方法。
［Ｃ２３］
前記少なくとも１つの加算器は、加算器ツリー内に設けられた複数の加算器から構成され、前記複数の加算器の各々は、各々が異なるビット幅を有する複数のマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように構成される、
Ｃ２２に記載の方法。
［Ｃ２４］
前記少なくとも１つの出力データフローパス内に、前記少なくとも１つの結果として生じる出力ベクトルデータサンプルセットとして供給するために、前記複数の結果として生じる出力ベクトルデータサンプルセットのうちの１つを選択することをさらに備える、
Ｃ２３に記載の方法。
［Ｃ２５］
プログラム可能なマージデータパス構成入力を受信することと、
前記プログラム可能なマージデータパス構成入力に基づいて、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージすることと
をさらに備える、Ｃ２１に記載の方法。
［Ｃ２６］
前記少なくとも１つの実行ユニットによって実行されるべきＶＰＥのクロックサイクルごとに、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージすることをさらに備える、
Ｃ２５に記載の方法。
［Ｃ２７］
前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令のために、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージすることをさらに備える、
Ｃ２５に記載の方法。

Claims

ベクトル処理動作を実行する少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージするように構成された、ベクトル処理エンジン（ＶＰＥ）であって、
少なくとも１つのベクトルデータファイル、前記少なくとも１つのベクトルデータファイルは、
ベクトル処理動作のための少なくとも１つの入力データフローパス内に入力ベクトルデータサンプルセットを供給することと、
記憶されるべき少なくとも１つの出力データフローパスからの少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うように構成される、と、
前記少なくとも１つの入力データフローパス内に設けられた前記少なくとも１つの実行ユニット、前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上に、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、と、
少なくとも１つのマージング回路、前記少なくとも１つのマージング回路は、
前記結果として生じる出力ベクトルデータサンプルセットを受信することと、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルに記憶されることなく、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記受信された、結果として生じる出力ベクトルデータサンプルセット内の結果として生じる出力ベクトルデータサンプルをマージすること、ここにおいて、前記少なくとも１つのマージング回路は、前記結果として生じる出力ベクトルデータサンプルを加算すること、前記結果として生じる出力ベクトルデータサンプルの中の最大ベクトルデータサンプルを決定すること、または前記結果として生じる出力ベクトルデータサンプルの中の最小ベクトルデータサンプルを決定することによって前記結果として生じる出力ベクトルデータサンプルをマージするように構成される、と、
複数のラッチの中の選択された１つまたは複数のラッチに、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶することと、
前記少なくとも１つの出力データフローパス上に前記選択された１つまたは複数のラッチに記憶された前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給すること、
ここにおいて、前記少なくとも１つのマージング回路は、前記複数のラッチに対応する複数の並列な選択器をさらに備え、前記少なくとも１つのマージング回路は、前記複数のラッチの中の前記選択された１つまたは複数のラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するために前記複数の選択器を制御するように構成される、と
を行うように構成される、と
を備える、ＶＰＥ。
前記少なくとも１つのベクトルデータファイルは、
前記ベクトル処理動作のための前記少なくとも１つの入力データフローパス内に前記少なくとも１つのベクトルデータファイルの幅の前記入力ベクトルデータサンプルセットを供給することと、
記憶されるべき前記少なくとも１つの出力データフローパスからの前記少なくとも１つのベクトルデータファイルの前記幅の前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うように構成される、請求項１に記載のＶＰＥ。
前記少なくとも１つのベクトルデータファイルは、
前記少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイル出力上に前記入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのベクトルデータファイル入力上で前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット入力上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット出力上に前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットをコードシーケンスベクトルデータサンプルセットと乗算することと
を行うように構成され、
前記少なくとも１つのマージング回路は、
前記少なくとも１つの実行ユニットから、前記少なくとも１つの入力データフローパス内の少なくとも１つのマージング回路入力上で前記結果として生じる出力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのマージング回路出力上に前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給することと
を行うようにさらに構成される、請求項１に記載のＶＰＥ。
前記コードシーケンスベクトルデータサンプルセットが、少なくとも１つのＣＤＭＡチップコードシーケンスを備える、
請求項３に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセット内の、前記結果として生じる出力ベクトルデータサンプルのうちの少なくとも２つを加算するように構成された少なくとも１つの加算器を備える、
請求項１に記載のＶＰＥ。
前記少なくとも１つの加算器は、加算器ツリー内に設けられた複数の加算器を備え、前記複数の加算器の各々が、各々が異なるビット幅を有する複数の加算マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように構成される、
請求項５に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットのうちの１つを選択するように構成されたマージ選択器をさらに備える、
請求項５に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルのうちの２つの中の最大ベクトルデータ値を有する、前記結果として生じる出力ベクトルデータサンプルのうちの前記２つのうちの１つを選択するように構成された、少なくとも１つの最大ベクトルデータサンプル選択器を備える、
請求項１に記載のＶＰＥ。
前記少なくとも１つの最大ベクトルデータサンプル選択器は、各々が異なるビット幅を有する複数の最大マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように各々が構成された、複数の最大値データサンプル選択器を備える、
請求項８に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルのうちの前記２つの中の最小ベクトルデータ値を有する、前記結果として生じる出力ベクトルデータサンプルのうちの２つのうちの１つを選択するように構成された、少なくとも１つの最小ベクトルデータサンプル選択器を備える、
請求項１に記載のＶＰＥ。
前記少なくとも１つの最小ベクトルデータサンプル選択器は、各々が異なるビット幅を有する複数の最小マージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように各々が構成された、複数の最小値データサンプル選択器を備える、
請求項１０に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記結果として生じる出力ベクトルデータサンプルを選択的にマージするために、プログラム可能なマージデータパス構成入力に基づいて再構成されるように構成可能である、
請求項１に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記結果として生じる出力ベクトルデータサンプルを選択的にマージするために、前記プログラム可能なマージデータパス構成入力に基づいて再構成されるようにさらに構成される、
請求項１２に記載のＶＰＥ。
前記少なくとも１つのマージング回路は、前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令上で、前記結果として生じる出力ベクトルデータサンプルを選択的にマージするために、前記プログラム可能なマージデータパス構成入力に基づいて再構成されるようにさらに構成される、
請求項１２に記載のＶＰＥ。
前記少なくとも１つの実行ユニットは、前記少なくとも１つの実行ユニットのためのプログラム可能な入力データフローパス構成に基づいて、前記入力ベクトルデータサンプルセットからの入力ベクトルデータサンプルの異なるビット幅を処理するように構成可能である、
請求項１に記載のＶＰＥ。
前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルへの記憶より前にマージベクトル処理動作の様々な繰返しの中で、前記複数のラッチにスタックされることを可能にするように、クロスバー回路が構成されるように、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを、前記複数のラッチのうちの前記選択された１つまたは複数のラッチに転送するように構成される前記クロスバー回路
をさらに備える、請求項１に記載のＶＰＥ。
少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージするための装置であって、
少なくとも１つのベクトルデータファイルからベクトル処理動作のための少なくとも１つの入力データフローパス内に入力ベクトルデータサンプルセットを供給するための手段と、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニット内の前記少なくとも１つの入力データフローパス上で前記入力ベクトルデータサンプルセットを受信するための手段と、
前記少なくとも１つの入力データフローパス上に、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行するための手段と、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルに記憶されることなく、少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記受信された、結果として生じる出力ベクトルデータセット内の結果として生じる出力ベクトルデータサンプルをマージするための手段、ここにおいて、前記結果として生じる出力ベクトルデータサンプルをマージすることは、前記結果として生じる出力ベクトルデータサンプルを加算すること、前記結果として生じる出力ベクトルデータサンプルの中の最大ベクトルデータサンプルを決定すること、または前記結果として生じる出力ベクトルデータサンプルの中の最小ベクトルデータサンプルを決定することを備える、と、
複数のラッチの中の選択された１つまたは複数のラッチに、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するための手段と、
前記少なくとも１つの出力データフローパス上に前記選択された１つまたは複数のラッチに記憶された前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するための手段と、
前記少なくとも１つのベクトルデータファイルに前記少なくとも１つの出力データフローパスからの前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するための手段、
ここにおいて、マージするための前記手段は、前記複数のラッチに対応する複数の並列な選択器を備え、マージするための前記手段は、前記複数のラッチの中の前記選択された１つまたは複数のラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶するために前記複数の並列な選択器を制御するように構成される、と
を備える、装置。
ベクトル処理を実行する少なくとも１つの実行ユニットによって生成された、結果として生じる出力ベクトルデータサンプルセットをインフライトマージする方法であって、
少なくとも１つのベクトルデータファイルからベクトル処理動作のための少なくとも１つの入力データフローパス内に入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニット内の前記少なくとも１つの入力データフローパス上で前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス上に、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
前記結果として生じる出力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルに記憶されることなく、少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記結果として生じる出力ベクトルデータサンプルセット内の結果として生じる出力ベクトルデータサンプルを少なくとも１つのマージング回路によってマージすること、ここにおいて、前記結果として生じる出力ベクトルデータサンプルをマージすることは、前記結果として生じる出力ベクトルデータサンプルを加算すること、前記結果として生じる出力ベクトルデータサンプルの中の最大ベクトルデータサンプルを決定すること、または前記結果として生じる出力ベクトルデータサンプルの中の最小ベクトルデータサンプルを決定することを備える、と、
複数のラッチの中の選択された１つまたは複数のラッチに、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶すること、ここにおいて、前記複数のラッチの中の前記選択された１つまたは複数のラッチに前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶することは、前記ベクトル処理動作の制御の下、前記複数のラッチに対応する複数の並列な選択器を使用して、前記選択された１つまたは複数のラッチを選択することを含む、と、
前記少なくとも１つの出力データフローパス上に前記選択された１つまたは複数のラッチに記憶された前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つのベクトルデータファイルに前記少なくとも１つの出力データフローパスからの前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを記憶することと
を備える、方法。
前記結果として生じる出力ベクトルデータサンプルをマージすることは、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するために、少なくとも１つの加算器内で、前記結果として生じる出力ベクトルデータサンプルのうちの２つを加算することを備える、
請求項１８に記載の方法。
前記少なくとも１つの加算器は、加算器ツリー内に設けられた複数の加算器を備え、前記複数の加算器の各々は、各々が異なるビット幅を有する複数のマージされた、結果として生じる出力ベクトルデータサンプルセットを供給するように構成される、
請求項１９に記載の方法。
前記少なくとも１つの出力データフローパス内に、前記少なくとも１つのマージされた、結果として生じる出力ベクトルデータサンプルセットとして供給するために、前記複数のマージされた、結果として生じる出力ベクトルデータサンプルセットのうちの１つを選択することをさらに備える、
請求項２０に記載の方法。
プログラム可能なマージデータパス構成入力を受信することと、
前記プログラム可能なマージデータパス構成入力に基づいて、前記結果として生じる出力ベクトルデータサンプルセットを選択的にマージすることと
をさらに備える、請求項１８に記載の方法。
前記少なくとも１つの実行ユニットによって実行されるべきＶＰＥのクロックサイクルごとに、前記結果として生じる出力ベクトルデータサンプルを選択的にマージすることをさらに備える、
請求項２２に記載の方法。
前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令のために、前記結果として生じる出力ベクトルデータサンプルを選択的にマージすることをさらに備える、
請求項２２に記載の方法。