JP2009516238A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009516238A5 JP2009516238A5 JP2008534745A JP2008534745A JP2009516238A5 JP 2009516238 A5 JP2009516238 A5 JP 2009516238A5 JP 2008534745 A JP2008534745 A JP 2008534745A JP 2008534745 A JP2008534745 A JP 2008534745A JP 2009516238 A5 JP2009516238 A5 JP 2009516238A5
- Authority
- JP
- Japan
- Prior art keywords
- data set
- discrete cosine
- input data
- cosine transform
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims 8
- 230000001419 dependent Effects 0.000 claims 3
- 238000004364 calculation method Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 230000001131 transforming Effects 0.000 claims 1
- 238000010977 unit operation Methods 0.000 claims 1
Claims (25)
- 離散コサイン変換オペレーションを実行する計算方法であって、
変換されたデータセットを生成するために、入力データセットに対して単一ステージ離散コサイン変換オペレーションを実行するように、デジタル信号プロセッサを使用して、複数の超長命令語(VLIW)を実行すること、
を備え、
前記複数の超長命令語は、第1の回数の乗算と第2の回数の加算とを含み、前記第1の回数は、前記第2の回数よりも大きい、
方法。 - 前記離散コサイン変換オペレーションは、8ポイントのデータセットに対して実行される、請求項1に記載の方法。
- 前記離散コサイン変換オペレーションは、8×8ポイントの行列データセットに対して実行される、請求項1に記載の方法。
- 前記複数のVLIWは、前記離散コサイン変換オペレーションが単一ステージの実行で実行されることができるように、データ依存性がない、請求項1に記載の方法。
- 前記離散コサイン変換オペレーションを実行することは、
中間行列を生成するために入力行列データセットの各列に対して1次元の8ポイントのDCT変換オペレーションを適用することと、
変換された行列データセットを生成するために前記中間行列の各行に対して前記の1次元の8ポイントのDCT変換を適用することと、
を備える、請求項1に記載の方法。 - 前記第1の回数の乗算は、30回の乗算オペレーションを備え、そして、前記第2の回数の加算は、12回の加算を備える、請求項1に記載の方法。
- 離散コサイン変換オペレーションを実行する方法であって、
入力データセットを、メモリで受け取ることと、
変換されたデータセットを生成するために前記入力データセットに対して単一ステージ1次元離散コサイン変換オペレーションを実行するために複数の超長命令語を実行することにより前記入力データセットを、デバイス中のプロセッサを用いて処理することと、
を備える方法。 - 前記入力データセットを処理することは、
前記入力データセットに関連した複数のスカラを計算することと、
複数の積を生成するためにカーネル行列と前記複数のスカラを乗算することと、
前記変換されたデータセットを生成するために前記複数の積を加算することと
を備える、請求項7に記載の方法。 - 前記複数の超長命令語は、第1の回数の乗算と第2の回数の加算とを含み、前記第1の回数は、前記第2の回数よりも大きい、請求項7に記載の方法。
- 前記入力データセットを受け取ることは、8ポイントのデータセットを受け取ることを備える、請求項7に記載の方法。
- 前記入力データセットを受け取ることは、8×8の行列データセットを受け取ることを備える、請求項7に記載の方法。
- 単一ステージ1次元離散コサイン変換オペレーションを実行するために1組の超長命令語を記憶するメモリと、
入力データセットから変換されたデータセットを生成するために前記1組の超長命令語を実行するように適合されるデジタル信号プロセッサと、
を備える通信デバイス。 - 前記デジタル信号プロセッサは、2つの乗算累積算オペレーションと、論理演算ユニットオペレーションと、メモリロード/ストアオペレーションとを単一クロックサイクルで実行するように適合される、請求項12に記載の通信デバイス。
- 前記デジタル信号プロセッサは、ジョイントフォトグラフィックエキスパートグループ(JPEG)フォーマットに応じて圧縮される画像を処理するように適合される、請求項12に記載の通信デバイス。
- 前記デジタル信号プロセッサは、ムービングピクチャエキスパートグループ(MPEG)フォーマットに応じて圧縮されるビデオを処理するように適合される、請求項12に記載の通信デバイス。
- 前記デジタル信号プロセッサは、300クロックサイクルよりも短いうちに8×8の変換を実行する、請求項12に記載の通信デバイス。
- 前記通信デバイスは、モバイル電話を備える、請求項12に記載の通信デバイス。
- 前記通信デバイスは、ボイスオーバーインターネットプロトコル(VoIP)電話を備える、請求項12に記載の通信デバイス。
- 加算オペレーションよりも多くの乗算オペレーションを有する単一ステージ離散コサイン変換(DCT)オペレーションを実行するように構成された、超長命令語(VLIW)の命令セットと、
変換データセットを生成するために入力データセットに対するDCTオペレーションを実行する前記命令セットを実行するように適合されるプロセッサと、
を備えるデジタル信号プロセッサ。 - 前記プロセッサは、単一ステージで前記命令セットを実行する、また、前記VLIWは、前記DCTオペレーションが単一ステージで実行できるようにデータ依存性がない、請求項19に記載のデジタル信号プロセッサ。
- 前記DCTオペレーションは、加算オペレーションの2倍の乗算オペレーションを含む、請求項19に記載のデジタル信号プロセッサ。
- 前記入力データセットは、8×8の行列データセットを備える、請求項19に記載のデジタル信号プロセッサ。
- 単一ステージ1次元離散コサイン変換(DCT)オペレーションを定義する複数の超長命令語(VLIW)を備える1組の命令を記憶するための手段と、
入力データセットを受け取るための手段と、
前記入力データセットに対して前記複数の超長命令語(VLIW)を実行することにより前記単一ステージ1次元離散コサイン変換オペレーションを実行するための手段と、
を備え、前記複数の超長命令語は、第1の回数の乗算と、第2の回数の加算とを含み、前記第1の回数は、前記第2の回数よりも大きい、
通信システム。 - 離散コサイン変換オペレーションを実行する計算方法であって、1次元離散コサイン変換(DCT)オペレーションを実行するために、デジタル信号プロセッサ(DSP)を用いて複数の超長命令語(VLIW)を複数の基本命令へと分解することと、
前記入力データセットに対して1次元離散コサイン変換(DCT)オペレーションを単一ステージで実行するために前記複数の基本命令のうちの少なくとも2つを、前記DSPで同時に実行することと、
前記入力データセットに対する前記DCTオペレーションの性能に関連した変換データセットを、前記DSPで生成することと、
を備える方法。 - 前記複数のVLIWは、第1の回数の乗算と第2の回数の加算とを含み、乗算の前記第1の回数は、加算の前記第2の回数の少なくとも2倍の大きさである、また、前記VLIWは、前記DCTオペレーションが単一ステージで実行できるようにデータ依存性がない、請求項24に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72413105P | 2005-10-05 | 2005-10-05 | |
US60/724,131 | 2005-10-05 | ||
US11/377,134 | 2006-03-15 | ||
US11/377,134 US7725516B2 (en) | 2005-10-05 | 2006-03-15 | Fast DCT algorithm for DSP with VLIW architecture |
PCT/US2006/039279 WO2007044598A2 (en) | 2005-10-05 | 2006-10-05 | Fast dct algorithm for dsp with vliw architecture |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009516238A JP2009516238A (ja) | 2009-04-16 |
JP2009516238A5 true JP2009516238A5 (ja) | 2011-07-21 |
JP4801163B2 JP4801163B2 (ja) | 2011-10-26 |
Family
ID=37903117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008534745A Expired - Fee Related JP4801163B2 (ja) | 2005-10-05 | 2006-10-05 | Vliwアーキテクチャを有する他のdspのための高速dctアルゴリズム |
Country Status (7)
Country | Link |
---|---|
US (2) | US7725516B2 (ja) |
EP (1) | EP1952269A2 (ja) |
JP (1) | JP4801163B2 (ja) |
KR (1) | KR101041760B1 (ja) |
CN (1) | CN101351792B (ja) |
TW (1) | TW200801980A (ja) |
WO (1) | WO2007044598A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7725516B2 (en) * | 2005-10-05 | 2010-05-25 | Qualcomm Incorporated | Fast DCT algorithm for DSP with VLIW architecture |
US8340058B2 (en) * | 2007-10-29 | 2012-12-25 | Nvidia Corporation | Headphone with enhanced voice communication |
US20090198976A1 (en) * | 2008-02-06 | 2009-08-06 | Austel Vernon R | Method and structure for high-performance matrix multiplication in the presence of several architectural obstacles |
US8825015B2 (en) * | 2008-09-18 | 2014-09-02 | Nvidia Corporation | Accessing web pages on communication paths with low bandwidth |
US9110849B2 (en) * | 2009-04-15 | 2015-08-18 | Qualcomm Incorporated | Computing even-sized discrete cosine transforms |
US9069713B2 (en) * | 2009-06-05 | 2015-06-30 | Qualcomm Incorporated | 4X4 transform for media coding |
US8762441B2 (en) * | 2009-06-05 | 2014-06-24 | Qualcomm Incorporated | 4X4 transform for media coding |
US9075757B2 (en) * | 2009-06-24 | 2015-07-07 | Qualcomm Incorporated | 16-point transform for media data coding |
US9081733B2 (en) * | 2009-06-24 | 2015-07-14 | Qualcomm Incorporated | 16-point transform for media data coding |
US9118898B2 (en) * | 2009-06-24 | 2015-08-25 | Qualcomm Incorporated | 8-point transform for media data coding |
US8451904B2 (en) | 2009-06-24 | 2013-05-28 | Qualcomm Incorporated | 8-point transform for media data coding |
TWI415474B (zh) * | 2010-07-19 | 2013-11-11 | Mstar Semiconductor Inc | 視訊編/解碼器與其方法 |
US9824066B2 (en) | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
US9389854B2 (en) | 2013-03-15 | 2016-07-12 | Qualcomm Incorporated | Add-compare-select instruction |
US9870341B2 (en) * | 2016-03-18 | 2018-01-16 | Qualcomm Incorporated | Memory reduction method for fixed point matrix multiply |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8601183A (nl) * | 1986-05-12 | 1987-12-01 | Philips Nv | Discrete cosinus transformatie-inrichting. |
JP2646844B2 (ja) * | 1990-11-16 | 1997-08-27 | 日本電気株式会社 | 離散コサイン変換装置 |
JP2928684B2 (ja) * | 1991-10-31 | 1999-08-03 | 株式会社東芝 | Vliw型演算処理装置 |
JPH0883264A (ja) * | 1994-09-12 | 1996-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 1次元シストリックアレイ型演算器とそれを用いたdct/idct演算装置 |
US5943502A (en) * | 1994-12-09 | 1999-08-24 | Neomagic Israel Ltd. | Apparatus and method for fast 1D DCT |
CN1142162A (zh) * | 1995-01-28 | 1997-02-05 | 大宇电子株式会社 | 二维逆离散余弦变换电路 |
US5826054A (en) * | 1996-05-15 | 1998-10-20 | Philips Electronics North America Corporation | Compressed Instruction format for use in a VLIW processor |
AU9030298A (en) * | 1997-08-25 | 1999-03-16 | Qualcomm Incorporated | Variable block size 2-dimensional inverse discrete cosine transform engine |
US6173389B1 (en) * | 1997-12-04 | 2001-01-09 | Billions Of Operations Per Second, Inc. | Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor |
EP3073388A1 (en) * | 1998-03-18 | 2016-09-28 | Koninklijke Philips N.V. | Data processing device and method of computing the cosine transform of a matrix |
US6154443A (en) | 1998-08-11 | 2000-11-28 | Industrial Technology Research Institute | FFT-based CDMA RAKE receiver system and method |
US6839728B2 (en) * | 1998-10-09 | 2005-01-04 | Pts Corporation | Efficient complex multiplication and fast fourier transform (FFT) implementation on the manarray architecture |
EP1203308A1 (en) | 1999-04-29 | 2002-05-08 | Walter E. Pelton | Computation of discrete fourier transform |
WO2001035267A1 (en) | 1999-11-12 | 2001-05-17 | Bops, Incorporated | Methods and apparatus for efficient cosine transform implementations |
US6754687B1 (en) * | 1999-11-12 | 2004-06-22 | Pts Corporation | Methods and apparatus for efficient cosine transform implementations |
US6804771B1 (en) * | 2000-07-25 | 2004-10-12 | University Of Washington | Processor with register file accessible by row column to achieve data array transposition |
US7027489B2 (en) | 2001-04-06 | 2006-04-11 | Interdigital Technology Corporation | Iterative fast fourier transform error correction |
US7689641B2 (en) * | 2003-06-30 | 2010-03-30 | Intel Corporation | SIMD integer multiply high with round and shift |
EP1536647A1 (en) * | 2003-11-26 | 2005-06-01 | STMicroelectronics Limited | A video decoding device |
FI118747B (fi) | 2004-01-23 | 2008-02-29 | Abb Oy | Automaattinen ohjauslaite |
JP4283131B2 (ja) * | 2004-02-12 | 2009-06-24 | パナソニック株式会社 | プロセッサ及びコンパイル方法 |
US7725516B2 (en) * | 2005-10-05 | 2010-05-25 | Qualcomm Incorporated | Fast DCT algorithm for DSP with VLIW architecture |
-
2006
- 2006-03-15 US US11/377,134 patent/US7725516B2/en not_active Expired - Fee Related
- 2006-10-05 EP EP06836224A patent/EP1952269A2/en not_active Withdrawn
- 2006-10-05 CN CN2006800445719A patent/CN101351792B/zh active Active
- 2006-10-05 JP JP2008534745A patent/JP4801163B2/ja not_active Expired - Fee Related
- 2006-10-05 KR KR1020087010725A patent/KR101041760B1/ko active IP Right Grant
- 2006-10-05 WO PCT/US2006/039279 patent/WO2007044598A2/en active Application Filing
- 2006-10-05 TW TW095137251A patent/TW200801980A/zh unknown
-
2010
- 2010-05-25 US US12/787,102 patent/US8396916B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009516238A5 (ja) | ||
JP4801163B2 (ja) | Vliwアーキテクチャを有する他のdspのための高速dctアルゴリズム | |
US11698773B2 (en) | Accelerated mathematical engine | |
CN109992743B (zh) | 矩阵乘法器 | |
US8443170B2 (en) | Apparatus and method for performing SIMD multiply-accumulate operations | |
CN109240746B (zh) | 一种用于执行矩阵乘运算的装置和方法 | |
TW200414023A (en) | Method and system for performing a calculation operation and a device | |
TW200411540A (en) | Method and system for performing calculation operations and a device | |
WO2022205197A1 (zh) | 一种矩阵乘法器、矩阵计算方法及相关设备 | |
US7653676B2 (en) | Efficient mapping of FFT to a reconfigurable parallel and pipeline data flow machine | |
US20130191431A1 (en) | Efficient fir filters | |
US8787422B2 (en) | Dual fixed geometry fast fourier transform (FFT) | |
JP2009181293A (ja) | 行列演算コプロセッサ | |
CN111200732B (zh) | 一种反量化反变换方法及装置 | |
KR20080094812A (ko) | 개선된 감소 트리 회로를 갖는 부스 곱셈기 | |
Wu et al. | AI-ISP Accelerator with RISC-VISA Extension for Image Signal Processing | |
JP2007526508A5 (ja) | ||
WO2021035715A1 (zh) | 数据处理方法和装置 | |
CN117709422A (zh) | 一种基于risc-v的深度可分离卷积神经网络加速器 | |
CN115146222A (zh) | Fft处理系统、处理方法及dsp处理器 | |
Gorius | " Optimal" Architectures for Implementation of the 8x8 DCT | |
JP2004206535A (ja) | 高速低電力逆離散コサイン変換計算をゼロ値のdct係数の相対的出現を利用することによって実行する装置 | |
JPH09325953A (ja) | プロセッサおよびデータ処理装置 | |
KR20010063814A (ko) | 이산 코사인 변환 및 역이산 코사인 변환 장치 |