JP2646844B2 - 離散コサイン変換装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は離散コサイン変換装置と逆離散コサイン変換
装置に関する。

〔従来の技術〕

一般に、Ｎ次の離散コサイン変換（以下、DCTと記
す）と逆離散コサイン変換（以下、IDCTと記す）を実行
するDCT装置とIDCT装置はＮ×ＮのDCTまたはIDCT変換行
列とＮ次の入力データベクトルと乗算を行う装置であ
り、例えば第４図に示すようにＮを８とした場合、８個
のデータからなる入力データベクトルが入力される入力
端子400に、変換行列の行方向の８個のDCTまたはIDCT変
換係数と入力データの積和演算を行う同一構成の８個の
積和演算器110,111,112,…,117を並列に接続し、変換結
果である積和演算データを選択器480で順次選択して出
力端子481に出力する。積和演算器110は、積和演算器の
入力端子118から入力される入力データと係数メモリ120
から読み出されたDCTまたはIDCT変換係数を乗算器130で
乗算して乗算結果をレジスタ140に格納し、レジスタ140
の出力データとレジスタ150の出力データを加算器160で
加算して累算結果をレジスタ150に格納する。積和演算
が終了するとレジスタ150の積和演算データをレジスタ1
70に格納する。

〔発明が解決しようとする課題〕

しかしながら従来の方式では、Ｎ個の入力データの変
換のためにＮ×Ｎ回の乗算演算と（Ｎ−１）×Ｎ回の加
算演算を行う必要があるので、演算量が多く演算に膨大
な時間が必要になるという欠点があった。

本発明の目的は、DCTとIDCTの機能を維持しながら演
算量を減らし演算速度を向上させたDCT装置とIDCT装置
を提供することにある。

〔課題を解決するための手段〕

本発明の離散コサイン変換装置は、Ｎ個の入力データ
を２個で１組とするN/2組の組み合わせデータの系列を
生成し２個のデータを同時に出力するデータ組み合わせ
器と、前記データ組み合わせ器から出力される２個のデ
ータを加算する加算器と、前記加算器の出力を入力デー
タとするN/2個の積和演算器と、前記データ組み合わせ
器から出力される２個のデータを減算する減算器と、前
記減算器の出力を入力データとするN/2個の積和演算器
と、前記Ｎ個の積和演算器から１個ずつ出力される積和
演算データを順次選択する選択器とを有する。

また本発明の逆離散コサイン変換装置は、Ｎ個の入力
データを第１および第２のデータ系列に分配するデータ
分配器と、前記第１のデータ系列を入力データとするN/
2個の積和演算器から成る第１の積和演算器群と、前記
第２のデータ系列を入力データとするN/2個の積和演算
器から成る第２の積和演算器群と、前記第１の積和演算
器群から出力される積和演算データを順次選択する第１
の選択器と、前記第２の積和演算器群から出力される積
和演算データを順次選択する第２の選択器と、前記第１
および第２の選択器の出力を入力とする加算器および減
算器と、前記加算器および減算器の出力データを交互に
選択し送出する第３の選択器とを有する。

さらにまた本発明の離散コサイン変換および逆離散コ
サイン変換装置は、Ｎ個の入力データを２個で１組とす
るN/2組の組み合わせデータの系列を生成し２個のデー
タを同時に出力するデータ組み合わせ器と、前記データ
組み合わせ器から出力される２個のデータを加算する第
１の加算器と、前記データ組み合わせ器から出力される
２個のデータを減算する第１の減算器と、前記Ｎ個の入
力データを第１および第２データ系列に分配するデータ
分配器と、前記第１の加算器の出力と前記データ分配器
の第１のデータ系列のどちらか一方を選択する第１の選
択器と、前記第１の選択器の出力を入力データとするN/
2個の第１の積和演算器群と、前記第１の積和演算器群
から出力されるN/2個のデータを順次選択する第２の選
択器と、前記第１の減算器の出力と前記データ分配器の
第２のデータ系列のどちらか一方を選択する第３の選択
器と、前記第３の選択器の出力を入力データとするN/2
個の第２の積和演算器群と、前記第２の積和演算器群か
ら出力されるN/2個のデータを順次選択する第４の選択
器と、前記第２および第４の選択器の出力を共通の入力
とする第２の加算器および第２の減算器と、前記第２お
よび第４の選択器と前記第２の加算器および前記第２の
減算器の出力を選択して出力する第５の選択器とを有す
る。

〔作用〕

Ｎ（Ｎは２のベキ乗）次のDCTは、入力データと出力
データをそれぞれx_j,y_i（i,j＝0,1,2,…,N−１）とする
と式（１）で定義される。

式（１）を行列の形式で記述すると、式（２）のよう
になる。

ｙ＝Cx （２） ここで、ｘはＮ×１の入力データベクトル、 ｙはＮ×１の出力データベクトル、 ＣはＮ×ＮのDCT係数行列 で、行列Ｃの各要素ｃ_i,jは、 である。

DCT係数行列Ｃの各要素には、 ｃ_i,j＝（−１）ⁱc_{i,N−ｊ−１} の関係があり、この関係を利用すると式（２）は、Ｎが
８の場合には式（８）のように変形できる。

さらに、式（８）は式（９），（10）のように２つの
行列式に展開できる。

式（９），（10）より、DCT演算は、Ｎ個のデータか
らなる入力データベクトルの対称の位置にある２個の入
力データを予め加減算することにより、式（２）と比べ
てDCT係数との乗算回数を２分の１に減らすことができ
る。

以上より、本発明の第１項のDCT装置は、次数Ｎの場
合、Ｎ個の入力データをデータ組（x₀,x_N-1），（x₁,x
_N-2），（x₂,x_N-3），…， に変換するデータ組み合わせ器と、データ組の２個のデ
ータを加算する加算器と、データ組の２個のデータを減
算する減算器と、加算器の出力データ（x₀＋x_N-1）（x₁
＋x_N-2），（x₂＋x_N-3），…， が入力され式（９）を実行するN/2個の積和演算器と、
減算器の出力データ（x₀−x_N-1），（x₁−x_N-2），（x₂
−x_N-3），…， が入力され式（10）式を実行するN/2個の積和演算器
と、積和演算器から出力されるＮ個のデータを順次選択
して積和演算器の出力データを並び変えるための選択器
とにより構成できる。その結果、従来方式に比べて演算
回数を２分の１に半減できる。

Ｎ次のIDCTは、入力データと出力データをそれぞれ
y_i,x_jとすると式（11）で定義される。

式（11）を行列の形式で記述すると、式（12）のよう
になる。

ｘ＝Dy （12） ここで、ｙはＮ×１の入力データベクトル、ｘはＮ×
１の出力データベクトル、ＤはＮ×ＮのIDCT係数行列
で、行列の各要素ｄ_i,jは、 である。IDCT係数行列Ｄの各要素には、 ｄ_i,j＝（−１）^jd_{Ｎ−ｉ−1,j} （14） の関係があり、この関係を利用すると式（12）は、Ｎが
８の場合式（15）（16）のように変形できる。

さらに、式（15）は式（17）（18）のように２つの行
列式に展開できる。

式（16），（17），（18）より、IDCT演算は、Ｎ個の
データからなる入力データ系列を偶数番目と奇数番目に
分けてDCT係数と積和演算し、積和演算データを加減算
することにより実現でき、かつ式（12）に比べて乗算回
数を２分の１に減らすことができる。

以上より、本発明の第２項のIDCT装置は、次数Ｎの場
合、Ｎ個の入力データ（y₀,y₁,…,y_N-1）を（y₀,y₂,…,
y_N-2）と（y₁,y₃,…,y_N-1）のように２個のデータ系列
に分配して出力するデータ分配器と、データ分配器のそ
れぞれの出力端子に接続され式（17）を実行するN/2個
の積和演算器と、式（18）を実行するN/2個の積和演算
器と、積和演算器から出力されるデータ（Z₀,Z₁,Z₂,Z₃,
…,Z_N-1）を組（Z₀,Z₁），（Z₂,Z₃），…，（Z_N-2,
Z_N-1）のように組み合わせるデータ選択器と、１組の２
個のデータを加算する加算器と減算する減算器により構
成できる。その結果、従来方式に比べて演算回数は約２
分の１に半減できる。

また、本発明の第３項のDCTとIDCT兼用装置は、本発
明の第１項のDCT装置と第２項のIDCT装置を組み合わせ
たもので、積和演算器を共通として、積和演算器のデー
タの入力部と出力部に選択器を付加してデータの流れを
切り替えることにより、DCT演算とIDCT演算を実現でき
るようにしたものである。

〔実施例〕

次に本発明の実施例を図面を参照しながら説明する。

第１図は本発明の第１の実施例を示すブロック図であ
る。同図においてDCT装置はＮを８とし、積和演算器を
８個接続してDCT演算を実行する。

入力データ（x₀,x₁,x₂,x₃,x₄,x₅,x₆,x₇）は入力端子1
00に入力される。入力データはデータ組み合わせ器101
で２個１組にされて、（x₀,x₇），（x₁,x₆），（x₂,
x₅），（x₃,x₄）の順番で出力される。

データ組み合わせ器101の出力データは加算器102と減
算器103の両方に入力される。加算器102から出力される
加算データ（x₀＋x₇），（x₁＋x₆），（x₂＋x₅），（x₃
＋x₄）は積和演算器110,111,112,113に入力され、減算
器103から出力される減算データ（x₀−x₇），（x₁−
x₆），（x₂−x₅），（x₃−x₄）は積和演算器114,115,11
6,117に入力される。

積和演算器110,111,112,113,114,115,116,117にある
係数メモリ120,…には、それぞれDCT係数（ｃ_0,0,c_0,1,
c_0,2,c_0,3），（ｃ_2,0,c_2,1,c_2,2,c_2,3），（ｃ_4,0,c
_4,1,c_4,2,c_4,3），（ｃ_6,0,c_6,1,c_6,2,c_6,3），
（ｃ_1,0,c_1,1,c_1,2,c_1,3），（ｃ_3,0,c_3,1,c_3,2,
c_3,3），（ｃ_5,0,c_5,1,c_5,2,c_5,3），（ｃ_7,0,c_7,1,c
_7,2,c_7,3）が格納されており、積和演算器110,111,112,
113,114,115,116,117はDCT係数と入力データの積和演算
を実行して、レジスタ170,…のそれぞれにDCT演算デー
タ（y₀,y₂,y₄,y₆,y₁,y₃,y₅,y₇）を格納する。レジスタ1
70,…に格納されたDCT演算データは選択器180により順
次選択され、（y₀,y₁,y₂,y₃,y₄,y₅,y₆,y₇）の順番で出
力端子181より出力される。

第２図は本発明の第２の実施例を示すブロック図であ
る。同図においてIDCT装置はＮを８とし、積和演算器を
８個接続してIDCT演算を実行する。

入力データ（y₀,y₁,y₂,y₃,y₄,y₅,y₆,y₇）は入力端子2
00に入力される。入力データは分配器201で（y₀,y₂,y₄,
y₆）と（y₁,y₃,y₅,y₇）の２のデータ系列に分けられ、
データ（y₀,y₂,y₄,y₆）は並列に接続された４個の積和
演算器110,111,112,113に入力され、データ（y₁,y₃,y₅,
y₇）は並列に接続された４個の積和演算器114,115,116,
117に入力される。

積和演算器110,111,112,113,114,115,116,117にある
係数メモリ120,…には、それぞれIDCT係数（ｄ_0,0,d₀₂,
d_0,4,d_0,6），（ｄ_1,0,d_1,2,d_1,4,d_1,6），（ｄ_2,0,d
_2,2,d_2,4,d_2,6），（ｄ_3,0,d_3,2,d_3,4,d_3,6），
（ｄ_0,1,d_0,3,d_0,5,d_0,7），（ｄ_1,1,d_1,3,d_1,5,
d_1,7），（ｄ_2,1,d_2,3,d_2,5,d_2,7），（ｄ_3,1,d_3,3,d
_3,5,d_3,7）が格納されており、積和演算器110,111,112,
113,114,115,116,117はIDCT係数と入力データの積和演
算を実行してレジスタ170,…のそれぞれに、積和演算デ
ータ（Z₀,Z₂,Z₄,Z₆,Z₁,Z₃,Z₅,Z₇）を格納する。

レジスタ170,…,173に格納された積和演算データは選
択器280により（Z₀,Z₂,Z₄,Z₆）の順番で、レジスタ174,
…,177に格納された積和演算データは選択器281により
（Z₁,Z₃,Z₅,Z₇）の順番で選択され、選択器280,281の出
力データは加算器282と減算器283に入力され、加算デー
タ（x₀,x₂,x₄,x₆）と減算データ（x₁,x₃,x₅,x₇）は選択
器284で交互に選択されて（x₀,x₁,x₂,x₃,x₄,x₅,x₆,x₇）
の順番で出力端子285より出力される。

第３図は本発明の第３の実施例を示すブロック図であ
る。同図においてDCT/IDCT装置はＮを８とした場合、第
１図と第２図を組み合わせてデータの経路を選択器305,
306,380,381,384により切り替えることによりDCT演算ま
たはIDCT演算を実行する。

DCT演算を実行する場合は、選択器305,306はそれぞれ
加算器102,減算器103の出力データを選択し、選択器38
0.381,384は第１図の選択器180と同様の動作をし、組み
合わせ器101,加算器102,減算器103,積和演算器110,111,
112,113,114,115,116,117は第１図の場合と同じ動作を
する。

IDCT演算を実行する場合は、選択器305,306はそれぞ
れ分配器201の出力データを選択し、選択器380.381,38
4、加算器282、減算器283、積和演算器110,111,112,11
3,114,115,116,117は第２図の場合と同じ動作をする。

〔発明の効果〕

本発明によれば、並列接続された積和演算器にデータ
組み合わせ器，データ分配器，加算器，減算器を接続す
ることにより、全体の演算量を約２分の１に削減できる
DCT装置とIDCT装置が構成でき、かつ演算時間の短縮が
実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例（DCT装置）を示すブロ
ック図、第２図は第２の実施例（IDCT装置）を示すブロ
ック図、第３図は第３の実施例（DCT/IDCT装置）を示す
ブロック図、第４図は従来例を示すブロック図である。 101……組み合わせ器、102,282……加算器、103,283…
…減算器、110〜117……積和演算器、180,280,281,284,
305,306,380,381,384……選択器、201……分配器。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−164640（ＪＰ，Ａ) 特開 昭63−136167（ＪＰ，Ａ) 特開 昭62−31473（ＪＰ，Ａ) 特開 平２−100577（ＪＰ，Ａ) 特開 平３−211604（ＪＰ，Ａ) 特表 平２−501601（ＪＰ，Ａ) 豊蔵真木他「ＤＣＴを用いた画像符号 化」電子技術1990−５，Ｖｏｌ．32，Ｎ ｏ．６，ＰＰ．57−62

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】積和演算器をＮ（Ｎは２のベキ乗の数）個
   配置して並列演算を行なわせる離散コサイン変換装置に
   おいて、Ｎ個の入力データを２個で１組とするN/2組の
   組み合わせデータの系列を生成し２個のデータを同時に
   出力するデータ組み合わせ器と、前記データ組み合わせ
   器から出力される２個のデータを加算する加算器と、前
   記加算器の出力を入力データとするN/2個の積和演算器
   と、前記データ組み合わせ器から出力される２個のデー
   タを減算する減算器と、前記減算器の出力を入力データ
   とするN/2個の積和演算器と、前記Ｎ個の積和演算器か
   ら１個ずつ出力される積和演算データを順次選択する選
   択器とを有することを特徴とする離散コサイン変換装
   置。
2. 【請求項２】積和演算器をＮ（Ｎは２のベキ乗の数）個
   配置して並列演算を行なわせる逆離散コサイン変換装置
   において、Ｎ個の入力データを第１および第２のデータ
   系列に分配するデータ分配器と、前記第１のデータ系列
   を入力データとするN/2個の積和演算器から成る第１の
   積和演算器群と、前記第２のデータ系列を入力データと
   するN/2個の積和演算器から成る第２の積和演算器群
   と、前記第１の積和演算器群から出力される積和演算デ
   ータを順次選択する第１の選択器と、前記第２の積和演
   算器群から出力される積和演算データを順次選択する第
   ２の選択器と、前記第１および第２の選択器の出力を入
   力とする加算器および減算器と、前記加算器および減算
   器の出力データを交互に選択し送出する第３の選択器と
   を有することを特徴とする逆離散コサイン変換装置。
3. 【請求項３】積和演算器をＮ（Ｎは２のベキ乗の数）個
   配置して並列演算を行なわせる離散コサイン変換および
   逆離散コサイン変換装置において、Ｎ個の入力データを
   ２個で１組とするN/2組の組み合わせデータの系列を生
   成し２個のデータを同時に出力するデータ組み合わせ器
   と、前記データ組み合わせ器から出力される２個のデー
   タを加算する第１の加算器と、前記データ組み合わせ器
   から出力される２個のデータを減算する第１の減算器
   と、前記Ｎ個の入力データを第１および第２データ系列
   に分配するデータ分配器と、前記第１の加算器の出力と
   前記データ分配器の第１のデータ系列のどちらか一方を
   選択する第１の選択器と、前記第１の選択器の出力を入
   力データとするN/2個の第１の積和演算器群と、前記第
   １の積和演算器群から出力されるN/2個のデータを順次
   選択する第２の選択器と、前記第１の減算器の出力と前
   記データ分配器の第２のデータ系列のどちらか一方を選
   択する第３の選択器と、前記第３の選択器の出力を入力
   データとするN/2個の第２の積和演算器群と、前記第２
   の積和演算器群から出力されるN/2個のデータを順次選
   択する第４の選択器と、前記第２および第４の選択器の
   出力を共通の入力とする第２の加算器および第２の減算
   器と、前記第２および第４の選択器と前記第２の加算器
   および前記第２の減算器の出力を選択して出力する第５
   の選択器とを有することを特徴とする離散コサイン変換
   および逆離散コサイン変換装置。