JP2016510471A5

JP2016510471A5 -

Info

Publication number: JP2016510471A5
Application number: JP2015556089A
Authority: JP
Filing date: 2014-01-29
Publication date: 2017-02-23

Claims

コンピューティングシステムによって実行され、前記コンピューティングシステム内の集積回路メモリのタイプを、前記コンピューティングシステム内のプロセッサによって処理されるアプリケーションに割り当てるための方法であって、
前記コンピューティングシステムにおいて前記アプリケーションに利用可能な集積回路メモリのタイプを判定するステップであって、利用可能な集積回路メモリの前記タイプが、第１のタイプの集積回路メモリおよび第２のタイプの集積回路メモリを含む、判定するステップと、
前記第１のタイプの集積回路メモリを使用するための、前記アプリケーションからの要求を受信するステップと、
前記アプリケーションからの前記要求に応答して、前記アプリケーションによって使用されるように前記第１のタイプの集積回路メモリを割り当てるステップと
を含む方法。
前記第１のタイプの集積回路メモリが、前記第２のタイプの集積回路メモリよりも優れている少なくとも１つまたは複数の性能特性を有する、請求項１に記載の方法。
前記第１のタイプの集積回路メモリが、前記第２のタイプの集積回路メモリよりも、高い帯域幅、低いメモリ待機時間、または低い電力消費のうちの少なくとも１つを有する、請求項１に記載の方法。
前記判定するステップが、メモリ性能特性のリストから、前記第１のタイプの集積回路メモリおよび前記第２のタイプの集積回路メモリの性能特性にアクセスするステップを含む、請求項１に記載の方法。
性能特性の前記リストが、インターネットを介して取得され、性能特性の前記リストが、プロセッサ可読フォーマットで記憶される、請求項４に記載の方法。
前記受信するステップが、前記アプリケーションからの前記要求が前記第１のタイプの集積回路メモリを使用するための要求を含むことを指し示す、アプリケーションマニフェスト上の属性情報を読み出すステップを含む、請求項１に記載の方法。
前記割り当てるステップが、前記コンピューティングデバイスにおける物理メモリ領域へのメモリページの割り当てを管理する、メモリコントローラーの仮想メモリアロケーターまたは物理メモリアロケーターのうちの少なくとも１つに、前記要求を転送するステップを含む、請求項１に記載の方法。
前記第１のタイプの集積回路メモリにおいて、メモリロケーションおよび前記アプリケーションの使用を監視するステップをさらに含む請求項１に記載の方法。
前記アプリケーションを、前記コンピューティングデバイスにおけるアプリケーションの記憶されたリストと比較するステップ
をさらに含み、
前記アプリケーションが前記記憶されたリスト上にあることに応答して、前記第１のタイプの集積回路メモリを割り当てるステップが、前記アプリケーションによって使用されるように前記第２のタイプの集積回路メモリを割り当てるステップに取って代えられ、
前記アプリケーションの使用が前記第１のタイプの集積回路メモリの物理メモリ空間を超えることになるとき、前記第１のタイプの集積回路メモリを前記割り当てるステップが、前記アプリケーションによって使用されるように前記第２のタイプの集積回路メモリを割り当てるステップに取って代えられる、
請求項１に記載の方法。
前記アプリケーションによってアクセス可能なキャッシュメモリとして前記第１のタイプの集積回路メモリを割り当てるステップをさらに含む請求項１に記載の方法。
前記判定するステップが、前記第１のタイプの集積回路メモリおよび前記第２のタイプの集積回路メモリへの前記集積回路メモリに関する情報を求める要求を開始するステップを含み、前記集積回路メモリに関する前記情報が、メモリ構成または電力管理のうちの１つから選択される、請求項１に記載の方法。
１つまたは複数のプロセッサと、
第１の性能特性を有する第１のプロセッサ可読メモリと、
第２の性能特性を有する第２のプロセッサ可読メモリであって、前記第１の性能特性が前記第２の性能特性よりも優れている、第２のプロセッサ可読メモリと、
１つまたは複数のソフトウェアアプリケーションと、
プロセッサ可読命令を含むオペレーティングシステムと
を含む装置であって、
前記１つまたは複数のプロセッサが、前記オペレーティングシステムの前記プロセッサ可読命令を実行して、
１つまたは複数のソフトウェアアプリケーションが前記第１のプロセッサ可読メモリの使用を要求するかどうかを判定し、
前記１つまたは複数のソフトウェアアプリケーションが使用するプロセッサ可読メモリの量を判定し、
前記第１のプロセッサ可読メモリの使用を求める要求、および前記１つまたは複数のソフトウェアアプリケーションが使用するプロセッサ可読メモリの前記量に応答して、前記１つまたは複数のソフトウェアアプリケーションのうちの少なくとも１つに、前記第１のプロセッサ可読メモリへのアクセスを許可する、
装置。
前記第１の性能特性および前記第２の性能特性が、帯域幅、メモリ待機時間、または電力消費のうちの１つから選択される、請求項１２に記載の装置。
前記１つまたは複数のプロセッサおよび第１のプロセッサ可読メモリが、第１のパッケージによって収容される単一の半導体ダイに集積され、前記第２のプロセッサ可読メモリが、第２のパッケージによって収容される第２の半導体ダイに含まれる、請求項１２に記載の装置。
前記１つまたは複数のプロセッサが、第１の半導体ダイに含まれ、前記第１のプロセッサ可読メモリが、第２の半導体ダイに含まれ、前記第１のダイおよび前記第２のダイが、第１のパッケージによって収容され、前記第２のプロセッサ可読メモリが、第２のパッケージによって収容される第３の半導体ダイに含まれる、請求項１２に記載の装置。
実行されると１つまたは複数のプロセッサに、高性能なメモリをアプリケーションソフトウェアプログラムに割り当てるための方法を実行させる符号化された命令を有する１つまたは複数のプロセッサ可読メモリデバイスであって、前記方法は、
前記高性能なメモリを使用するために、アプリケーションソフトウェアプログラムからの要求を受信するステップと、
前記アプリケーションソフトウェアプログラムが使用するメモリの量を受信するステップと、
利用可能な高性能なメモリの量を判定するステップと、
前記アプリケーションソフトウェアプログラムが使用するメモリの量と、前記利用可能な高性能なメモリの量とに応じて、前記高性能なメモリを前記アプリケーションソフトウェアプログラムに割り当てるステップと、
を備える、１つまたは複数のプロセッサ可読メモリデバイス。
前記アプリケーションソフトウェアプログラムが使用するメモリの量が、前記利用可能な高性能なメモリの量を超えるときに、前記高性能なメモリではないメモリを、前記アプリケーションソフトウェアプログラムに割り当てるステップをさらに含む、請求項１６に記載の１つまたは複数のプロセッサ可読メモリデバイス。
前記高性能なメモリが、前記高性能なメモリではないメモリよりも、高い帯域幅、低いメモリ待機時間、または低い電力消費のうちの１つを有する、請求項１７に記載の１つまたは複数のプロセッサ可読メモリデバイス。
要求を受信するステップは、前記アプリケーションソフトウェアプログラムのマニフェスト上で属性情報を読み出すステップを含む、請求項１８に記載の１つまたは複数のプロセッサ可読メモリデバイス。
健全性、性能、または構成のうち少なくとも１つに関し、前記高性能なメモリ、及び前記高性能ではないメモリを監視するステップをさらに含む、請求項１９に記載の１つまたは複数のプロセッサ可読メモリデバイス。