JP2016509667A - 多数のデータパケット信号送受信機を同時に試験する方法 - Google Patents

多数のデータパケット信号送受信機を同時に試験する方法 Download PDF

Info

Publication number
JP2016509667A
JP2016509667A JP2015549372A JP2015549372A JP2016509667A JP 2016509667 A JP2016509667 A JP 2016509667A JP 2015549372 A JP2015549372 A JP 2015549372A JP 2015549372 A JP2015549372 A JP 2015549372A JP 2016509667 A JP2016509667 A JP 2016509667A
Authority
JP
Japan
Prior art keywords
data packet
data
packet signal
test
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015549372A
Other languages
English (en)
Other versions
JP2016509667A5 (ja
JP6427500B2 (ja
Inventor
オルガード、クリスチャン・ヴォルフ
エルドガン、エルデム・サーカン
ワン、ルイズ
シ、グァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Litepoint Corp
Original Assignee
Litepoint Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Litepoint Corp filed Critical Litepoint Corp
Publication of JP2016509667A publication Critical patent/JP2016509667A/ja
Publication of JP2016509667A5 publication Critical patent/JP2016509667A5/ja
Application granted granted Critical
Publication of JP6427500B2 publication Critical patent/JP6427500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2733Test interface between tester and unit under test
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

多数のデータパケット信号送受信機のビット誤差率(BER)などを試験し、その間に試験機及びデータパケット信号送受信機が試験データパケット及び要約データパケットのシーケンスを交換する方法が提供される。試験機は、対応する規定のビットパターンを備える、対応する複数のデータビットを含む、試験データパケットを提供する。これに応答して、データパケット信号送受信機は要約データパケットを提供し、これは、データパケット信号送受信機の対応する1つずつにより適切に受信される、対応する規定のビットパターンを備えるデータビットの数を示す、対応する要約データを含む。

Description

本発明は、多数のデータパケット信号送受信機を同時に試験する方法、特に、Bluetooth技術を含む、周波数ホッピングスペクトル拡散信号技術を使用して、このような被試験デバイス(DUT)を試験することに関する。
Bluetooth接続技術を使用する無線デバイスはますます一般的になってきている。このようなデバイスは、これらデバイスが動作可能であること、さらに適切な動作を確保するとともに、他のBluetoothデバイス並びに他の無線信号技術に従って動作する他の無線デバイスとの最小限の干渉を確保する一定基準の信号特性を満たしていることを確実にするため、製造中に試験される。このような試験は主に、大量製造中にデバイスの製造欠陥を特定することを意図している。
スマートフォン、ラップトップ、及びタブレットなど、無線技術を使用する消費者製品は、大きな価格及びコスト上の圧力がかかる市場において、非常に大量に製造及び販売される非常に精密なデバイスである。製造試験はコスト抑制のために重要な関心事項である。試験結果の品質を悪化させず、また試験システム設計者は試験結果の正確性を低下させず、さらに様々な無線技術の試験に必要な時間を低減させるように努力しなくてはならない。
Bluetooth無線技術は、非常に広範な消費者製品中に利用されている。包括的な基準が、Bluetoothを備える装置が従うべき周波数スペクトル、変調特性、及び電力レベルなどの信号特性を統制する。この基準によりもたらされる制約の範囲内において、Bluetoothデバイスメーカーは、この技術に従った設計及び試験のコストを削減するように常に努力している。
コスト抑制のための焦点となる領域の1つは、Bluetoothデバイスの同時(例えば、平行的又は同時的)試験である。同時試験を達成するための最も直接的な方法は、同時に動作する多数の試験システム又は試験機で多数のデバイスを試験することであり、このようなシステムはそれぞれ、Bluetoothに特有の信号特性(例えば、規定の周波数スペクトルの順守、変調特性及び品質、電力レベル、感度など)の送受信のための、デバイスの能力を試験する手段を備えている。しかしながら、被試験装置、又はDUTのそれぞれに、1つの試験機を割り当てることはコスト高となる。したがって、単一の信号源、及び単一の受信信号分析器を有する単一の試験システムを使用する試験システム設計者は、単一の試験機に多数のDUTを割り当てるために、信号スプリッタ及びマルチプレクサを使用してきた。
しかしながら、各DUTに対する試験機の必要性を回避する際に、コスト節約の実現を達成するために、かなりの妥協を要する。例えば、信号スプリッタ機能を使用して単一のソース信号を同時に複製することができるが、受信された信号を、単一の受信信号分析器で同時に試験することはできない。代わりに、このような信号は、多重化され、同時ではなく連続的に捕捉される必要がある。
そのため、課題は、どのように試験速度を最適化し、試験コストを最小化し、さらにこうしたことを、信号源及び受信信号分析器の数が、同時に試験されるDUTの数と1対1であるものよりも少ない試験システムを使用しながら、どのように行うかである。
本発明に従って、多数のデータパケット信号送受信機のビット誤差率(BER)などを試験し、その間に試験機及びデータパケット信号送受信機が試験データパケット及び要約データパケットのシーケンスを交換する方法が提供される。試験機は、対応する規定のビットパターンを備える、対応する複数のデータビットを含む試験データパケットを提供する。これに応答して、データパケット信号送受信機は要約データパケット(これは、データ信号送受信機の対応する1つずつにより適切に受信される、対応する規定のビットパターンを備えるデータビットの数を示す、対応する要約データを含む)を提供する。
本発明の代表的な実施形態に従って、多数のデータパケット信号送受信機を試験する方法は、複数のデータパケット信号送受信機に、共通の試験データパケット信号を複製した、同様の複数の試験データパケット信号を提供する工程と(ここで、この試験データパケット信号は、対応する所定のビットパターンを備える、対応する複数のデータビットを含む複数のシーケンシャル試験データパケットを含み)、上記複数のデータパケット信号送受信機から、同様の複数の要約データパケット信号を受信する工程とを含み、ここで、上記複数の要約データパケット信号の各1つが、上記複数の試験データパケット信号の対応する1つに応答し、上記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、上記対応する所定のビットパターンを備える上記複数のデータビットのビット数を示す、対応する要約データを含む複数のシーケンシャル要約データパケットを含む。
本発明の別の代表的な実施形態に従って、多数のデータパケット信号送受信機を試験する方法は、複数のデータパケット信号送受信機により、共通の試験データパケット信号を複製した、同様の複数の試験データパケット信号を受信する工程と(ここで、この試験データパケット信号は、対応する規定のビットパターンを備える、対応する複数のデータビットを含む複数のシーケンシャル試験データパケットを含み)、上記複数のデータパケット信号送受信機により、同様の複数の要約データパケット信号を提供する工程とを含み、ここで、上記複数の要約データパケット信号の各1つが、上記複数の試験データパケット信号の対応する1つに応答し、そして上記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、上記対応する規定のビットパターンを備える上記複数のデータビットのビット数を示す、対応する要約データを含む、複数のシーケンシャル要約データパケットを含む。
図1は、本発明の代表的な実施形態に係る、多数のデータパケット信号送受信機を同時に試験するための試験環境を示す。 図2は、本発明の代表的な実施形態に係る、試験機とDUTとの間の試験データパケット及び要約データパケットのシーケンスの交換を示す。 図3は、本発明の代表的な実施形態に係る、交換した試験データパケット及び要約データの間のタイミング関係をより詳細に示す。 図4は、本発明の代表的な実施形態に係る、交換したデータパケット及び要約データパケットの別の一連のシーケンスを示す。 図5は、本発明の代表的な実施形態に係る、試験データパケット及び要約データパケットのシーケンスを使用することによって実現され得る、試験時間の節約を示す。 図6は、本発明の代表的な実施形態に係る、試験データパケット及び要約データパケットのシーケンスの交換と、多数のDUTの同時試験の組み合わせにより、更に時間節約が実現される様子を示す。 図7は、本発明の代表的な実施形態に係る、試験データパケットの受信に応答して送信される要約データパケットをDUTが提供する様子を、機能ブロック図の形態で表す。
以下の「発明を実施するための形態」は、添付図面を参照してここで請求されている発明の例示の実施形態に関するものである。かかる記載は、本発明の範囲に関して例示的なものであり、かつ限定するものではないということを意図している。かかる実施形態は、当業者が本発明を実施することを可能にするのに十分詳細に説明されており、本発明の趣旨及び範囲を逸脱することなく、一部の変形を用いる他の実施形態が実施され得るということが理解されよう。
本発明の開示を通じて、内容から反対であるという明確な指示がなければ、説明するような個々の回路要素は、数において単数の場合もあれば複数の場合もあることが理解されるであろう。例えば「回路(circuit)」及び「回路(circuitry)」という用語は、説明される機能を提供するために能動的及び/又は受動的であり、かつ互いに接続されるか又は他の方法で結合されている単一の構成要素又は複数の構成要素のいずれかを含み得る。更に、「信号」という用語は、1つ以上の電流、1つ以上の電圧、又はデータ信号を指す場合がある。図面内では、同様の又は関連する要素は、同様の又は関連の英字、数字、又は英数字符号を有する。更に、本発明は、個別の電子回路(好ましくは、1つ又はそれよりも多くの集積回路チップの形態)を使用する実施例という関連で説明されているが、このような回路のいかなる部分の機能も、代替的に、処理される信号周波数又はデータ転送速度により、1つ以上の適切にプログラムされたプロセッサを使用して実施することができる。更に、図が様々な実施形態の機能ブロックの略図を例示する範囲において、機能ブロックはハードウェア回路間の境界を必ずしも示さない。
以下の説明は、4つのDUTの同時試験を含む。しかしながら、容易に理解できるように、本発明の代表的な実施形態に係る、多数のDUTを試験するための、以下に記載されるシステム、技術、及び原理は、他の多数のDUTのために、その規模を拡張又は縮小することができる。換言すると、本発明に従って、2つ以上のDUTが、同時に試験され得る。
図1に示されているように、本発明の代表的な実施形態に係る、多数のDUTを試験するための試験環境10は、信号源22(例えば、ベクトル信号分析器、VSG)、及び受信信号分析器24(例えば、ベクトル信号分析器、VSA)を含む、試験機20と、第1信号経路指定回路32(例えば、信号分割、又は分離回路)と、第2信号経路指定回路34(例えば、信号スイッチング、又は多重化回路)と、第3信号経路指定回路36(例えば、信号スイッチング回路、又は信号分割回路及び結合回路の組み合わせ)と、試験されるDUT 40とを含み、これらは図示されるように実質的に相互接続されている。容易に理解されるように、DUT 40は、典型的には無線信号送受信機であるが、試験機20とDUTとの間の様々な信号経路は、確実かつ実質的に損失のない信号接続を確保するために、典型的にはケーブル接続した信号経路である。
本実施例において、ここに示されるように、試験機20は信号源22及び信号分析器24を含み、外部回路30は信号経路指定回路32、34、36、及び任意の必要な信号接続(例えば、ケーブル及びコネクタ)を含む。したがって、完全な試験システム(例えば、所望又は必要とされ得るいずれの外部制御装置(図示されない)も存在しない)は、試験機20、及び外部試験回路30を含む。しかしながら、容易に理解されるように、試験機は、試験機20及び外部試験回路30の機能及び回路の両方を含み得る。
当該技術分野において既知であるように、VSG 22は、DUT 40により受信される複製されたソース信号33を提供するために、第1信号経路指定回路32により複製されるデータパケット27を含むソース信号23を提供する。対応する複製されたソース信号33a、33b、33c、33dは、第3信号経路指定回路36a、36b、36c、36d(以下でより詳細に記載される)を介して、対応するDUT 40a、40b、40c、40dに伝達される。複製されたソース信号33(以下により詳細に記載される)に応答して、DUT 40a、40b、40c、40dは応答信号37を提供し、対応する応答信号37a、37b、37c、37dは、第2経路指定回路34により経路付けされて、VSA 24への受信信号25を提供する。以下でより詳細に記載されるように、対応する信号37a、37b、37c、37d内の異なるタイムスロットからの対応するデータパケット37aa、37bb、37cc、37ddが、受信信号25として提供されるデータパケット35の群を形成する。
図2に示されているように、本発明の代表的な実施形態に従って、試験機20は、一定基準のデータパケット(例えば、Bluetooth規格による、8184ビットPRBS9)を含む送信信号23を提供し、DUT 40は、より短い要約データパケット41tで応答し、この要約データパケットは、完全データパケットループバック試験を実施する際に元来必要とされる典型的な5タイムスロットと比べ、1信号時間のみを必要とする。結果的に、戻りデータパケットを折り返すのにかかる時間が80%削減される(例えば、戻りデータパケットの各セットの、1タイムスロット対5タイムスロット)ため、全体的な試験時間が40%削減され得る。各要約データパケット41tは、対応するDUT 40a、40b、40c、40dにより計算されるビット誤差率(BER)を示すデータを含み、各連続的な要約データパケット40tは累積BERを示すデータを含む。
したがって、試験信号23(これは、上記のように、多数の試験信号33を提供するために複製される)は、試験データパケットのシーケンス27a、27b、27c、...を含み、試験データパケットのそれぞれに、各DUT 40は、対応する要約データパケット41ta、41tb、41tc、...で応答し、要約データパケットのそれぞれは、各DUT 40a、40b、40c、40dにより内部で判定される累積BERを示すデータを含む(以下でより詳細に記載される)。
容易に理解されるように、これは、通常の完全データパケットループバック試験(試験データパケット27a、27b、27c、...はそれぞれ、受信され、複製され、DUT 40によって返送され、試験機20により受信され、その後、試験機20が、受信した複製されたデータパケットを送信されたものと比較し、各DUT 40a、40b、40c、40dのBERを算出する)と比較された際に、大幅に試験時間を節約する。しかしながら、本発明に従って、各DUT 40a、40b、40c、40dは、プログラミングされているか、ないしは別の方法により、試験データパケットの内容の情報を与えられ、それ自体の内部BERを計算し(以下でより詳細に記載される)、このBERはその後、BERを示すデータを提供する要約データパケット41tの形態で、試験機20に返送される(例えば、受信された合計ビット数、受信された有効ビット数、及び受信された無効ビット数を表すデータ)。更に、本発明に従って、各連続的に受信された試験データパケットにより、各DUT 40a、40b、40c、40dはその累積BERを計算し、試験機20に返送される次の連続的な要約データパケットに、これらの累積BERデータを提供する。
図3に示されているように、上記のように、一定基準の試験データパケット33(33xa、33xb、33xc、33xd、...、ここで「x」は対応する複製された信号33a、33b、33c、33dを表す)が試験機20により提供され、DUT 40は、対応する要約データパケット37(37xa、37xb、37xc、37xd、...)で、対応する連続的な時間スロットt、t、t、t、t、t、t、t内に応答する。上記のように(図1)、要約データパケット(37aa、37bb、37cc、37dd、...)のシーケンス35をもたらすために、DUT 40からの戻り要約データパケット37が経路付けされる(例えば、第2経路指定回路により多重化され、又は切り替えられる)(各DUT 40から1つの要約データパケット37xx(ここで2つ目の「x」は、連続的な戻りデータパケットタイムスロットa、b、c、d、...を表す))。換言すると、DUT 40のこの実施例において、それぞれ、時間間隔t、t、t、及びtの間にDUT 40により受信される第1の複製された試験データパケット33aa、第2の複製された試験データパケット33cc、第3の複製された試験データパケット33cc、及び第4の複製された試験データパケット33ddに応答して、第1のDUT 40a、第2のDUT 40b、第3のDUT 40c、及び第4のDUT 40dからそれぞれ返送された第1の要約データパケット37aa、第2の要約データパケット37bb、第3の要約データパケット37cc、及び第4の要約データパケット37ddが、戻り要約データパケットのシーケンス35の一部として試験機20に提供される。
図4に示されているように、上記のように、試験データパケット33xx及び要約データパケット37xxが、試験機20とDUT 40との間で交換される。本発明の代表的な実施形態により、データパケット33xx、37xxのこの交換は、第1試験サブシーケンス間隔Sの間に実施される。この試験間隔Sの終了時において、試験機20は、DUT 40に、所定数のBER試験データパケット33xを同時に提供し、これに応答して、DUT 40は、上記のように、BER要約データパケット37xxを提供する。試験機20が所定数の試験データパケット33xxがDUT 40により送受信されたと判定すると、試験間隔Sは終了する。この時点において、別の試験サブシーケンス間隔Sが開始して、試験機20が試験データパケット33xxの新しいシーケンスを送信し、DUT 40により受信され、各対応するDUT 40a、40b、40c、40dにより測定される新しい、累積BERを示す、対応する要約データパケット37xxが試験機20により受信される。この第2試験間隔Sが実行され、1つ以上の異なる信号特性(例えば、信号周波数、信号変調タイプ、又はデータレート)を備える試験データパケットが送信され得る。これにより、有利なことに、上記の多数のサブシーケンスS、S、...を含む、単一のシーケンス内の、異なる信号特性(例えば、全ての所定のデータレート)についてBER試験を行うことができる。最小数のデータビットにわたりBERが計算される際、試験機20は、1つのDUT 40においてそのような最小数が達成されるまで、累積するビット数をモニタリングし、次のDUT 40に移り、これが続いていく(より多くのデータビットの使用は、BERの計算に影響しないため)。
図5に示されているように、本発明の代表的な実施形態により、試験データパケット33xxに応答する要約データパケット37xxの使用は、一度に1つのDUT 40のみを試験するとき(例えば、連続的試験)でさえも、試験時間を大幅に節約することができる。上記のように、データパケット37xxの使用により、完全データパケットループバック試験に対し、各要約データパケット37xxの戻りにおいて、およそ80%の時間節約、試験時間全体の40%の節約をもたらす。例えば、各DUT 40の試験時間がtである場合、n個のDUTの試験時間はほぼ、nとtの積(n)となる。
図6に示されているように、本発明の別の代表的な実施形態に従って、このようなn個のDUT 40を同時に試験することにより、全体的な試験時間は、t+以降の累積BER要約データパケット37xxの経路付け(例えば、多重化又はスイッチング)に必要な追加時間となる。しかしながら、このような追加的な試験時間tは元の初期試験時間tよりも実質的に短い。したがって、全体的な試験時間t+tがおよそt(t>>t)と等しいままであるため、n個のDUT 40を同時に試験する際に、各DUT 40のBER試験は、およそt/nの試験時間を必要とする。
図7に示されているように、代表的な実施形態に従って、各DUT 40は信号経路指定回路42(例えば、信号分離、及び結合回路の組み合わせ)、受信回路44、データ比較回路46、メモリ回路48(又は、外部メモリへのリモートアクセスなどの、他のデータソース等)、データ生成回路50、及び送信回路52を含み、図示されるように実質的に相互接続されている。この説明の目的のため、通常はDUT 40の一部として含まれないが、受信信号41rとして受信試験データパケット33を提供し、戻り要約データパケット37として内部で生成した要約データパケット41tを提供するために、第3信号経路指定回路36もまた示されている。(典型的には、DUT 40内において、これらの受信信号41r及び送信信号41tを伝達するために、単一の有線信号経路41が使用される)。
着信試験データパケット信号43が受信され、受信回路44(これは受信データビット45をデータ比較回路46へと提供する)によって処理される。データ比較回路46はまた、メモリ回路48から、対応する時間間隔内に受信される予定である試験データビット(例えば、上記の試験サブシーケンス、S、...)を表す、データ49を受信する。受信データビット45、及び予定されるデータビット49の比較により、受信される有効及び無効データビットの数を示すBER計算値を表すデータ47が生じる。この計算されたデータ47は、測定されたBERを示す要約データ51を提供するために、データ生成回路50により使用される。送信回路52は、この要約データ51を、試験機20(図1)に戻す要約データパケット信号53を提供するために、(例えば、既知の原理及び技術により、信号変調及び周波数変換により)変換する。
本発明の範囲及び思想から逸脱することなく、本発明の構造及び動作方法の様々な他の修正及び変更を行えることが当業者に明らかであろう。本発明は、特定の好ましい実施形態に関連して説明したが、特許請求の範囲に示す本発明は、このような特定的な実施形態に不当に限定されるべきではないことを理解すべきである。以下の「特許請求の範囲」が本発明の範囲を規定し、かつこれらの請求項及びその均等物の範囲内の構造及び方法がそれによって包含されることを意図している。

Claims (12)

  1. 多数のデータパケット信号送受信機を試験する方法であって、
    複数のデータパケット信号送受信機に、共通の試験データパケット信号を複製した、同様の複数の試験データパケット信号を提供する工程と、ここで前記試験データパケット信号は、対応する所定のビットパターンを備える、対応する複数のデータビットを含む複数のシーケンシャル試験データパケットを含み、
    前記複数のデータパケット信号送受信機から、同様の複数の要約データパケット信号を受信する工程と、を含み、ここで前記複数の要約データパケット信号の各1つが、前記複数の試験データパケット信号の対応する1つに応答し、前記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、前記対応する規定のビットパターンを備える前記複数のデータビットのビット数を示す、対応する要約データを含む複数のシーケンシャル要約データパケットを含む、方法。
  2. 前記複数のシーケンシャル要約データパケットの各1つが、前記複数のシーケンシャル試験データパケットの対応する1つに応答する、請求項1に記載の方法。
  3. 前記複数のシーケンシャル要約データパケットの連続的な1つずつが、前記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、前記対応する規定のビットパターンを備える前記複数のデータビットの累積ビット数を示す要約データを含む、請求項1に記載の方法。
  4. 前記対応する要約データが更に、前記複数のデータパケット信号送受信機の対応する1つのBERを更に示す、請求項1に記載の方法。
  5. 前記複数のシーケンシャル要約データパケットの連続する1つずつが、累積BERを示す要約データを含む、請求項4に記載の方法。
  6. 前記共通の試験データパケット信号が複数のデータレートを含む、請求項1に記載の方法。
  7. 多数のデータパケット信号送受信機を試験する方法であって、
    複数のデータパケット信号送受信機で、共通の試験データパケット信号を複製した、同様の複数の試験データパケット信号を受信する工程と、ここで、前記試験データパケット信号は、対応する規定のビットパターンを備える、対応する複数のデータビットを含む、複数のシーケンシャル試験データパケットを含み、
    前記複数のデータパケット信号送受信機で、同様の複数の要約データパケット信号を受信する工程と、を含み、前記複数の要約データパケット信号の各1つが、前記複数の試験データパケット信号の対応する1つに応答し、前記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、前記対応する規定のビットパターンを備える前記複数のデータビットのビット数を示す、対応する要約データを含む、複数のシーケンシャル要約データパケットを含む、方法。
  8. 前記複数のシーケンシャル要約データパケットの各1つが、前記複数のシーケンシャル試験データパケットの対応する1つに応答する、請求項7に記載の方法。
  9. 前記複数のシーケンシャル要約データパケットの連続的な1つずつが、前記複数のデータパケット信号送受信機の対応する1つにより適切に受信された、前記対応する規定のビットパターンを備える、前記複数のデータビットの累積ビット数を示す要約データを含む、請求項7に記載の方法。
  10. 前記対応する要約データが更に、前記複数のデータパケット信号送受信機の対応する1つのBERを更に示す、請求項7に記載の方法。
  11. 前記複数のシーケンシャル要約データパケットの連続する1つずつが、累積BERを示す要約データを含む、請求項10に記載の方法。
  12. 前記共通の試験データパケット信号が複数のデータレートを含む、請求項7に記載の方法。
JP2015549372A 2012-12-20 2013-10-02 多数のデータパケット信号送受信機を同時に試験する方法 Active JP6427500B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/721,210 2012-12-20
US13/721,210 US9158642B2 (en) 2012-12-20 2012-12-20 Method of testing multiple data packet signal transceivers concurrently
PCT/US2013/063053 WO2014099099A1 (en) 2012-12-20 2013-10-02 Method of testing multiple data packet signal transceivers concurrently

Publications (3)

Publication Number Publication Date
JP2016509667A true JP2016509667A (ja) 2016-03-31
JP2016509667A5 JP2016509667A5 (ja) 2018-11-01
JP6427500B2 JP6427500B2 (ja) 2018-11-21

Family

ID=50976182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549372A Active JP6427500B2 (ja) 2012-12-20 2013-10-02 多数のデータパケット信号送受信機を同時に試験する方法

Country Status (6)

Country Link
US (1) US9158642B2 (ja)
JP (1) JP6427500B2 (ja)
KR (1) KR102153978B1 (ja)
CN (1) CN104871488B (ja)
TW (1) TWI589128B (ja)
WO (1) WO2014099099A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015145570A1 (ja) * 2014-03-25 2017-04-13 富士通株式会社 端末装置、表示制御方法及びプログラム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104243222A (zh) * 2013-06-06 2014-12-24 鸿富锦精密工业(深圳)有限公司 网络设备性能测试方法及测试装置和测试系统
US9749065B2 (en) * 2015-09-14 2017-08-29 Litepoint Corporation Method for testing a low power radio frequency (RF) data packet signal transceiver
US10009126B2 (en) * 2015-12-11 2018-06-26 Litepoint Corporation Method for testing a radio frequency (RF) data packet signal transceiver with multiple transmitters and receivers capable of concurrent operations
CN106412956B (zh) * 2016-10-19 2019-11-15 深圳市极致汇仪科技有限公司 多数据聚合的收发测试
US10326540B2 (en) * 2017-06-12 2019-06-18 Litepoint Corporation Method for controlling wireless device under test using non-link testing resources
JP7258768B2 (ja) * 2018-04-16 2023-04-17 エルジー エレクトロニクス インコーポレイティド 無線電力送信システムにおいて電力制御を行う装置及び方法
US10637589B1 (en) * 2019-07-31 2020-04-28 Keysight Technologies, Inc. System and method for performing over-the-air testing on devices under test
CN111521925B (zh) * 2020-04-30 2022-09-16 西安微电子技术研究所 一种4m 1553总线收发器系统级测试系统及测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678028A (ja) * 1992-08-25 1994-03-18 Sony Corp 測定用データ発生装置,測定システム及び測定方法
JP2002101121A (ja) * 2000-09-21 2002-04-05 Fujitsu Ltd 特定帯域内における伝送データ種類を自動変更する伝送装置
JP2003215216A (ja) * 2001-12-03 2003-07-30 Samsung Electronics Co Ltd 半導体集積回路のためのテスト装置
JP2005249781A (ja) * 2004-03-01 2005-09-15 Agilent Technol Inc 集積回路の無線非接触試験
US20050257104A1 (en) * 2004-05-14 2005-11-17 Wood Reed Glenn Jr Method and apparatus for bit error rate test
JP2008530515A (ja) * 2005-02-17 2008-08-07 株式会社アドバンテスト 並列試験システムにおける試験をスケジューリングする方法及びシステム
JP2009218998A (ja) * 2008-03-12 2009-09-24 Anritsu Corp 端末試験装置
JP2010258960A (ja) * 2009-04-28 2010-11-11 Panasonic Corp 無線端末の受信感度測定システム
JP2013505639A (ja) * 2009-09-21 2013-02-14 ライトポイント・コーポレイション 複数のデータパケット送受信機を所定の時間間隔の間に一緒に試験するための方法及びシステム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721762A (en) * 1993-12-01 1998-02-24 Sharp Microelectronics Technology, Inc. Shared base stations for voice and data cellular telecommunications and method
US5764651A (en) * 1996-05-17 1998-06-09 Integrated Device Technology, Inc. Bit error rate detection system
JP3660278B2 (ja) * 2001-07-13 2005-06-15 松下電器産業株式会社 基地局装置、移動局装置、無線通信システム及び無線通信方法
US7079612B2 (en) 2002-01-29 2006-07-18 Texas Instruments Incorporated Fast bit-error-rate (BER) test
JP4757215B2 (ja) * 2007-02-28 2011-08-24 富士通株式会社 光伝送システムおよび光伝送方法
US7773531B2 (en) 2008-07-10 2010-08-10 Litepoint Corporation Method for testing data packet transceiver using loop back packet generation
US9201092B2 (en) 2010-04-14 2015-12-01 Advantest Corporation Apparatus and method for testing a plurality of devices under test

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678028A (ja) * 1992-08-25 1994-03-18 Sony Corp 測定用データ発生装置,測定システム及び測定方法
JP2002101121A (ja) * 2000-09-21 2002-04-05 Fujitsu Ltd 特定帯域内における伝送データ種類を自動変更する伝送装置
JP2003215216A (ja) * 2001-12-03 2003-07-30 Samsung Electronics Co Ltd 半導体集積回路のためのテスト装置
JP2005249781A (ja) * 2004-03-01 2005-09-15 Agilent Technol Inc 集積回路の無線非接触試験
US20050257104A1 (en) * 2004-05-14 2005-11-17 Wood Reed Glenn Jr Method and apparatus for bit error rate test
JP2008530515A (ja) * 2005-02-17 2008-08-07 株式会社アドバンテスト 並列試験システムにおける試験をスケジューリングする方法及びシステム
JP2009218998A (ja) * 2008-03-12 2009-09-24 Anritsu Corp 端末試験装置
JP2010258960A (ja) * 2009-04-28 2010-11-11 Panasonic Corp 無線端末の受信感度測定システム
JP2013505639A (ja) * 2009-09-21 2013-02-14 ライトポイント・コーポレイション 複数のデータパケット送受信機を所定の時間間隔の間に一緒に試験するための方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015145570A1 (ja) * 2014-03-25 2017-04-13 富士通株式会社 端末装置、表示制御方法及びプログラム
US10162501B2 (en) 2014-03-25 2018-12-25 Fujitsu Limited Terminal device, display control method, and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
CN104871488B (zh) 2018-11-09
TW201427296A (zh) 2014-07-01
TWI589128B (zh) 2017-06-21
KR102153978B1 (ko) 2020-09-09
US20140181601A1 (en) 2014-06-26
CN104871488A (zh) 2015-08-26
KR20150100637A (ko) 2015-09-02
US9158642B2 (en) 2015-10-13
JP6427500B2 (ja) 2018-11-21
WO2014099099A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP6427500B2 (ja) 多数のデータパケット信号送受信機を同時に試験する方法
JP5670457B2 (ja) 複数のデータパケット送受信機を所定の時間間隔の間に一緒に試験するための方法及びシステム
JP6271520B2 (ja) 時分割複信(tdd)通信システムの効率的な並列試験方法
US7464307B2 (en) High performance serial bus testing methodology
US7343535B2 (en) Embedded testing capability for integrated serializer/deserializers
KR102097786B1 (ko) 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법
JP2010511145A (ja) 確定および不定icデータ用の、パターン制御され、フルスピードate比較機能
US8509057B2 (en) Communication system, test apparatus, communication apparatus, communication method and test method
US9319298B2 (en) System and method for data packet transceiver testing after signal calibration and power settling to minimize test time
JP6754781B2 (ja) 暗黙的な同期化を用いて無線周波数(rf)データパケット信号送受信機を試験する方法
US20180038908A1 (en) Soundwire-based embedded debugging in an electronic device
JP2003204369A (ja) 信号送受信装置、回路、およびループバックテスト方法
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN108155979B (zh) 一种检测设备
CN217846552U (zh) 时间差测量装置及系统
US11528083B2 (en) Methods and apparatus for providing emulation of optical modules
KR19990017963U (ko) 내부처리통신 경로 테스트 장치 및 그 방법
JPH08233911A (ja) ビット誤り測定用パターン発生器及びビット誤り測定器及びこれを使用したビット誤り測定装置
JPH0951317A (ja) ループバック試験方法
JP2010223832A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180410

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6427500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250