JP2016195276A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016195276A
JP2016195276A JP2016144746A JP2016144746A JP2016195276A JP 2016195276 A JP2016195276 A JP 2016195276A JP 2016144746 A JP2016144746 A JP 2016144746A JP 2016144746 A JP2016144746 A JP 2016144746A JP 2016195276 A JP2016195276 A JP 2016195276A
Authority
JP
Japan
Prior art keywords
conductive region
light receiving
terminal
conductive
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016144746A
Other languages
English (en)
Other versions
JP6329596B2 (ja
Inventor
真美 山本
Masami Yamamoto
真美 山本
野口 吉雄
Yoshio Noguchi
吉雄 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016144746A priority Critical patent/JP6329596B2/ja
Publication of JP2016195276A publication Critical patent/JP2016195276A/ja
Application granted granted Critical
Publication of JP6329596B2 publication Critical patent/JP6329596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】耐湿性を維持しつつ、小型化が容易な半導体装置を提供する。【解決手段】第1の面10aと、第1の面とは反対の側の第2の面10bと、を有する絶縁基板10を含む実装部材と、第1導電領域を含み、第1の面に設けられた第1の端子20、21、22と、第2導電領域を含み、第1導電領域の材料と同じ材料を含む第1の面に設けられた第2の端子30,31,32と、第1導電領域の材料とは異なる材料を含む第3導電領域を有し、第1導電領域と第2導電領域の間に第1導電領域と第2導電領域から離間して設けられたダイパッド部と、第3導電領域の上に設けられた受光素子と、受光素子の上に設けられた発光素子と、第3導電領域の上に設けられたMOSFETと、これらの素子及び、絶縁基板の第1の面、第1導電領域、第2導電領域とを覆う封止樹脂層とを備える。【選択図】図1

Description

本発明の実施形態は、半導体装置に関する。
光結合装置(フォトカプラやフォトリレーを含む)は、発光素子を用いて入力電気信号
を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため
、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
産業用機器、事務用機器、家電機器では、DC電圧系、AC電源系、電話回線系および
制御系などの異なる電源系が1つの装置内に配置されている。しかし、異なる電源系や回
路系を直接結合すると、動作不良を生じることがある。
もし、光結合装置を用いると、異なる電源間が絶縁されるので、動作不良を抑制するこ
とができる。
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが
使用される。また、テスター用途の信号切り替えに使用される場合、非常に多数のフォト
カプラーが実装される。このような場合、基板への実装面積を小さくする必要から、小型
化が強く要求される。小型であっても高い耐湿性および信頼性を維持することが要求され
る。
特開平9−36413号公報
耐湿性および信頼性を維持しつつ、小型化が容易な半導体装置を提供する。
実施形態の半導体装置は、第1の面と、前記第1の面とは反対の側の第2の面と、を有
する絶縁基板を含む実装部材と、第1導電領域を含み、前記第1の面に設けられた第1の
端子と、第2導電領域を含み、前記第1導電領域の材料と同じ材料を含む前記第1の面に
設けられた第2の端子と、前記第1導電領域の材料とは異なる材料を含む第3導電領域を
有し、前記第1導電領域と前記第2導電領域の間に前記第1導電領域と前記第2導電領域
から離間して設けられたダイパッド部と、前記第3導電領域の上に設けられた受光素子と
、前記受光素子の上に設けられた発光素子と、前記第3導電領域の上に設けられたMOS
FETと、前記受光素子と、前記発光素子と、前記MOSFETと、前記絶縁基板の前記
第1の面と、前記第1導電領域と、前記第2導電領域と、を覆う封止樹脂層と、を備える
図1(a)は第1の実施形態にかかる実装部材の模式平面図、図1(b)はA−A線に沿った模式断面図、である。 図2(a)は第1の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図2(b)はA−A線に沿った模式断面図、である。 図3(a)は第2の実施形態にかかる実装部材の模式平面図、図3(b)はA−A線に沿った模式断面図、図3(c)はA−A線に沿った変型例の模式断面図、である。 図4(a)は第2の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図4(b)はA−A線に沿った模式断面図、である。 図5(a)は第1の実施形態の変形例にかかる実装部材を用いたい光結合装置の模式斜視図、図5(b)はA−A線に沿った模式断面図、図5(c)は封止前の模式斜視図、である。 図6(a)〜(h)は、比較例にかかる対向型光結合装置の製造工程を表す模式図である。 図7(a)は切断前の絶縁基板の模式平面図、図7(b)はB−B線に沿った模式断面図、である。 第1の実施形態にかかる光結合装置の構成図である。 第2の実施形態の変形例にかかる実装部材を用いた光結合装置の模式斜視図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1(a)は第1の実施形態にかかる実装部材の模式平面図、図1(b)はA−A線に
沿った模式断面図、である。
実装部材は、絶縁基板10と、第1ダイパッド部40と、第1の端子20と、第2の端
子30と、を有する。
絶縁基板10は、矩形状の第1の面10aと、第1の面10aとは反対の側の第2の面
10bと、第1の側面10cと、第1の側面10cに対向する第2の側面10dと、第3
の側面10eと、第3の側面10eに対向する第4の側面10fと、を有し、第1の面1
0aから第2の面10bに通じる貫通孔10gが設けられる。絶縁基板10は、ガラスフ
ァイバーなどからなり、0.1〜0.5mmなどの厚さとすることができる。
絶縁基板10の第1の側面10cと第2の側面10dとには、切り欠き部10hを設け
ることができる。切り欠き部10hの内壁には導電部を設けることができる。
第1の端子20は、たとえば、2つの導電領域21、22を有する。それぞれの導電領
域21、22は、第1の側面10cの導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域領域と、が接続される。第1の側面10
cの導電領域と、回路基板などの配線部と、を半田フィレットなどで接着すると、半田材
の接合状態の確認が容易である。図1に表すように、第1の側面10cに切り欠き部10
hを設け、切り欠き部10hの表面に導電領域を設けてもよい。
同様に、第2の端子30は、たとえば、2つの導電領域31、32を有する。それぞれ
の導電領域31、32は、切り欠き部10hに設けられた導電領域を介して、第1の面1
0aに設けられた導電領域と、第2の面10bに設けられた導電領域と、が接続される。
第1パッド部40は、第1の面10aに設けられる。第2の端子30は、貫通孔10g
の内部に充填された導電性ペースト層またはメッキ層または側壁導電領域などにより、第
1ダイパッド部40と接続する。第2の端子30は、第1の端子20とは絶縁される。
第1ダイパッド部40、第1の端子20、および第2の端子30、の導電領域は、絶縁
基板10の第1の面10aの上に設けられたCu箔、およびその上に積層されたNi、A
uなどのメッキ層などからなるものすることができる。また、上方からみて、第1ダイパ
ッド部40と、第1の端子20と、第2の端子30と、は、絶縁基板10の第1の面10
a上において互いに離間する。
図2(a)は第1の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図2
(b)はA−A線に沿った模式断面図、である。
光結合装置は、図1の実装部材5と、受光素子50と、発光素子60と、封止樹脂層9
0と、を有する。受光素子50は、第1ダイパッド部40に接着され受光面を上面に有す
る。発光素子60は、裏面から、受光素子50の受光面に向けて光を照射する。接着層5
2は、透光性と絶縁性を有し、受光素子50の上面に発光素子60を接着する。接着層5
2はポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などを含む絶縁ペーストなどからな
り、封止樹脂層90はエポキシ樹脂やシリコーン樹脂などからなるものとすることができ
る。
また、発光素子60のアノード電極と、カソード電極と、は、第1の端子21、22に
それぞれボンディングワイヤなどで接続される。また、受光素子50の第1の面に設けら
れた一方の電極は、第2の端子32にボンディングワイヤなどで接続される。また、受光
素子50の他方の電極(たとえば、裏面に設けられる)は、第1ダイパッド部40に接着
され、貫通孔10gを介して、第2の端子31に接続される。
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、を覆い発光素子60、受光素子50、ボンディングワイヤなどを保護する。上方から
みて、第1ダイパッド部40と、第1の端子20と、第2の端子30と、は、絶縁基板1
0の第1の面10a上において互いに離間している。このため、封止樹脂層90は、絶縁
基板10の第1の面10aと密着し、高い耐湿性や信頼性を保つことができる。
図3(a)は第2の実施形態にかかる実装部材の模式平面図、図3(b)はA−A線に
沿った模式断面図、図3(c)はA−A線に沿った変型例の模式断面図、である。
実装部材5は、絶縁基板10と、第1の端子20と、第2の端子30と、を有する。
絶縁基板10は、矩形状の第1の面10aと、第1の面10aとは反対の側の第2の面
10bと、第1の側面10cと、第1の側面10cに対向する第2の側面10dと、第3
の側面10eと、第3の側面10eに対向する第4の側面10fと、を有する。
絶縁基板10の第1の側面10cと第2の側面10dとには、切り欠き部10hを設け
ることができる。切り欠き部10hの側面には導電領域を設けることができる。
第1の端子20は、2つの導電領域21、22を有する。それぞれの導電領域21、2
2は、切り欠き部10hに設けられた導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域と、が接続される。
第2の端子30は、2つの導電領域31、32を有する。それぞれの導電領域31、3
2は、切り欠き部10hに設けられた導電領域を介して、第1の面10aに設けられた導
電領域と、第2の面10bに設けられた導電領域と、が接続される。第2の端子30と、
第1の端子20と、は絶縁される。
図3(b)において、第1の端子20と、第2の端子30と、は、AuまたはAgを含
む表面保護層を有する第1導電領域AAと、第1導電領域AAの表面保護層とは異なり、
Cuなどを表面とする第2導電領域BBと、を含む。また、上方からみて、第1の端子2
0と、第2の端子30と、は、絶縁基板10の第1の面10a上で互いに離間する。
Cuは、主電流経路となる。また、第1導電領域AAは、Cuと、その上に設けられA
uやAgと、を含み、半導体素子の接着やワイヤボンディングを確実に行うために設けら
れる。
しかしながら、第1導電領域AAにおいて、AuやAgは、封止樹脂層90との密着性
が不十分であり、耐湿性や信頼性が十分ではない。このため、Cuを形成したのち、第2
導電領域BBとする領域をマスクなどで覆いAuやAgを形成しない。このようにして、
封止樹脂層90と、第2の端子31のCuを表面層とする第2導電領域BBと、の密着性
を高めることができる。
または、図3(c)に表すように、Cuの上にAuまたはAgなどを含む表面保護層2
3、33が設けられた第1および第2の端子20、30の上に、第1導電領域AAにマス
クを設けるなどをして第2導電領域BBとする。第2導電領域BBは、封止樹脂層90と
の密着性が良好なCu、Ni、Pdなどを表面に含むものか、または、少なくとも数nm
程度の酸化膜などを表面に含むものとする。第1導電領域AAの表面に比べ第2導電領域
BBの表面の酸化物の厚さを厚くすることが望ましい。
図4(a)は第2の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図4
(b)はA−A線に沿った模式断面図、である。
光結合装置は、図3の実装部材5と、第2の端子31に接着され、受光面を上面に有す
る受光素子50と、受光面に光を照射する発光素子60と、透光性と絶縁性を有し、受光
素子50の上面に発光素子60を接着する接着層52と、封止樹脂層90と、を有する。
また、発光素子60のアノード電極と、カソード電極と、は、第1の端子21、22の
うち、第1導電領域AAにそれぞれボンディングワイヤなどで接続される。また、受光素
子50の第1の面10aに設けられた一方の電極は、第2の端子32にボンディングワイ
ヤなどで接続される。受光素子50の他方の電極は、第2の端子31に接着される。
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、それぞれの第1導電領域AAとそれぞれの第2の端子31の上の第2導電領域BBを
覆い内部を保護する。このため、封止樹脂層90は、実装部材5と密着し、高い耐湿性と
信頼性を保つことができる。
図5(a)は第1の実施形態の変形例にかかる実装部材を用いた光半導体装置の模式斜
視図、図5(b)はA−A線に沿った模式断面図、図5(c)は封止前の模式斜視図、で
ある。
実装部材5は、第1の端子20と、第1ダイパッド部40と、の間の第1の面10aの
領域に設けられた第2ダイパッド部41をさらに有する。
第1の実施形態の変形例にかかる実装部材5は、上方からみて、第1ダイパッド部40
と、第2ダイパッド部41と、第1の端子20と、第2の端子30と、は、絶縁基板10
の第1の面10a上で互いに離間する。
光結合装置は、実装部材5と、第1ダイパッド部40に接着されたMOSFET70と
、第2ダイパッド部41に接着され、受光面を上面に有する受光素子50と、受光面に光
を照射する発光素子60と、透光性と絶縁性を有し、受光素子50の上面に発光素子60
を接着する接着層52と、封止樹脂層90と、を有する。また、受光面を上面に有する受
光素子50と、受光面に光を照射する発光素子60とを透明シリコーン樹脂89(破線で
表す)などで覆ってもよい。
MOSFET70は、1つでもよいが、本図では、ソース・コモン接続された2つの素
子を含むものとする。それぞれのMOSFET70のチップ裏面をドレインとすると、第
2の端子31、32は、それぞれのMOSFETのドレインとなる。
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、導電領域21、22、31、32と、MOSFET70と、を覆い内部を保護する。
受光素子50と、発光素子60と、を透明シリコーン樹脂89などで覆った場合、実装部
材5は、MOSFET70のマウントベッドの外縁と封止樹脂層90の外縁との距離DD
を40μmなど、また受光素子50のマウントベッドの外縁と封止樹脂層90の外縁との
距離EEを70μmなどとすると、封止樹脂層90は、絶縁基板10の第1の面10aと
密着し、高い耐湿性と信頼性を保つことができる。
(表1)は、封止樹脂層外縁と、マウントベッド外縁と、の間に距離に対するグロース
リークテスト不良率とを表す。
Figure 2016195276
(表1)に表すように、受光素子50のマウントベッド外縁と封止樹脂層90外縁との
距離EEは、MOSFET70のマウントベッドの外縁と封止樹脂層90の外縁との距離
DDより長くする必要がある。、さらに、距離DDが最小数値の時、距離EEは距離DD
よりも少なくとも15μm以上長いことが好ましい。または、距離EEが最小数値のとき
、距離DDは(距離EE−15μm)よりも長いことが好ましい。この結果、MOSFE
T70、発光素子60、受光素子50、およびこれらを接続するボンディングワイヤは、
高温、高湿の環境であっても、高い長期信頼性を保つことができる。
光結合装置は、実装部材5と、第1ダイパッド部40に接着されたMOSFET70
と、第2ダイパッド部41に接着され、受光面を上面に有する受光素子50と、受光面に
光を照射する発光素子60と、第1および第2の端子20、30が設けられ、最小構成面
積で、設計される。一実施例として、実装部材5の面積を3.6mm2程度にすることが
できる。その時のMOSFET70は0.28mm2、受光素子50は0.58mm2等
することができ、実装部材5に対する各素子の面積比率は約32%、また、第1ダイパッ
ド部40と、第2ダイパッド部41の実装部材5に対する面積比率は61%とする事がで
き従来に比べて大幅小型ができると共に、第1の面10aと封止樹脂層90と密着は39
%確保でき、高温、高湿の環境であっても、高い長期信頼性を保つことができる。この密
着面積を下回る場合は、封止樹脂層90の外縁からの剥離等により、長期信頼性を保つこ
とができなかった。
図5(b)に表すA−A線に沿った模式断面図において、実装部材5と、第1ダイパッ
ド部40に接着されたMOSFET70と、第2ダイパッド部41に接着され、受光面を
上面に有する受光素子50と、受光面に光を照射する発光素子60と、発光素子50の電
極と第1の端子20を結合するボンディングワイアーBW1、BW2からなる垂直方向の
高さは、0.94mm程度にすることができ、その公差最大0.11mmを取っても、1
.05mmとなり、ボンディングワイアーBW1、BW2の上面が封止樹脂層90からは
み出しことがなく、長期信頼性を保つことができる最小の、実装部材5と封止樹脂層90
の合計厚1,3mmを設計することができる。更には、透明シリコーン樹脂89を含むボ
ンディングワイアーBW1、BW2と封止樹脂層90外縁との距離FFを0.11mmと
し、1,16mmまでは、同じく信頼性を得ることができた。この距離FFは、少なくと
も上面から見た封止樹脂層90外縁と受光素子50との距離EEと同じく70μmとする
ことができる。高精度の金型を用いて30μm程度にすることも可能である。また、図5
(c)に表すように、絶縁基板10の側面に設けられた切り欠き部の内壁面には、メッキ
などにより形成された内壁導電領域(31m、32mなど)を設け、導電領域21、22
、31、32にそれぞれ接続させることができる。
図6(a)〜(h)は、比較例にかかる対向型光結合装置の製造工程を表す模式図であ
る。すなわち、図6(a)は発光側リードフレームの部分模式側面図、図6(b)はその
部分模式平面図、図6(c)は受光側リードフレームの部分模式側面図、図6(d)はそ
の部分模式平面図、図6(e)は2つのリードフレームを対向させた模式側面図、図6(
f)はチップを光透過性樹脂で覆った構造の模式断面図、図6(g)は光透過性樹脂と、
リードフレームとを光遮断性樹脂で成型した構造の模式断面図、図6(h)はリードカッ
ト後の模式断面図、である。
図6(a)、(b)に表されるように、発光素子111が発光側リードフレーム100
に接着される。なお、図6(a)は、C−C線に沿った部分模式断面図である。図6(c
)、(d)に表されるように、受光素子121および2つのMOSFET131、132
が受光側リードフレーム200に接着される。なお、図6(c)は、D−D線に沿った部
分模式断面図である。
発光側リードフレーム110と、受光側リードフレーム200と、を、図6(e)のよ
うに、互いに対向させる。発光素子110と、受光素子120と、2つのMOSFET
131、132と、を光透過性樹脂160で覆う。光透過性樹脂160の形状は、表面張
力などにより決められ光伝搬経路となる。
さらに、図6(g)に表すように、光透過性樹脂160と、発光側リードフレーム10
0と、受光側リードフレーム200と、を光遮断性樹脂170により封止する。さらに、
図6(h)に表すように、発光側リードフレーム100および受光側リードフレーム20
0をカットおよびフォーミングなどにより光結合装置とする。
比較例では、リードフレームと光遮断性樹脂170の端面との間の厚さ、や光透過性樹
脂160と光遮断性樹脂170の端面との間の厚さ、は、たとえば、0.5mm以上とし
、熱応力により光遮断性樹脂170のクラックの発生を抑制する必要がある。このため、
光結合装置の小型化・薄型化が困難である。また、比較例の構造では、第1の実施形態の
実装部材を用いた基板構造と比べて、取り数が少なく、量産性を高めることが困難である
図7(a)は第1の実施形態の実装部材の変形例の切断前の模式平面図、図7(b)は
B−B線に沿った模式断面図、である。
絶縁基板10の変形例では、第1ダイパッド部40と第2の端子30とを接続するため
の貫通孔10gと、第1および第2の端子20、30の切り欠き部10hのための貫通孔
と、分離溝部94と、が設けられる。発光素子や受光素子の接着やワイヤボンディングを
行ったのち、封止樹脂層90が設けられる。この場合、封止樹脂層90は、分離溝部94
内に充填され、さらに硬化される。
図7(b)には、MOSFET70が第1ダイパッド部40に接着されているものとす
る。第3の側面10eと第4の側面10fとは、分離工程ののち、分離溝部94内に充填
された封止樹脂層90により覆われる。このため、絶縁基板10との密着性をさらに高め
ることができるので、MOSFET70の外縁と封止樹脂層90の外縁との距離GGを、
分離溝部94を設けない場合よりも短くすることができる。なお、分離溝部94は、細長
い貫通孔や細長い凹部などとすることができる。
図8は、図5に表す光結合装置の構成図である。
受光素子50は、制御回路50aをさらに有することができる。制御回路50aは、フ
ォトダイオードアレイ50bの第1の電極と、第2の電極と、にそれぞれ接続されている
。このような構成とすると、ソース・コモン接続されたMOSFET70のそれぞれのゲ
ートに電圧を供給できる。
MOSFET70は、たとえば、nチャネルエンハンスメント型とすることができる。
MOSFET70は、フォトダイオードアレイ50bの第2の電極と接続される。それぞ
れのゲートは、第1の電極と接続され、それぞれのドレインDは、出力端子となる。
光信号がオンのとき、MOSFET70はともにオンとなり第2の端子(出力端子)3
0を介して、電源や負荷を含む外部回路と接続される。他方、光信号がオフのとき、MO
SFET70はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とする
と、リニアー出力が可能となり、アナログ信号やAC信号の切り替えが容易となる。
図9は、第2の実施形態の変形例にかかる実装部材を用いた光結合装置の模式斜視図で
ある。
実装部材5は、第1の端子20と、第2の端子30と、の間の第1の面10aの領域に
設けられた第2ダイパッド部41をさらに有する。
上方からみて、第2ダイパッド部41と、第1の端子20と、第2の端子30と、は、
絶縁基板10の第1の面10a上で互いに離間する。MOSFET70は、第2の端子3
0の2つの導電領域31、32に選択的に設けられた第1導電領域AAにそれぞれ接着さ
れる。
光結合装置は、実装部材5と、第2の端子31、32に接着されたMOSFET70と
、ダイパッド部42に接着され、受光面を上面に有する受光素子50と、受光面に光を照
射する発光素子60と、透光性と絶縁性を有し、受光素子50の上面に発光素子60を接
着する接着層52と、封止樹脂層90と、を有する。
MOSFET70は、1つでもよいが、本図では、ソース・コモン接続された2つの素
子を含むものとする。それぞれのMOSFET70のチップ裏面をドレインとすると、第
2の端子31、32は、それぞれのMOSFETのドレインとなる。
封止樹脂層90は、受光素子50と、発光素子60と、絶縁基板10の第1の面10a
と、第2の端子30の第2導電領域BBとを覆い内部を保護する。MOSFET70、発
光素子60、受光素子50は、高温、高湿の環境であっても、高い長期信頼性を保つこと
ができる。
図5および図9に表す光結合装置は、小型化・薄型化が容易であり、量産性に富む。か
つ、封止樹脂層90と、実装部材5、との密着性が高められ、耐湿性が改善できる。この
ため、高温・高湿環境でも信頼性を高く保つことができる。
これらの光結合装置は、産業用機器、事務用機器、家電機器などにおいて広く用いるこ
とができる。このため、異なる電源を内蔵する機器において、動作を正常かつ安定に保つ
ことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
10 絶縁基板、10a 第1の面、10b 第2の面、10c 第1の側面、10d
第2の側面、10e 第3の側面、10f 第4の側面、10g 貫通孔、10h 切り
欠き部、20、21、22 第1の端子、30、31、32 第2の端子、40 第1ダ
イパッド部、41 第2ダイパッド部、 50 受光素子、52 接着層、60 発光素
子、70 MOSFET、90 封止樹脂層、AA 第1導電領域、BB 第2導電領域

Claims (5)

  1. 第1の面と、前記第1の面とは反対の側の第2の面と、を有する絶縁基板を含む実装部材
    と、
    第1導電領域を含み、前記第1の面に設けられた第1の端子と、
    第2導電領域を含み、前記第1導電領域の材料と同じ材料を含む前記第1の面に設けられ
    た第2の端子と、
    前記第1導電領域の材料とは異なる材料を含む第3導電領域を有し、前記第1導電領域と
    前記第2導電領域の間に前記第1導電領域と前記第2導電領域から離間して設けられたダ
    イパッド部と、
    前記第3導電領域の上に設けられた受光素子と、
    前記受光素子の上に設けられた発光素子と、
    前記第3導電領域の上に設けられたMOSFETと、
    前記受光素子と、前記発光素子と、前記MOSFETと、前記絶縁基板の前記第1の面と
    、前記第1導電領域と、前記第2導電領域と、を覆う封止樹脂層と、
    を有する半導体装置。
  2. 前記第2導電領域と前記第3導電領域を電気的に接続する導電層が、前記第1の面から前
    記第2の面に通じる貫通孔に設けられた請求項1に記載の半導体装置。
  3. 前記絶縁基板は、第1の側面と、前記第1の側面とは反対の側の第2の側面とを有し、
    前記第1の端子が前記第1の側面に設けられ、前記第2の端子が前記第2の側面に設けら
    れ、
    前記第1の側面と前記第2の側面には、切り欠き部が設けられている請求項1または2に
    記載の半導体装置。
  4. 前記第3導電領域は、前記第1の端子側に設けられた第1部分と前記第1部分から離間し
    、前記第2の端子側に設けられた第2部分とを有し、
    前記受光素子は、前記第1部分に設けられ、前記MOSFETは、前記第2部分に設けら
    れた請求項1から3に記載の半導体装置。
  5. 前記第1部分と前記封止樹脂層の外縁との距離は、前記第2部分と前記封止樹脂層の外縁
    との距離より長い請求項4に記載の半導体装置。
JP2016144746A 2016-07-22 2016-07-22 半導体装置 Active JP6329596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016144746A JP6329596B2 (ja) 2016-07-22 2016-07-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016144746A JP6329596B2 (ja) 2016-07-22 2016-07-22 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013189400A Division JP5985452B2 (ja) 2013-09-12 2013-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2016195276A true JP2016195276A (ja) 2016-11-17
JP6329596B2 JP6329596B2 (ja) 2018-05-23

Family

ID=57322988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016144746A Active JP6329596B2 (ja) 2016-07-22 2016-07-22 半導体装置

Country Status (1)

Country Link
JP (1) JP6329596B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599445A (zh) * 2018-12-26 2019-04-09 西南技术物理研究所 一种背光半导体光电类芯片及其互连方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Icパッケージ、光センサicパッケージおよびこれらの組立方法
US6445008B1 (en) * 2001-10-25 2002-09-03 Opto Tech Corporation Photo sensing device and the manufacturing method thereof
JP2002359392A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Works Ltd 半導体リレー
JP2005064513A (ja) * 2003-08-14 2005-03-10 Agilent Technol Inc オプトカプラおよびオプトカプラ製造方法
JP2010034103A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
JP2015056531A (ja) * 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Icパッケージ、光センサicパッケージおよびこれらの組立方法
JP2002359392A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Works Ltd 半導体リレー
US6445008B1 (en) * 2001-10-25 2002-09-03 Opto Tech Corporation Photo sensing device and the manufacturing method thereof
JP2005064513A (ja) * 2003-08-14 2005-03-10 Agilent Technol Inc オプトカプラおよびオプトカプラ製造方法
JP2010034103A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
JP2015056531A (ja) * 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599445A (zh) * 2018-12-26 2019-04-09 西南技术物理研究所 一种背光半导体光电类芯片及其互连方法

Also Published As

Publication number Publication date
JP6329596B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
JP5985452B2 (ja) 半導体装置
JP5865859B2 (ja) 光結合装置
TWI587537B (zh) Optocoupler
JP5806994B2 (ja) 光結合装置
JP7240148B2 (ja) 光結合装置
JP2015177056A (ja) フォトリレー
JP2015177052A (ja) 光結合装置
JP6216418B2 (ja) 半導体装置
JP2023033627A (ja) 光結合装置
JP6329596B2 (ja) 半導体装置
JP2020047778A (ja) 光結合装置
US11611009B2 (en) Semiconductor device
JP6226393B2 (ja) 光結合装置
JP2015195401A (ja) 光結合装置
US20220406980A1 (en) Semiconductor device, method for manufacturing same, and substrate
JP2001102518A (ja) 電力用半導体装置
US20240194660A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP2019021671A (ja) パワーモジュール
JP2018174223A (ja) 電子部品用配線基板、電子部品及びその製造方法
JP2002110892A (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170929

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180420

R150 Certificate of patent or registration of utility model

Ref document number: 6329596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150