JP2016189418A - High frequency matching circuit board and microwave semiconductor device - Google Patents
High frequency matching circuit board and microwave semiconductor device Download PDFInfo
- Publication number
- JP2016189418A JP2016189418A JP2015069358A JP2015069358A JP2016189418A JP 2016189418 A JP2016189418 A JP 2016189418A JP 2015069358 A JP2015069358 A JP 2015069358A JP 2015069358 A JP2015069358 A JP 2015069358A JP 2016189418 A JP2016189418 A JP 2016189418A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- ceramic layer
- dielectric constant
- ceramic
- impedance matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体素子と入力及び出力先のインピーダンス(一般的には50オーム)との間でインピーダンス変換をする高周波整合回路基板、及びそれを用いた例えば地上マイクロ波通信装置、衛星通信装置等の増幅器として用いるマイクロ波半導体装置に関する。 The present invention relates to a high-frequency matching circuit board that performs impedance conversion between a semiconductor element and input and output destination impedance (generally 50 ohms), and a terrestrial microwave communication device, satellite communication device, and the like using the same. The present invention relates to a microwave semiconductor device used as an amplifier.
マイクロ波半導体装置は地上マイクロ波通信、衛星通信分野等で使用される。これらの分野における近年の通信容量の大容量化及びシステムの小型化に伴い、マイクロ波半導体装置において高出力化及び小型化が求められている。通常、半導体素子を並列に接続することにより高出力化を実現する。その並列接続する半導体素子には通常、ガリウム砒素(GaAs)や窒化ガリウム(GaN)といった低インピーダンス(1オーム以下)の化合物半導体素子が用いられる。入力及び出力先のインピーダンスは一般的に50オームであり、その50オームから半導体素子のインピーダンスへインピーダンス変換をする必要がある。 Microwave semiconductor devices are used in terrestrial microwave communication, satellite communication fields, and the like. With recent increases in communication capacity and system miniaturization in these fields, high output and miniaturization are required in microwave semiconductor devices. Usually, high output is realized by connecting semiconductor elements in parallel. As the semiconductor elements connected in parallel, a compound semiconductor element having a low impedance (1 ohm or less) such as gallium arsenide (GaAs) or gallium nitride (GaN) is usually used. The impedance of the input and output destination is generally 50 ohms, and it is necessary to convert the impedance from the 50 ohms to the impedance of the semiconductor element.
インピーダンスを変換する手段として、一般的には、金属のパッケージ内において半導体素子と入力及び出力先との間にそれぞれインピーダンスを変換する適正な特性インピーダンスを実現した整合回路基板を配置し、電力を効率良く伝達させる。特性インピーダンスは、単層のセラミック基板の誘電率、基板厚み、線路幅により決まる。しかし、単一の単層セラミック基板の誘電率及び基板厚みには調整の限界があり、線路幅にもマイクロ波半導体装置のサイズ、電流容量の制約があるため、実現できる特性インピーダンスの幅に限界があり電力を効率良く伝達させるのは困難である。 As a means of converting impedance, generally, a matching circuit board that realizes appropriate characteristic impedance that converts impedance between a semiconductor element and an input and output destination in a metal package is arranged to make power efficient. Communicate well. The characteristic impedance is determined by the dielectric constant, substrate thickness, and line width of the single layer ceramic substrate. However, there are limits to the adjustment of the dielectric constant and thickness of a single single-layer ceramic substrate, and the line width is also limited by the size and current capacity of the microwave semiconductor device. It is difficult to transmit power efficiently.
そのため、複数の単層セラミック基板を有する整合回路を入力及び出力側それぞれに用いている。しかし、パッケージに搭載する部品点数が多く、製造に多くの時間が必要である。 Therefore, a matching circuit having a plurality of single-layer ceramic substrates is used for each of the input and output sides. However, the number of parts to be mounted on the package is large, and a lot of time is required for manufacturing.
これに対し、特許文献1に開示された整合回路基板は、1枚で基板厚み一定の単層セラミック基板の中で入力側から出力側に向けて階段状または漸次に誘電率を変化させることにより適正な特性インピーダンスを実現し、部品点数増加の問題を解決している。 On the other hand, the matching circuit board disclosed in Patent Document 1 is a single-layer ceramic board having a constant board thickness, and changes the dielectric constant stepwise or gradually from the input side to the output side. Appropriate characteristic impedance is achieved to solve the problem of increasing the number of parts.
また、特許文献2に開示された整合回路基板は、整合回路基板の裏面側のインピーダンス整合回路が形成された部分に空洞部を設け、その空洞部の厚みを変化させることにより適正な特性インピーダンスを実現し、部品点数増加の問題を解決している。また、空洞部に異なる誘電率の材料を充填することにより特性インピーダンスを実現する自由度を向上させている。
In addition, the matching circuit board disclosed in
しかし、特許文献1、2では単一面でインピーダンス整合回路が構成されているため、高周波整合回路基板が大きくなるという問題があった。
However,
本発明は、上述のような課題を解決するためになされたもので、その目的は50オームから半導体素子のインピーダンスへ電力を効率良く伝達させることができ、部品点数の増加を防ぎ、更なる小型化を実現することができる高周波整合回路基板及びマイクロ波半導体装置を得るものである。 The present invention has been made in order to solve the above-described problems. The object of the present invention is to efficiently transmit power from 50 ohms to the impedance of a semiconductor element, to prevent an increase in the number of parts, and to further reduce the size. It is possible to obtain a high-frequency matching circuit substrate and a microwave semiconductor device that can be realized.
本発明に係る高周波整合回路基板は、下方に順に積層された第1、第2、第3、第4及び第5のセラミック層と、前記第1のセラミック層の上面に設けられ、半導体素子に接続される第1のインピーダンス整合回路と、前記第1のセラミック層と前記第2のセラミック層の間において前記第1のインピーダンス整合回路の直下に設けられた第1のグランドパターンと、前記第2のセラミック層と前記第3のセラミック層の間に設けられた第2のインピーダンス整合回路と、前記第3のセラミック層と前記第4のセラミック層の間において前記第2のインピーダンス整合回路の直下に設けられた第2のグランドパターンと、前記第4のセラミック層と前記第5のセラミック層の間に設けられた第3のインピーダンス整合回路と、前記第5のセラミック層の下面において前記第3のインピーダンス整合回路の直下に設けられた第3のグランドパターンと、前記第1及び第2のセラミック層を貫通し、前記第1及び第2のインピーダンス整合回路を互いに電気的に接続する第1のヴィアホールと、前記第3及び第4のセラミック層を貫通し、前記第2及び第3のインピーダンス整合回路を互いに電気的に接続する第2のヴィアホールとを備え、前記第1のセラミック層の誘電率は前記第3のセラミック層の誘電率より大きく、前記第3のセラミック層の誘電率は前記第5のセラミック層の誘電率より大きいことを特徴とする。 A high-frequency matching circuit board according to the present invention is provided on the upper surface of the first, second, third, fourth, and fifth ceramic layers sequentially stacked below, and on the semiconductor element. A first impedance matching circuit to be connected; a first ground pattern provided immediately below the first impedance matching circuit between the first ceramic layer and the second ceramic layer; and the second A second impedance matching circuit provided between the third ceramic layer and the third ceramic layer, and directly below the second impedance matching circuit between the third ceramic layer and the fourth ceramic layer. A second ground pattern provided; a third impedance matching circuit provided between the fourth ceramic layer and the fifth ceramic layer; and the fifth ceramic circuit. A third ground pattern provided immediately below the third impedance matching circuit on the lower surface of the first layer and the first and second ceramic layers, and the first and second impedance matching circuits A first via hole electrically connected to each other and a second via hole penetrating the third and fourth ceramic layers and electrically connecting the second and third impedance matching circuits to each other; The dielectric constant of the first ceramic layer is larger than the dielectric constant of the third ceramic layer, and the dielectric constant of the third ceramic layer is larger than the dielectric constant of the fifth ceramic layer. .
本発明では、特性インピーダンスを決める要素の1つであるセラミック層の誘電率について、第1のセラミック層の誘電率が第3のセラミック層の誘電率より大きく、第3のセラミック層の誘電率が第5のセラミック層の誘電率より大きくなるように設定する。これにより、ヴィアホールの影響を最小限に抑えつつ、段階的に特性インピーダンスを変成することができるため、50オームから半導体素子のインピーダンスへ電力を効率良く伝達させることができる。また、セラミック層を積層することにより、部品点数の増加を防ぎ、更なる小型化を実現することができる。 In the present invention, the dielectric constant of the ceramic layer, which is one of the factors determining the characteristic impedance, is larger than the dielectric constant of the third ceramic layer, and the dielectric constant of the third ceramic layer is It sets so that it may become larger than the dielectric constant of a 5th ceramic layer. Thereby, the characteristic impedance can be transformed stepwise while minimizing the influence of the via hole, so that power can be efficiently transmitted from 50 ohm to the impedance of the semiconductor element. Further, by laminating ceramic layers, it is possible to prevent an increase in the number of parts and realize further miniaturization.
本発明の実施の形態に係る高周波整合回路基板及びマイクロ波半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A high-frequency matching circuit substrate and a microwave semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態1.
図1は、本発明の実施の形態1に係るマイクロ波半導体装置を示す斜視図である。半導体素子1の入力側と出力側にそれぞれ高周波整合回路基板2が接続されている。高周波整合回路基板2は、下方に順に積層されたセラミック層3a〜3eを備える。各セラミック層3a〜3eの誘電率及び厚みは50オームから半導体素子1のインピーダンスへ電力を効率良く伝達させる特性インピーダンスにより決められるが、誘電率は1〜300、厚みは50〜300μmであることが好ましい。
Embodiment 1 FIG.
FIG. 1 is a perspective view showing a microwave semiconductor device according to Embodiment 1 of the present invention. A high frequency
インピーダンス整合回路4aがセラミック層3aの上面に設けられている。半導体素子1は高周波整合回路基板2のインピーダンス整合回路4aのパターンにワイヤ5により接続される。
An impedance matching
グランドパターン6aがセラミック層3aとセラミック層3bの間においてインピーダンス整合回路4aの直下に設けられている。インピーダンス整合回路4bがセラミック層3bとセラミック層3cの間に設けられている。グランドパターン6bがセラミック層3cとセラミック層3dの間においてインピーダンス整合回路4bの直下に設けられている。インピーダンス整合回路4cがセラミック層3dとセラミック層3eの間に設けられている。グランドパターン6cがセラミック層3eの下面においてインピーダンス整合回路4cの直下に設けられている。
A
ヴィアホール7aがセラミック層3a,3bを貫通し、インピーダンス整合回路4a,4bを互いに電気的に接続する。ヴィアホール7bがセラミック層3c,3dを貫通し、インピーダンス整合回路4b,4cを互いに電気的に接続する。
The
ヴィアホール7cがセラミック層3b〜3eを貫通し、グランドパターン6a〜6cを互いに電気的に接続する。パッケージ端子とワイヤ接続されるパッケージ接続パッド8がセラミック層3aの上面において、インピーダンス整合回路4aとは分離して設けられている。ヴィアホール7dがセラミック層3a〜3eを貫通し、インピーダンス整合回路4cとパッケージ接続パッド8を互いに電気的に接続する。
Via
最上部表面(1層目)のインピーダンス整合回路4aはマイクロストリップライン、3層目、5層目のインピーダンス整合回路4b,4cはストリップラインを構成する。インピーダンス整合回路4a〜4cとグランドパターン6a〜6cはAu(金)等の金属膜で形成される。
The impedance matching
本実施の形態では、特性インピーダンスを決める要素の1つであるセラミック層の誘電率について、セラミック層3aの誘電率ε1がセラミック層3cの誘電率ε3より大きく、セラミック層3cの誘電率ε3がセラミック層3eの誘電率ε5より大きくなるように設定する(ε1>ε3>ε5)。これにより、ヴィアホールの影響を最小限に抑えつつ、段階的に特性インピーダンスを変成することにより50オームから半導体素子1のインピーダンスへ電力を効率良く伝達させることができる。また、セラミック層を積層することにより、部品点数の増加を防ぐことができる。
In the present embodiment, the dielectric constant ε1 of the ceramic layer 3a is larger than the dielectric constant ε3 of the
また、上記の構造により、信号を平面の1方向に流すだけでなく、ヴィアホールを介してパターンを折り返して逆方向にも信号を流すことができる。従って、高周波整合回路基板2の線路長方向の長さを1/3程度まで短縮することができるため、更なる小型化を実現することができる。
Further, with the above structure, not only the signal can flow in one direction on the plane, but also the signal can flow in the reverse direction by folding the pattern through the via hole. Accordingly, the length of the high-frequency
また、セラミック層3b,3dの誘電率ε2,ε4は空気の誘電率1に近い(ε2,ε4≒1)。これにより、内層のインピーダンス整合回路4b,4cをマイクロストリップラインに近づけることができる。または、セラミック層3bの誘電率ε2がセラミック層3cの誘電率ε3と同じで、セラミック層3dの誘電率ε4がセラミック層3eの誘電率ε5と同じでもよい(ε1>ε2=ε3>ε4=ε5)。あるいは、セラミック層3bの誘電率ε2がセラミック層3cの誘電率ε3より大きく、セラミック層3dの誘電率ε4がセラミック層3eの誘電率ε5より大きくてもよい(ε1>ε2>ε3>ε4>ε5)。
Further, the dielectric constants ε2 and ε4 of the
また、セラミック層3aは最も高い誘電率を有し、半導体素子1のインピーダンス(数オーム)に近い特性インピーダンスを実現するため、電気特性に大きく影響する。このセラミック層3aを最上層とし、そのセラミック層3aの上面に設けられたインピーダンス整合回路4aのパターンに半導体素子1をワイヤ5により接続することで、電気特性の微調整が可能となる。
In addition, the ceramic layer 3a has the highest dielectric constant and realizes a characteristic impedance close to the impedance (several ohms) of the semiconductor element 1, and thus greatly affects the electrical characteristics. By using the ceramic layer 3a as the uppermost layer and connecting the semiconductor element 1 to the pattern of the
実施の形態2.
図2は、本発明の実施の形態2に係るマイクロ波半導体装置を示す斜視図である。実施の形態1では半導体素子1の入力側と出力側にそれぞれ高周波整合回路基板2が接続されていたが、本実施の形態では1つの高周波整合回路基板2においてインピーダンス整合回路4a〜4cが2つに分離し、半導体素子1の入力と出力にそれぞれ接続される入力整合回路と出力整合回路を構成する。半導体素子1が搭載される半導体素子搭載パターン9が入力整合回路と出力整合回路の間においてセラミック層3aの上面に設けられている。ヴィアホール7eがセラミック層3a〜3eを貫通して半導体素子搭載パターン9をグランドパターン6cに電気的に接続する。パッケージ接続パッド8が入力側と出力側にそれぞれに設けられている。
FIG. 2 is a perspective view showing a microwave semiconductor device according to the second embodiment of the present invention. In the first embodiment, the high-frequency
このように入力側と出力側のインピーダンス整合回路を一体化し、それらの間に半導体素子搭載パターン9を設けることにより、入力側と出力側のインピーダンス整合回路と半導体素子1との位置の誤差が小さくなり特性安定化が期待できる。 Thus, by integrating the impedance matching circuit on the input side and the output side and providing the semiconductor element mounting pattern 9 between them, the positional error between the impedance matching circuit on the input side and the output side and the semiconductor element 1 is small. Stabilized characteristics can be expected.
なお、上記の実施の形態1,2ではセラミック層を5つ積層した6層構造について説明したが、積層するセラミック層の数はこの限りではない。 In the first and second embodiments, the six-layer structure in which five ceramic layers are stacked has been described. However, the number of ceramic layers to be stacked is not limited to this.
1 半導体素子、2 高周波整合回路基板、3a〜3e セラミック層、4a〜4c インピーダンス整合回路、5 ワイヤ、6a〜6c グランドパターン、7a〜7e ヴィアホール、9 半導体素子搭載パターン DESCRIPTION OF SYMBOLS 1 Semiconductor element, 2 High frequency matching circuit board, 3a-3e Ceramic layer, 4a-4c Impedance matching circuit, 5 wires, 6a-6c Ground pattern, 7a-7e Via hole, 9 Semiconductor element mounting pattern
Claims (6)
前記第1のセラミック層の上面に設けられ、半導体素子に接続される第1のインピーダンス整合回路と、
前記第1のセラミック層と前記第2のセラミック層の間において前記第1のインピーダンス整合回路の直下に設けられた第1のグランドパターンと、
前記第2のセラミック層と前記第3のセラミック層の間に設けられた第2のインピーダンス整合回路と、
前記第3のセラミック層と前記第4のセラミック層の間において前記第2のインピーダンス整合回路の直下に設けられた第2のグランドパターンと、
前記第4のセラミック層と前記第5のセラミック層の間に設けられた第3のインピーダンス整合回路と、
前記第5のセラミック層の下面において前記第3のインピーダンス整合回路の直下に設けられた第3のグランドパターンと、
前記第1及び第2のセラミック層を貫通し、前記第1及び第2のインピーダンス整合回路を互いに電気的に接続する第1のヴィアホールと、
前記第3及び第4のセラミック層を貫通し、前記第2及び第3のインピーダンス整合回路を互いに電気的に接続する第2のヴィアホールとを備え、
前記第1のセラミック層の誘電率は前記第3のセラミック層の誘電率より大きく、
前記第3のセラミック層の誘電率は前記第5のセラミック層の誘電率より大きいことを特徴とする高周波整合回路基板。 First, second, third, fourth, and fifth ceramic layers sequentially stacked below;
A first impedance matching circuit provided on an upper surface of the first ceramic layer and connected to a semiconductor element;
A first ground pattern provided immediately below the first impedance matching circuit between the first ceramic layer and the second ceramic layer;
A second impedance matching circuit provided between the second ceramic layer and the third ceramic layer;
A second ground pattern provided immediately below the second impedance matching circuit between the third ceramic layer and the fourth ceramic layer;
A third impedance matching circuit provided between the fourth ceramic layer and the fifth ceramic layer;
A third ground pattern provided immediately below the third impedance matching circuit on the lower surface of the fifth ceramic layer;
A first via hole that penetrates the first and second ceramic layers and electrically connects the first and second impedance matching circuits;
A second via hole penetrating the third and fourth ceramic layers and electrically connecting the second and third impedance matching circuits to each other;
The dielectric constant of the first ceramic layer is greater than the dielectric constant of the third ceramic layer,
The high frequency matching circuit board, wherein a dielectric constant of the third ceramic layer is larger than a dielectric constant of the fifth ceramic layer.
前記第4のセラミック層の誘電率は前記第5のセラミック層の誘電率と同じであることを特徴とする請求項1に記載の高周波整合回路基板。 The dielectric constant of the second ceramic layer is the same as the dielectric constant of the third ceramic layer;
The high frequency matching circuit board according to claim 1, wherein a dielectric constant of the fourth ceramic layer is the same as that of the fifth ceramic layer.
前記第4のセラミック層の誘電率は前記第5のセラミック層の誘電率より大きいことを特徴とする請求項1に記載の高周波整合回路基板。 The dielectric constant of the second ceramic layer is greater than the dielectric constant of the third ceramic layer,
The high frequency matching circuit board according to claim 1, wherein a dielectric constant of the fourth ceramic layer is larger than a dielectric constant of the fifth ceramic layer.
前記高周波整合回路基板は、
前記入力整合回路と前記出力整合回路の間において前記第1のセラミック層の上面に設けられ、前記半導体素子が搭載される半導体素子搭載パターンと、
前記第1、第2、第3、第4及び第5のセラミック層を貫通して前記半導体素子搭載パターンを前記第3のグランドパターンに電気的に接続する第3のヴィアホールとを更に備えることを特徴とする請求項1〜4の何れか1項に記載の高周波整合回路基板。 The first, second and third impedance matching circuits constitute an input matching circuit and an output matching circuit connected to the input and output of the semiconductor element, respectively.
The high-frequency matching circuit board is:
A semiconductor element mounting pattern provided on an upper surface of the first ceramic layer between the input matching circuit and the output matching circuit;
And a third via hole that penetrates the first, second, third, fourth, and fifth ceramic layers and electrically connects the semiconductor element mounting pattern to the third ground pattern. The high-frequency matching circuit board according to claim 1, wherein:
前記高周波整合回路基板の前記第1のインピーダンス整合回路のパターンにワイヤにより接続された前記半導体素子とを備えることを特徴とするマイクロ波半導体装置。 The high-frequency matching circuit board according to any one of claims 1 to 5,
A microwave semiconductor device comprising: the semiconductor element connected to a pattern of the first impedance matching circuit of the high-frequency matching circuit substrate by a wire.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015069358A JP6413887B2 (en) | 2015-03-30 | 2015-03-30 | High frequency matching circuit board and microwave semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015069358A JP6413887B2 (en) | 2015-03-30 | 2015-03-30 | High frequency matching circuit board and microwave semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189418A true JP2016189418A (en) | 2016-11-04 |
JP6413887B2 JP6413887B2 (en) | 2018-10-31 |
Family
ID=57239920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015069358A Active JP6413887B2 (en) | 2015-03-30 | 2015-03-30 | High frequency matching circuit board and microwave semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6413887B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291521A (en) * | 1992-04-21 | 1994-10-18 | Matsushita Electric Ind Co Ltd | High frequency multi-layer integrated circuit |
JPH08335836A (en) * | 1995-04-05 | 1996-12-17 | Matsushita Electron Corp | High frequency power amplifier circuit device |
JP2001196501A (en) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | Microwave circuit board |
JP2007281004A (en) * | 2006-04-03 | 2007-10-25 | Fuji Xerox Co Ltd | Multilayer wiring structural body and multilayer printed board |
-
2015
- 2015-03-30 JP JP2015069358A patent/JP6413887B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291521A (en) * | 1992-04-21 | 1994-10-18 | Matsushita Electric Ind Co Ltd | High frequency multi-layer integrated circuit |
JPH08335836A (en) * | 1995-04-05 | 1996-12-17 | Matsushita Electron Corp | High frequency power amplifier circuit device |
JP2001196501A (en) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | Microwave circuit board |
JP2007281004A (en) * | 2006-04-03 | 2007-10-25 | Fuji Xerox Co Ltd | Multilayer wiring structural body and multilayer printed board |
Also Published As
Publication number | Publication date |
---|---|
JP6413887B2 (en) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5383512B2 (en) | Connection terminal, package using the same, and electronic device | |
JP5189597B2 (en) | Connection terminal, package using the same, and electronic device | |
JP2009158511A (en) | Input/output terminal and package for housing semiconductor device | |
WO2005122247A1 (en) | Composite electronic component | |
US9491873B2 (en) | Element housing package, component for semiconductor device, and semiconductor device | |
JP6791719B2 (en) | Substrate for mounting electronic components, electronic devices and electronic modules | |
JP6224484B2 (en) | Directional coupler and high frequency module | |
JPH08335836A (en) | High frequency power amplifier circuit device | |
JP6413887B2 (en) | High frequency matching circuit board and microwave semiconductor device | |
JP5448393B2 (en) | Stacked semiconductor package and stacked semiconductor device | |
US6794724B2 (en) | Module for optical communications for converting light and differential signals | |
JP7131933B2 (en) | Packages for semiconductor devices and semiconductor devices | |
JP5709427B2 (en) | Device storage package and semiconductor device including the same | |
JP2017152560A (en) | Semiconductor element package and semiconductor device | |
JP2008251850A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP4249601B2 (en) | Wiring board | |
JP2015226015A (en) | Package for mounting electronic element and electronic device | |
WO2024014433A1 (en) | Wiring structure and electronic module | |
WO2022071008A1 (en) | High-frequency module and communication device | |
JP2011044847A (en) | Multilayer circuit, and package | |
JP5036591B2 (en) | Wiring board | |
JP5267913B2 (en) | High frequency components | |
JP6042773B2 (en) | INPUT / OUTPUT TERMINAL, INPUT / OUTPUT TERMINAL MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT PACKAGE AND SEMICONDUCTOR DEVICE USING THE SAME | |
JP6747901B2 (en) | Substrate for mounting electronic element and electronic device | |
JP2016140045A (en) | Substrate for mounting electronic element and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6413887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |