JP2016187241A - 力率改善回路 - Google Patents

Abstract

【課題】単独で制御を行うことができ、効率を向上することができる力率改善回路。
【解決手段】交流電圧を整流して直流電圧に変換し、直流電圧をリアクトルＬとスイッチング素子Ｑ１との直列回路を介してスイッチングし、リアクトルの回生エネルギーを整流平滑して所定の出力電圧を得る力率改善回路であって、スイッチング素子のオフ時に両端電圧が減衰振動する際のボトムに基づきオンタイミングを設定するボトムオン設定部１２〜１４と、出力電圧に基づきスイッチング素子のオン時間を設定するオン時間設定部Ｉ１，Ｑ１１，Ｃ１１，ＣＰ１と、オン時間設定部で設定されたオン時間とスイッチング素子のオフ時にリアクトルに流れる電流の回生期間との比率が所定値以下の場合にスイッチング素子を疑似共振させ、比率が所定値を超える場合に最初のボトムから１スキップして次のボトムになった時にスイッチング素子をオンさせるボトムスキップ制御部１６とを備える。
【選択図】図１

Description

本発明は、力率改善回路に関し、特に力率改善回路の軽負荷時の出力電圧制御に関する。

力率改善コンバータとＤＣ／ＤＣコンバータとを組み合わせたスイッチング電源装置が例えば、特許文献１に記載されている。このスイッチング電源装置は、ＤＣ／ＤＣコンバータに負荷の状態を検出する負荷状態検出部を有する。負荷状態検出部は、ＤＣ／ＤＣコンバータの負荷の状態が軽負荷であることを検出すると、ＤＣ／ＤＣコンバータは、力率改善コンバータに軽負荷検出信号を送出し、力率改善コンバータは、周波数を低減する。これにより、軽負荷時の効率を向上することができる。

特開２０１４−１３１４５５号公報

しかしながら、従来の力率改善回路では、力率改善コンバータとＤＣ／ＤＣコンバータとの組み合わせで負荷状態を検出していた。このため、力率改善コンバータ単独で制御を行うことはできなかった。

即ち、ＤＣ／ＤＣコンバータの負荷状態を検出して、検出信号を力率改善コンバータへ出力する構成であるため、実装上、各コンバータ間のパターン配線等に注意が必要であり、ノイズによる誤動作等も考えられる。このため、各コンバータ内で制御することが望ましかった。

本発明は、単独で制御を行うことができ、効率を向上することができる力率改善回路を提供することにある。

上記課題を解決するために、本発明は、交流電圧を整流して直流電圧に変換し、前記直流電圧をリアクトルとスイッチング素子との直列回路を介してスイッチングし、前記リアクトルの回生エネルギーを整流平滑して所定の出力電圧を得る力率改善回路であって、前記出力電圧に基づき前記スイッチング素子のオン時間を設定するオン時間設定部と、前記スイッチング素子のオフ時に両端電圧が減衰振動する際のボトムを検出するボトム検出部と、前記オン時間設定部で設定されたオン時間と前記スイッチング素子のオフ時に前記リアクトルに流れる電流の回生期間との比率が所定値以下の場合に前記スイッチング素子を疑似共振させ、前記比率が前記所定値を超える場合に最初のボトムから１スキップして次のボトムになった時に前記スイッチング素子をオンさせるボトムスキップ制御部とを備えることを特徴とする。

本発明によれば、ボトムスキップ制御部は、オン時間とリアクトル電流の回生期間との比率が所定値以下の場合にスイッチング素子を疑似共振させ、比率が所定値を超える場合に最初のボトムから１スキップして次のボトムになった時にスイッチング素子をオンさせるので、力率改善回路単独で制御を行うことができ、効率を向上することができる。

本発明の実施例１の力率改善回路の回路図である。 本発明の実施例１の力率改善回路の変形例の回路図である。 本発明の実施例１の力率改善回路の重負荷時において入力電圧が低いときの疑似共振及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。 本発明の実施例２の力率改善回路の軽負荷時において入力電圧が低いときの４スキップ制御及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。 本発明の実施例３の力率改善回路の重負荷時のＰＦＣ制御部の詳細な回路図である。 図５に示す実施例３の重負荷時における力率改善回路の入力電圧が低いときの疑似共振及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。 本発明の実施例４の力率改善回路の軽負荷時に１スキップ制御するＰＦＣ制御部の詳細な回路図である。 図７に示す実施例４の力率改善回路の入力電圧が低いとき及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。 本発明の実施例５の力率改善回路の軽負荷時に４スキップ制御するＰＦＣ制御部の詳細な回路図である。 図９に示す実施例５の力率改善回路のスキップ回路のスキップ入力に対するスキップ数を示す図である。 図９に示す実施例５の力率改善回路の軽負荷時で入力電圧が低いときの４スキップ制御及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。

以下、本発明の力率改善回路のいくつかの実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施例１の力率改善回路の回路図である。図１に示す実施例１の力率改善回路において、フィルタ２は、交流電源１からの交流電圧に含まれるノイズ等を除去する。全波整流回路ＤＢは、フィルタ２からの交流電圧を整流してコンデンサＣ１の両端に出力する。

コンデンサＣ１の両端には、リアクトルＬとスイッチング素子Ｑ１と電流検出抵抗Ｒ１との直列回路が接続される。スイッチング素子Ｑ１は、ＭＯＳＦＥＴからなり、スイッチング素子Ｑ１のドレイン−ソース間には、ダイオードＤ１とコンデンサＣ２との直列回路が接続される。

コンデンサＣ２の両端には抵抗Ｒ２と抵抗Ｒ３との直列回路が接続される。リアクトルＬは、互いに電磁結合する主巻線Ｌａと補助巻線Ｌｂとからなり、主巻線Ｌａの一端はコンデンサＣ１の一端に接続され、主巻線Ｌａの他端はスイッチング素子Ｑ１のドレインとダイオードＤ１のアノードに接続される。補助巻線Ｌｂの一端は抵抗Ｒ７を介してＰＦＣ制御部１０に接続され、補助巻線Ｌｂの他端は接地される。

ＰＦＣ制御部１０は、抵抗Ｒ２と抵抗Ｒ３との間の出力電圧と電流検出抵抗Ｒ１の両端電圧とリアクトルＬの補助巻線Ｌｂからの電流とに基づきスイッチング素子Ｑ１をオンオフ制御することにより、出力電圧を所定値にさせるとともに、力率を改善する。

図２に示す力率改善回路は、図１に示す力率改善回路に対して、リアクトルＬの補助巻線がなく主巻線のみで構成され、ＰＦＣ制御部１０Ａで構成される。ＰＦＣ制御部１０Ａは、抵抗Ｒ２と抵抗Ｒ３との間の出力電圧と抵抗Ｒ１の両端電圧とに基づきスイッチング素子Ｑ１をオンオフを制御することにより、出力電圧を所定値にさせるとともに、力率を改善する。

以下に説明するＰＦＣ制御部１０とＰＦＣ制御部１０Ａとの本発明に関わる機能は、同一であるので、ここでは、ＰＦＣ制御部１０の機能を説明する。

実施例１のＰＦＣ制御部１０は、重負荷時（定格負荷時）において、図３に示すように動作する。即ち、ＰＦＣ制御部１０は、図３（ａ）に示すように入力電圧Ｖｉｎ（全波整流回路ＤＢの電圧）が低いときには、図３（ｂ）に示すようにスイッチング素子Ｑ１を疑似共振させ、入力電圧Ｖｉｎが高いときには、図３（ｃ）に示すようにスイッチング素子Ｑ１を１スキップ制御させる。

疑似共振では、図３（ｂ）に示すように、スイッチング素子Ｑ１がオフ時にドレイン−ソース間電圧が減衰振動した際の最小値となる最初のボトム（底）に達した時にスイッチング素子Ｑ１をオンさせる。

１スキップ制御とは、スイッチング素子Ｑ１がオフ時にドレイン−ソース間電圧が最小値となる最初のボトムから１スキップして次のボトムに達したときにスイッチング素子Ｑ１をオンさせる制御である。

実施例２のＰＦＣ制御部１０は、軽負荷時において、図４に示すように動作する。即ち、ＰＦＣ制御部１０は、図４（ａ）に示すように入力電圧Ｖｉｎが低いときには、図４（ｂ）に示すようにスイッチング素子Ｑ１を４スキップ制御させ、入力電圧Ｖｉｎが高いときには、図４（ｃ）に示すようにスイッチング素子Ｑ１を１スキップ制御させる。

図５は、本発明の実施例３の力率改善回路の重負荷時のＰＦＣ制御部の詳細な回路図である。実施例３の力率改善回路は、図３に示すＰＦＣ制御部１０の具体例である。

図５に示すＰＦＣ制御部１０ａは、電流源Ｉ１，Ｉ２、コンデンサＣ１１、Ｃ１２、フリップフロップ回路ＦＦ１，ＦＦ２、コンパレータＣＰ１，ＣＰ２、トランジスタＱ１１，Ｑ１２、アンド回路ＡＮＤ１，ＡＮＤ２、ＺＣＤ（ゼロクロスカレントディテクタ）１２、ディレイ回路１３、ワンショット回路１４、カウンタ１５、スキップ回路１６、ダウンエッジワンショット回路１７、オペアンプＯＴＡ１、基準電圧Ｖｒを備えている。

オペアンプＯＴＡ１の非反転端子に基準電圧Ｖｒが接続され、反転端子はＦＢ端子が接続され、オペアンプＯＴＡ１と基準電圧Ｖｒは出力電圧の誤差増幅器を構成している。また、ＣＯＭＰ端子に接続されるコンデンサＣ４は、位相補償用コンデンサである。

電流源Ｉ１とコンデンサＣ１１とは直列に接続され、コンデンサＣ１１の両端にはＭＯＳＦＥＴからなるトランジスタＱ１１のドレインとソースとが接続される。トランジスタＱ１１のゲートはフリップフロップ回路ＦＦ１の出力端子Ｑに接続される。コンパレータＣＰ１は、反転端子（−）がコンデンサＣ１１の一端に接続され、非反転端子（＋）がＣＯＭＰ端子に接続され、出力端子がアンド回路ＡＮＤ１の一方の入力端子に接続される。

アンド回路ＡＮＤ１は、他方の入力端子がフリップフロップ回路ＦＦ１の反転出力端子ＱｂとＭＯＳＦＥＴからなるトランジスタＱ１２のゲートに接続され、出力端子がスイッチング素子Ｑ１のゲートとダウンエッジワンショット回路１７の入力端子に接続される。ダウンエッジワンショット回路１７の出力端子は、フリップフロップ回路ＦＦ１のセット端子Ｓに接続される。

電流源Ｉ２とコンデンサＣ１２とは直列に接続され、コンデンサＣ１２の両端にはＭＯＳＦＥＴからなるトランジスタＱ１２のドレインとソースとが接続される。コンパレータＣＰ２は、非反転端子がコンデンサＣ１２の一端に接続され、反転端子がＣＯＭＰ端子に接続され、出力端子がアンド回路ＡＮＤ２の一方の入力端子に接続される。電流源Ｉ２とコンデンサＣ１２とトランジスタＱ１２とコンパレータＣＰ２とはスイッチング素子Ｑ１のオフ後のリアクトルＬに流れる電流の回生時間を設定する。

アンド回路ＡＮＤ２は、他方の入力端子がワンショット回路１４の出力端子とカウンタ１５の入力端子とに接続され、出力端子がフリップフロップ回路ＦＦ２のセット端子Ｓに接続される。フリップフロップ回路ＦＦ２は、リセット端子Ｒがフリップフロップ回路ＦＦ１のセット端子Ｓとダウンエッジワンショット回路１７の出力端子とに接続され、出力端子Ｑがスキップ回路１６に接続される。

電流源Ｉ２とコンデンサＣ１２とトランジスタＱ１２とコンパレータＣＰ２とアンド回路ＡＮＤ２とフリップフロップ回路ＦＦ２とは、回生期間検出回路１１を構成する。

アンド回路ＡＮＤ１の出力端子は、スイッチング素子Ｑ１のゲートとダウンエッジワンショット回路１７の入力端子とに接続される。ダウンエッジワンショット回路１７の出力端子は、フリップフロップ回路ＦＦ１のセット端子Ｓに接続される。

ＺＣＤ１２、ディレイ回路１３、ワンショット回路１４は、スイッチング素子のオフ時にドレイン−ソース間の両端電圧が減衰振動する際のボトムを検出するボトム検出部を構成する。電流源Ｉ１とコンデンサＣ１１とトランジスタＱ１１とコンパレータＣＰ１とは、検出されたボトムに基づきスイッチング素子Ｑ１のオン時間を設定するオン時間設定部を構成する。

電流源Ｉ２とコンデンサＣ１２とトランジスタＱ１２とコンパレータＣＰ２とアンド回路ＡＮＤ２とフリップフロップ回路ＦＦ２とスキップ回路１６とカウンタ１５は、ボトムスキップ制御部を構成する。

ボトムスキップ制御部は、スイッチング素子Ｑ１のオン時間Ｔｏｎとスイッチング素子Ｑ１のオフ時にリアクトルにＬ流れる電流の回生期間Ｔｒとの比率が所定値（例えば１）以下の場合にスイッチング素子Ｑ１を疑似共振させ、前記比率が所定値を超える場合に最初のボトムから１スキップして次のボトムになった時にスイッチング素子Ｑ１をオンさせる（１スキップ制御という。）。

また、ＰＦＣ制御部１０は、スイッチング素子Ｑ１のオン時間Ｔｏｎを固定し、入力電圧が低い場合にはスイッチング素子Ｑ１のオフ時間Ｔｏｆｆが短くなり、入力電圧が高い場合にはスイッチング素子Ｑ１のオフ時間が長くなる。この実施例では、スイッチング素子Ｑ１のオン時間Ｔｏｎとスイッチング素子Ｑ１のオフ時にリアクトルＬに流れる電流の回生期間Ｔｒとの比率である所定値を１とする。

図６は、図５に示す実施例３の重負荷時における力率改善回路の入力電圧が低いときの疑似共振及び入力電圧が高いときの１スキップ制御を説明するためのタイミングチャートである。図６（ｂ）は、重負荷時で入力電圧が低いとき（図６（ａ）の全波整流波形のＡ部）の疑似共振の各部のタイミングチャートである。図６（ｃ）は、重負荷時で入力電圧が高いとき（図６（ｂ）の全波整流波形のＢ部）の１スキップ制御の各部のタイミングチャートである。

図６（ｂ）、図６（ｃ）において、Ｖｄｓはスイッチング素子Ｑ１のドレイン−ソース間電圧、Ｉｄｓはスイッチング素子Ｑ１のドレイン−ソース間の電流、ＩＤ１はダイオードＤ１に流れる電流、Ｖｇｓはスイッチング素子Ｑ１のゲート−ソース間電圧、ＶｚｃｄはＺＣＤ１２の検出電圧、Ｖｏｎｅはワンショット回路１４の電圧、ＦＦ１Ｓはフリップフロップ回路ＦＦ１のセット端子の電圧、ＦＦ１Ｒはフリップフロップ回路ＦＦ１のリセット端子Ｒの電圧、ＦＦ１Ｑはフリップフロップ回路ＦＦ１の出力端子Ｑの電圧、ＦＦ１Ｑｂはフリップフロップ回路ＦＦ１の反転出力端子Ｑｂの電圧、Ｖｃ１１はコンデンサＣ１１の電圧、ＦＦ２Ｓはフリップフロップ回路ＦＦ２のセット端子Ｓの電圧、ＦＦ２Ｒはフリップフロップ回路ＦＦ２のリセット端子Ｒの電圧、ＦＦ２Ｑはフリップフロップ回路ＦＦ２の出力端子Ｑの電圧、ＦＦ２Ｑｂはフリップフロップ回路ＦＦ２の反転出力端子Ｑｂの電圧、Ｖｃ１２はコンデンサＣ１２の電圧、ＣＰ２ｏｕｔはコンパレータＣＰ２の出力、ＳＫＩＰは、スキップ回路１６の出力を示す。

なお、ダイオードＤ１に流れる電流ＩＤ１が正の期間は、リアクトルＬに電流が流れる回生期間に相当する。

次に、図６（ｂ）のタイミングチャートを参照しながら、入力電圧が低い場合の各部の動作を説明する。この場合、ＰＦＣ制御部１０は、スイッチング素子Ｑ１のオン時間を固定し、入力電圧が低い場合にはスイッチング素子Ｑ１のオフ時間を短く制御する。

まず、スイッチング素子Ｑ１をオンさせると、ＤＢ→Ｌａ→Ｑ１→Ｒ１→ＤＢの経路で電流が流れ、リアクトルＬにエネルギーが励磁される。そして、電流源Ｉ１からの電流によりコンデンサＣ１１の電圧Ｖｃ１１が上昇していく。時刻ｔ１になると、コンデンサＣ１１の電圧Ｖｃ１１がＣＯＭＰ端子の電圧Ｖｃｏｍｐとなるので、コンパレータＣＰ１は、Ｌレベルをアンド回路ＡＮＤ１に出力する。

アンド回路ＡＮＤ１は、Ｌレベルをスイッチング素子Ｑ１のゲートとダウンエッジワンショット回路１７に出力する。このため、スイッチング素子Ｑ１はオフしてドレイン−ソース間の電圧Ｖｄｓが上昇する。ダウンエッジワンショット回路１７は、アンド回路ＡＮＤ１からのＬレベルによりワンショットパルスをフリップフロップ回路ＦＦ１のセット端子Ｓに出力する。このため、フリップフロップ回路ＦＦ１の出力端子ＱからＨレベルがトランジスタＱ１１のゲートに出力されるので、トランジスタＱ１１がオンして、コンデンサＣ１１が放電して電圧Ｖｃ１１がゼロとなる。

このとき、フリップフロップ回路ＦＦ１の反転出力端子ＱｂからＬレベルがトランジスタＱ１２のゲートに出力されるので、トランジスタＱ１２がオフする。このため、時刻ｔ１から電流源Ｉ２からの電流によりコンデンサＣ１２の電圧Ｖｃ２１が上昇していく。

ここで、電流源Ｉ１の電流に対して電流源Ｉ２の電流を小さくしているので、コンデンサＣ１２の電圧は低く、時刻ｔ４においてもＣＯＭＰ端子の電圧Ｖｃｏｍｐに達しない。このため、コンパレータＣＰ２は、常時、Ｌレベルをアンド回路ＡＮＤ２に出力するので、フリップフロップ回路ＦＦ１は、スキップ回路１６にＬレベルを出力する。このため、スキップ回路１６は、０スキップをカウンタ１５に出力する。

また、時刻ｔ１において、リアクトルＬに蓄えられた励磁エネルギーが放出してＬａ→Ｄ１→Ｃ２の経路で電流が流れる。図６（ｂ）、図６（ｃ）に示すＴｒがリアクトルＬに流れる電流の回生期間である。図６（ｂ）、図６（ｃ）に示すように、入力電圧が低い場合にはリアクトルＬに流れる電流の回生期間は短く、入力電圧が高い場合にはリアクトルＬに流れる電流の回生期間は長くなる。

また、スイッチング素子Ｑ１に流れる電流Ｉｄｓがゼロとなると、ＺＣＤ１２は、抵抗Ｒ７を介して補助巻線Ｌｂからの電圧の極性が反転したことを検出してゼロ検出信号を出力する。ゼロ検出信号は、入力電圧Ｖｉｎを基準として、時刻ｔ１で立ち上がり、時刻ｔ３でゼロボルトに立ち下がる。ディレイ回路１３は、ＺＣＤ１２からのゼロ検出信号を所定時間Ｔｄだけ遅延させてワンショット回路１４に出力する。

ワンショット回路１４は、ディレイ回路１３からの所定時間Ｔｄだけ遅延されたゼロ検出信号の立下り（時刻ｔ４）で、即ち電圧Ｖｄｓのボトムでワンショットパルスを発生させて、カウンタ１５に出力する。

カウンタ１５は、ワンショット回路１４からのワンショットパルスを入力し、スキップ回路１６から出力される０スキップ又は１スキップのスキップ数に応じてワンショットパルスをフリップフロップ回路ＦＦ１のリセット端子Ｒに出力する。入力電圧が低い場合には、前述したように回生期間が短いためスキップ回路１６から０スキップが入力されてくる。カウンタ１５は、０スキップのときには、スキップすることなく１つ目のワンショットパルスが入力されたとき、即ち、時刻ｔ４のときに１つ目のワンショットパルスをフリップフロップ回路ＦＦ１のリセット端子Ｒに出力する。

時刻ｔ４において、フリップフロップ回路ＦＦ１のリセット端子Ｒにワンショットパルスが入力されると、フリップフロップ回路ＦＦ１の出力端子ＱからはＬレベルがトランジスタＱ１１に出力され、反転出力端子ＱｂからはＨレベルがトランジスタＱ１２に出力される。このため、トランジスタＱ１１がオフし、トランジスタＱ１２がオンする。

このとき、時刻ｔ４から時刻ｔ５まで、電流源Ｉ１からの電流によりコンデンサＣ１１の電圧Ｖｃ１１が上昇していくが、コンパレータＣＰ１は、Ｈレベルをアンド回路ＡＮＤ１を介してスイッチング素子Ｑ１に出力するので、スイッチング素子Ｑ１がオンする。

また、時刻ｔ５において、コンデンサＣ１１の電圧Ｖｃ１１がＶｃｏｍｐに達すると、アンド回路ＡＮＤ１からダウンエッジワンショット回路１７に立下りパルスが出力されるので、ダウンエッジワンショット回路１７は、フリップフロップ回路ＦＦ１のセット端子Ｓにワンショットパルスを出力する。このため、フリップフロップ回路ＦＦ１の反転出力端子ＱｂからＬレベルがトランジスタＱ１２のゲートに出力されるので、トランジスタＱ１２がオフして、コンデンサＣ１２が電流源Ｉ２からの電流により充電されていく。

電流源Ｉ１の電流に対して電流源Ｉ２の電流を小さくしているので、コンデンサＣ１２の電圧は低いため、ＣＯＭＰ端子の電圧Ｖｃｏｍｐに達しない。このため、コンパレータＣＰ２は、常時、Ｌレベルをアンド回路ＡＮＤ２に出力するので、フリップフロップ回路ＦＦ１は、スキップ回路１６にＬレベルを出力する。このため、スキップ回路１６は、０スキップをカウンタ１５に出力する。

即ち、入力電圧が低いときは、スイッチング素子Ｑ１のオン時間Ｔｏｎとスイッチング素子Ｑ１のオフ時にリアクトルにＬ流れる電流の回生期間Ｔｒとの比率が所定値以下の場合にスイッチング素子Ｑ１を疑似共振させる。

次に、入力電圧が高い場合の動作を図６（ｃ）を参照しながら説明する。入力電圧が高い場合には、ＰＦＣ制御部１０は、スイッチング素子Ｑ１のオン時間Ｔｏｎと回生期間Ｔｒとの比率が所定値を超える場合に最初のボトムから１スキップして次のボトムになった時にスイッチング素子Ｑ１をオンさせる。

まず、入力電圧が高い場合には図６（ｃ）に示すように、入力電圧Ｖｉｎを中心にスイッチング素子Ｑ１のオフ時の電圧Ｖｄｓが減衰振動して複数のボトムを発生する。このため、ワンショット回路１４は、時刻ｔ１４，ｔ１６において電圧Ｖｄｓのボトムを検出してワンショットパルスを発生させる。

入力電圧が高い場合には、時刻ｔ１３〜ｔ１６において、コンデンサＣ１２の電圧は、ＣＯＭＰ端子の電圧Ｖｃｏｍｐを超えるので、コンパレータＣＰ２はアンド回路ＡＮＤ２を介してＨレベルをフリップフロップ回路ＦＦ２のセット端子Ｓに出力し、フリップフロップ回路ＦＦ２は、Ｈレベルをスキップ回路１６に出力するので、スキップ回路１６は、１スキップをカウンタ１５に出力する。カウンタ１５は、１スキップ制御により、図６（ｃ）に示すように、ワンショット回路１４からの１つ目のワンショットパルスから１スキップして２つ目のワンショットパルスが入力されたとき、即ち、時刻ｔ１６のときに２つ目のワンショットパルスをフリップフロップ回路ＦＦ１のリセット端子Ｒに出力する。これによりスイッチング素子Ｑ１はアンド回路ＡＮＤ１を介してオンし、その後の動作は、入力電圧が低い時の動作と同じである。

このように、ＰＦＣ制御部１０は、スイッチング素子Ｑ１のオン時間Ｔｏｎとスイッチング素子Ｑ１のオフ時にリアクトルにＬ流れる電流の回生期間Ｔｒとの比率が所定値以下の場合にスイッチング素子Ｑ１を疑似共振させ、比率が所定値を超える場合に最初のボトムから１スキップして次のボトムになった時にスイッチング素子Ｑ１をオンさせる。従って、力率改善回路単独で制御を行うことにより効率を向上することができる。

図７は、本発明の実施例４の力率改善回路の軽負荷時に１スキップ制御するＰＦＣ制御部の詳細な回路図である。図７に示す本発明の実施例４の力率改善回路は、図５に示すＰＦＣ制御部１０ａをＰＦＣ制御部１０ｂに置き換えたことを特徴とする。ＰＦＣ制御部１０ｂは、ＰＦＣ制御部１０ａの構成に、さらに、コンパレータＣＰ３、オア回路ＯＲ１を設けている。コンパレータＣＰ３は、軽負荷判定部を構成する。

コンパレータＣＰ３は、ＣＯＭＰ端子の電圧と基準電圧Ｖｒ１の電圧とを比較して負荷が軽負荷かどうかを判定し、負荷状態判定信号をオア回路ＯＲ１に出力する。オア回路ＯＲ１は、コンパレータＣＰ３からの負荷状態判定信号とフリップフロップ回路ＦＦ２からの出力との論理和をとり、論理和出力をスキップ回路１６に出力する。

このような構成によれば、負荷が軽負荷になると、ＣＯＭＰ端子の電圧が基準電圧Ｖｒ１の電圧未満となるので、コンパレータＣＰ３は、負荷が軽負荷であるとして、Ｈレベルをオア回路ＯＲ１を介してスキップ回路１６に出力する。このため、スキップ回路１６は、カウンタ１５に１スキップを出力する。

図８（ｂ）に入力電圧が低いときの１スキップ制御及び図８（ｃ）に入力電圧が高いときの１スキップ制御を示した。従って、図８に示すように、入力電圧が低くても高くても関係なく、軽負荷である場合には、スイッチング素子Ｑ１１のボトムを１スキップ制御することができる。このため、軽負荷時でも、力率改善回路単独で効率を向上することができる。

なお、負荷が重負荷になると、ＣＯＭＰ端子の電圧が基準電圧Ｖｒ１の電圧以上となるので、コンパレータＣＰ３は、負荷が重負荷であるとして、Ｌレベルをオア回路ＯＲ１の一方の端子に出力する。このため、オア回路ＯＲ１は、フリップフロップ回路ＦＦ２からの出力信号を基にスキップ回路１６に出力する。

従って、実施例３と同様に負荷が重負荷状態の場合、回生期間検出回路１１の信号に基づき、入力電圧が低い場合には０スキップ、入力電圧が高い場合には１スキップ制御を行うことができる。

図９は、本発明の実施例５の力率改善回路の軽負荷時の４スキップのＰＦＣ制御部の詳細な回路図である。図９に示す本発明の実施例５の力率改善回路は、図５に示すＰＦＣ制御部１０ａをＰＦＣ制御部１０ｃに置き換えるとともに、スキップ回路１６をスキップ回路１６ａに置き換えたことを特徴とする。

実施例５の力率改善回路は、実施例２の力率改善回路の具体例である。ＰＦＣ制御部１０ｃは、ＰＦＣ制御部１０ａの構成に、さらに、コンパレータＣＰ４、フリップフロップ回路ＦＦ３，ＦＦ４を設けている。

コンパレータＣＰ４は、所定の出力電圧に基づき負荷が軽負荷かどうかを判定する軽負荷判定部を構成し、コンデンサＣ１２の電圧が基準電圧Ｖｒ４以下であるときにはＬレベルを、コンデンサＣ１２の電圧が基準電圧Ｖｒ４を超えるときにはＨレベルをフリップフロップ回路ＦＦ３のセット端子Ｓに出力する。基準電圧Ｖｒ４は、軽負荷を判定するために、重負荷でのコンデンサＣ１２の電圧変位の値も低い電圧値に設定されている。

フリップフロップ回路ＦＦ３は、セット端子ＳがコンパレータＣＰ４の出力端子に接続され、リセット端子Ｒがカウンタ１５の出力端子に接続され、出力端子Ｑがスキップ回路１６ａの端子Ｂに接続される。

フリップフロップ回路ＦＦ４は、セット端子Ｓがフリップフロップ回路ＦＦ２のリセット端子Ｒとダウンエッジワンショット回路１７の出力端子に接続され、リセット端子Ｒがワンショット回路１４の出力端子に接続され、反転出力端子ＱｂがトランジスタＱ１２のゲートに接続される。

スキップ回路１６ａは、端子Ａと端子ＢとにＨレベル又はＬレベルが入力されたとき図１０に示すようなスキップ数をカウンタ１５に出力する。具体的には、スキップ回路１６ａは、端子Ａ及び端子ＢにＨレベルが入力されたとき１スキップを出力し、端子ＡにＨレベルが入力され且つ端子ＢにＬレベルが入力されたとき１スキップを出力し、端子ＡにＬレベルが入力され且つ端子ＢにＨレベルが入力されたとき０スキップを出力し、端子Ａ及び端子ＢにＬレベルが入力されたとき４スキップを出力する。

次にこのように構成された実施例５のＰＦＣ制御部１０の主要な動作を説明する。まず、図１１を参照しながら、軽負荷時で入力電圧が低いときの４スキップ制御（図１１（ｂ））及び入力電圧が高いときの１スキップ制御（図１１（ｃ））を説明する。

まず、入力電圧が低いときは、実施例３で説明したように、コンパレータＣＰ２は、常時、Ｌレベルをアンド回路ＡＮＤ２に出力するので、フリップフロップ回路ＦＦ２は、スキップ回路１６ａの端子ＡにＬレベルを出力する。

また、コンパレータＣＰ４は、コンデンサＣ１２の電圧が基準電圧Ｖｒ４以下であるので、軽負荷と判定し、Ｌレベルをフリップフロップ回路ＦＦ３を介してスキップ回路１６ａの端子ＢにＬレベルを出力する。このため、スキップ回路１６ａは、４スキップをカウンタ１５に出力するので、最初のボトムから４スキップした後のボトムでスイッチング素子Ｑ１をオンさせる。

次に、入力電圧が高いときは、実施例３で説明したように、コンパレータＣＰ２は、常時、Ｈレベルをアンド回路ＡＮＤ２に出力するので、フリップフロップ回路ＦＦ２は、スキップ回路１６ａの端子ＡにＨレベルを出力する。また、コンパレータＣＰ４により軽負荷状態と判定されたときには、スキップ回路１６ａの端子ＢにＬレベルを出力する。このため、スキップ回路１６ａは、１スキップをカウンタ１５に出力するので、最初のボトムから１スキップした後のボトムでスイッチング素子Ｑ１をオンさせる。

また、図示していないが、入力電圧が低いときは、コンパレータＣＰ２は、常時、Ｌレベルをアンド回路ＡＮＤ２に出力するので、回生期間検出回路１１からスキップ回路１６ａの端子ＡにＬレベルが出力され、コンパレータＣＰ４は、コンデンサＣ１２の電圧が基準電圧Ｖｒ４を超えた場合には、重負荷と判定し、Ｈレベルをスキップ回路１６ａの端子ＢにＨレベルを出力する。この場合には、スキップ回路１６ａは、０スキップをカウンタ１５に出力するので、最初のボトムでスイッチング素子Ｑ１をオンさせる。

また、図示していないが、入力電圧が高いときは、コンパレータＣＰ２は、常時、Ｈレベルをアンド回路ＡＮＤ２に出力するので、回生期間検出回路１１からスキップ回路１６ａの端子ＡにＨレベルを出力する。また、コンパレータＣＰ４により重負荷状態と判定されたときには、スキップ回路１６ａの端子ＢにＨレベルを出力する。このため、スキップ回路１６ａは、１スキップをカウンタ１５に出力するので、最初のボトムから１スキップした後のボトムでスイッチング素子Ｑ１をオンさせる。

このように実施例５の力率改善回路によれば、ボトムスキップ制御部は、軽負荷判定部により負荷が軽負荷と判定され且つオン時間がリアクトルに流れる電流の回生期間を超える場合には、最初のボトムから複数回スキップした後にボトムになった時にスイッチング素子をオンさせるので、力率改善回路単独で制御を行うことができ、効率を向上することができる。

本発明は、スイッチング電源装置に利用可能である。

１ 交流電源
２ フィルタ
ＤＢ 全波整流回路
Ｑ１ スイッチ素子
Ｌ，Ｌ１ リアクトル
Ｌａ 主巻線
Ｌｂ 補助巻線
Ｄ１ ダイオード
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ１１，Ｃ１２ コンデンサ
Ｒ１〜Ｒ３，Ｒ７ 抵抗
Ｉ１，Ｉ２ 電流源
ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４ フリップフロップ回路
ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４ コンパレータ
Ｑ１１，Ｑ１２ トランジスタ
ＡＮＤ１，ＡＮＤ２ アンド回路
ＯＲ１ オア回路
ＯＴＡ１ オペアンプ
Ｖｒ１，Ｖｒ４，Ｖｒ 基準電圧
１０，１０Ａ ＰＦＣ制御部
１１ 回生期間検出回路
１２ ＺＣＤ
１３ ディレイ回路
１４ ワンショット回路
１５ カウンタ
１６，１６ａ スキップ回路
１７ ダウンエッジワンショット回路

Claims (3)

1. 交流電圧を整流して直流電圧に変換し、前記直流電圧をリアクトルとスイッチング素子との直列回路を介してスイッチングし、前記リアクトルの回生エネルギーを整流平滑して所定の出力電圧を得る力率改善回路であって、
   前記出力電圧に基づき前記スイッチング素子のオン時間を設定するオン時間設定部と、
   前記スイッチング素子のオフ時に両端電圧が減衰振動する際のボトムを検出するボトム検出部と、
   前記オン時間設定部で設定されたオン時間と前記スイッチング素子のオフ時に前記リアクトルに流れる電流の回生期間との比率が所定値以下の場合に前記スイッチング素子を疑似共振させ、前記比率が前記所定値を超える場合に最初のボトムから１スキップして次のボトムになった時に前記スイッチング素子をオンさせるボトムスキップ制御部と、
   を備えることを特徴とする力率改善回路。
2. 前記所定の出力電圧に基づき負荷が軽負荷かどうかを判定する軽負荷判定部を備え、
   前記ボトムスキップ制御部は、前記軽負荷判定部により負荷が軽負荷と判定された場合に、最初のボトムから１スキップして次のボトムになった時に前記スイッチング素子をオンさせることを特徴とする請求項１記載の力率改善回路。
3. 前記所定の出力電圧に基づき負荷が軽負荷かどうかを判定する軽負荷判定部を備え、
   前記ボトムスキップ制御部は、前記軽負荷判定部により負荷が軽負荷と判定され且つ前記オン時間が前記リアクトルに流れる電流の回生期間を超える場合には、最初のボトムから複数回スキップした後にボトムになった時に前記スイッチング素子をオンさせることを特徴とする請求項１記載の力率改善回路。
   
   
   

Images