CN106026629A

CN106026629A - 功率因数改善电路

Info

Publication number: CN106026629A
Application number: CN201510958082.5A
Authority: CN
Inventors: 大竹修; 寺泽阳; 寺泽阳一; 古越隆; 古越隆一
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2015-03-27
Filing date: 2015-12-18
Publication date: 2016-10-12
Anticipated expiration: 2035-12-18
Also published as: CN106026629B; JP2016187241A; US9716427B2; JP6413880B2; US20160285358A1

Abstract

本发明提供功率因数改善电路，能够单独进行控制且提高效率。功率因数改善电路对交流电压进行整流而转换为直流电压，经由电抗器和开关元件的串联电路对直流电压进行开关，对电抗器的再生能量进行整流平滑来获得规定的输出电压，该功率因数改善电路具有：底部导通设定部，其根据开关元件截止时两端电压衰减振动时的底部，设定导通定时；导通时间设定部，其根据输出电压，设定开关元件的导通时间；以及底部跳变控制部，其在导通时间设定部设定的导通时间和开关元件截止时流过电抗器的电流的再生期间的比率为规定值以下的情况下，使开关元件进行准谐振，在比率超过规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使开关元件导通。

Description

功率因数改善电路

技术领域

本发明涉及功率因数改善电路，尤其涉及功率因数改善电路在轻负载时的输出电压控制。

背景技术

例如，专利文献1中记载了一种由功率因数改善转换器和DC/DC转换器组合而成的开关电源装置。该开关电源装置在DC/DC转换器中具有检测负载的状态的负载状态检测部。当负载状态检测部检测到DC/DC转换器的负载状态是轻负载时，DC/DC转换部向功率因数改善转换器输出轻负载检测信号，功率因数改善转换器降低频率。由此，能够提高轻负载时的效率。

【专利文献1】：日本特开2014-131455号公报

然而，在现有的功率因数改善电路中，利用功率因数改善转换器和DC/DC转换器的组合来检测负载状态。因此，无法单独使用功率因数改善转换器进行控制。

即，由于构成为检测DC/DC转换器的负载状态并将检测信号输出到功率因数改善转换器，因此，在安装上需要留意各转换器之间的图案布线等，还要考虑由噪声导致的误动作等。因此，希望在各转换器内进行控制。

发明内容

本发明提供能够单独进行控制且能够提高效率的功率因数改善电路。

为了解决上述课题，在本发明的功率因数改善电路中，对交流电压进行整流而转换为直流电压，经由电抗器和开关元件的串联电路对所述直流电压进行开关，对所述电抗器的再生能量进行整流平滑来获得规定的输出电压，该功率因数改善电路的特征在于，具有：导通时间设定部，其根据所述输出电压，设定所述开关元件的导通时间；底部检测部，其检测在所述开关元件截止时两端电压衰减振动时的底部；以及底部跳变控制部，其在所述导通时间设定部设定的导通时间与所述开关元件截止时流过所述电抗器的电流的再生期间之间的比率为规定值以下的情况下，使所述开关元件进行准谐振(擬似共振)，在所述比率超过所述规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使所述开关元件导通。

根据本发明，底部跳变控制部在导通时间与电抗器电流的再生期间之间的比率为规定值以下的情况下，使开关元件进行准谐振，在比率超过规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使开关元件导通，因此，能够使用功率因数改善电路单独进行控制，能够提高效率。

附图说明

图1是本发明的实施例1的功率因数改善电路的电路图。

图2是本发明的实施例1的功率因数改善电路的变形例的电路图。

图3是用于说明在本发明的实施例1的功率因数改善电路的重负载时，输入电压较低时的准谐振和输入电压较高时的1次跳变控制的时序图。

图4是用于说明在本发明的实施例2的功率因数改善电路的轻负载时，输入电压较低时的4次跳变控制和输入电压较高时的1次跳变控制的时序图。

图5是本发明的实施例3的功率因数改善电路的重负载时的PFC控制部的详细的电路图。

图6是用于说明图5所示的实施例3的重负载时的功率因数改善电路的输入电压较低时的准谐振和输入电压较高时的1次跳变控制的时序图。

图7是本发明的实施例4的功率因数改善电路的轻负载时进行1次跳变控制的PFC控制部的详细的电路图。

图8是用于说明图7所示的实施例4的功率因数改善电路的输入电压较低时和输入电压较高时的1次跳变控制的时序图。

图9是在本发明的实施例5的功率因数改善电路的轻负载时进行4次跳变控制的PFC控制部的详细的电路图。

图10是表示图9所示的实施例5的功率因数改善电路的跳变电路的跳变输入所对应的跳变数量的图。

图11是用于说明在图9所示的实施例5的功率因数改善电路的轻负载时，输入电压较低时的4次跳变控制和输入电压较高时的1次跳变控制的时序图。

标号说明

1：交流电源；2：滤波器；DB：全波整流电路；Q1：开关元件；L、L1：电抗器；La：主绕组；Lb：辅助绕组；D1：二极管；C1、C2、C3、C4、C11、C12：电容器；R1～R3、R7：电阻；I1、I2：电流源；FF1、FF2、FF3、FF4：触发器电路；CP1、CP2、CP3、CP4：比较器；Q11、Q12：晶体管；AND 1、AND 2：“与”电路；OR 1：“或”电路；OTA 1：运算放大器；Vr1、Vr4、Vr：基准电压；10、10A：PFC控制部；11：再生期间检测电路；12：ZCD；13：延迟电路；14：单触发电路；15：计数器；16、16a：跳变电路；17：下降沿单触发电路。

具体实施方式

以下，参照附图对本发明的功率因数改善电路的几个实施方式进行详细说明。

实施例1

图1是本发明的实施例1的功率因数改善电路的电路图。在图1所示的实施例1的功率因数改善电路中，滤波器2去除来自交流电源1的交流电压中包含的噪声等。全波整流电路DB对来自滤波器2的交流电压进行整流后输出到电容器C1的两端。

电容器C1的两端连接有电抗器L、开关元件Q1、以及电流检测电阻R1的串联电路。开关元件Q1由MOSFET构成，开关元件Q1的漏极-源极之间连接有二极管D1与电容器C2的串联电路。

电容器C2的两端连接有电阻R2与电阻R3的串联电路。电抗器L由相互电磁耦合的主绕组La和辅助绕组Lb构成，主绕组La的一端连接于电容器C1的一端，主绕组La的另一端连接于开关元件Q1的漏极和二极管D1的正极。辅助绕组Lb的一端经由电阻R7连接于PFC控制部10，辅助绕组Lb的另一端接地。

PFC控制部10根据电阻R2和电阻R3之间的输出电压和电流检测电阻R1的两端电压以及来自电抗器L的辅助绕组Lb的电流，对开关元件Q1进行导通/截止控制，由此使输出电压成为规定值，并且对功率因数进行改善。

相对于图1所示的功率因数改善电路，图2所示的功率因数改善电路仅包含电抗器L的主绕组构成而没有辅助绕组，并包含PFC控制部10A。PFC控制部10A根据电阻R2和电阻R3之间的输出电压和电阻R1的两端电压，控制开关元件Q1的导通/截止，由此使输出电压成为规定值，并且对功率因数进行改善。

下面说明的PFC控制部10和PFC控制部10A在本发明中起到的功能相同，因此，这里对PFC控制部10的功能进行说明。

实施例1的PFC控制部10在重负载时(额定负载时)，如图3所示的那样动作。即，在如图3(a)所示输入电压Vin(全波整流电路DB的电压)较低时，PFC控制部10如图3(b)所示使开关元件Q1进行准谐振，而在输入电压Vin较高时，PFC控制部10如图3(c)所示对开关元件Q1进行1次跳变控制。

在准谐振中，如图3(b)所示，在开关元件Q1截止的时候，当到达漏极-源极间电压衰减振动时的最小值即最初的底部(bottom)时，使开关元件Q1导通。

1次跳变控制是指如下这样的控制：在开关元件Q1截止的时候，当从漏极-源极间电压为最小值的最初的底部起进行1次跳变而到达下一个底部时，使开关元件Q1导通。

实施例2

实施例2的PFC控制部10在轻负载时，进行如图4所示的动作。即，在如图4(a)所示输入电压Vin较低时，PFC控制部10如图4(b)所示对开关元件Q1进行4次跳变控制，在输入电压Vin较高时，PFC控制部10如图4(c)所示对开关元件Q1进行1次跳变控制。

实施例3

图5是本发明的实施例3的功率因数改善电路的重负载时的PFC控制部的详细的电路图。实施例3的功率因数改善电路是图3所示的PFC控制部10的具体例子。

图5所示的PFC控制部10a具有：电流源I1、I2，电容器C11、C12，触发器电路FF1、FF2，比较器CP1、CP2，晶体管Q11、Q12，“与”电路AND 1、AND 2，ZCD(零交叉电流检测器)12，延迟电路13，单触发电路14，计数器15，跳变电路16，下降沿单触发电路17，运算放大器OTA1，以及基准电压Vr。

运算放大器OTA1的同相端子连接有基准电压Vr，反相端子与FB端子相连接，运算放大器OTA1和基准电压Vr构成输出电压的误差放大器。另外，连接于COMP端子的电容器C4是相位补偿用电容器。

电流源I1和电容器C11串联连接，电容器C11的两端与由MOSFET构成的晶体管Q11的漏极和源极相连接。晶体管Q11的栅极连接于触发器电路FF1的输出端子Q。比较器CP1的反相端子(-)连接于电容器C11的一端，同相端子(+)连接于COMP端子，输出端子连接于“与”电路AND 1的一个输入端子。

“与”电路AND 1的另一个输入端子与触发器电路FF1的反相输出端子Qb和由MOSFET构成的晶体管Q12的栅极相连接，输出端子与开关元件Q1的栅极和下降沿单触发电路17的输入端子相连接。下降沿单触发电路17的输出端子与触发器电路FF1的置位端子S相连接。

电流源I2和电容器C12串联连接，电容器C12的两端与由MOSFET构成的晶体管Q12的漏极和源极相连接。比较器CP2的同相端子连接于电容器C12的一端，反相端子连接于COMP端子，输出端子连接于“与”电路AND 2的一个输入端子。电流源I2、电容器C12、晶体管Q12以及比较器CP2设定开关元件Q1截止后流过电抗器L的电流的再生时间。

“与”电路AND 2的另一个输入端子与单触发电路14的输出端子和计数器15的输入端子相连接，输出端子与触发器电路FF2的置位端子S相连接。触发器电路FF2的复位端子R与触发器电路FF1的置位端子S和下降沿单触发电路17的输出端子相连接，输出端子Q与跳变电路16相连接。

电流源I2、电容器C12、晶体管Q12、比较器CP2、“与”电路AND 2以及触发器电路FF2构成再生期间检测电路11。

“与”电路AND 1的输出端子与开关元件Q1的栅极和下降沿单触发电路17的输入端子相连接。下降沿单触发电路17的输出端子与触发器电路FF1的置位端子S相连接。

ZCD 12、延迟电路13以及单触发器电路14构成底部检测部，该底部检测部检测在开关元件截止的时候，漏极-源极间的两端电压衰减振动时的底部。电流源I1、电容器C11、晶体管Q11以及比较器CP1构成导通时间设定部，该导通时间设定部根据检测出的底部，设定开关元件Q1的导通时间。

电流源I2、电容器C12、晶体管Q12、比较器CP2、“与”电路AND 2、触发器电路FF2、跳变电路16以及计数器15构成底部跳变控制部。

底部跳变控制部进行如下控制：在开关元件Q1的导通时间Ton与开关元件Q1截止时流过电抗器L的电流的再生期间Tr之间的比率为规定值(例如1)以下的情况下，使开关元件Q1进行准谐振，在所述比率超过规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时使开关元件Q1导通(称为1次跳变控制)。

另外，PFC控制部10使开关元件Q1的导通时间Ton固定，在输入电压较低的情况下，开关元件Q1的截止时间Toff变短，在输入电压较高的情况下，开关元件Q1的截止时间变长。在该实施例中，将开关元件Q1的导通时间Ton与开关元件Q1截止时流过电抗器L的电流的再生期间Tr之间的比率即规定值设为1。

图6是用于说明图5所示的实施例3的重负载时的功率因数改善电路的输入电压较低时的准谐振和输入电压较高时的1次跳变控制的时序图。图6(b)是在重负载时输入电压较低时(图6(a)的全波整流波形的A部)的准谐振的各部分的时序图。图6(c)是在重负载时输入电压较高时(图6(b)的全波整流波形的B部)的1次跳变控制的各部分的时序图。

在图6(b)、图6(c)中，Vds表示开关元件Q1的漏极-源极间电压、Ids表示开关元件Q1的漏极-源极间的电流、ID1表示流过二极管D1的电流、Vgs表示开关元件Q1的栅极-源极间电压、Vzcd表示ZCD 12的检测电压、Vone表示单触发电路14的电压、FF1S表示触发器电路FF1的置位端子的电压、FF1R表示触发器电路FF1的复位端子R的电压、FF1Q表示触发器电路FF1的输出端子Q的电压、FF1Qb表示触发器电路FF1的反相输出端子Qb的电压、Vc11表示电容器C11的电压、FF2S表示触发器电路FF2的置位端子S的电压、FF2R表示触发器电路FF2的复位端子R的电压、FF2Q表示触发器电路FF2的输出端子Q的电压、FF2Qb表示触发器电路FF2的反相输出端子Qb的电压、Vc12表示电容器C12的电压、CP2out表示比较器CP2的输出、SKIP表示跳变电路16的输出。

其中，流过二极管D1的电流ID1为正的期间相当于电流流过电抗器L的再生期间。

接着，参照图6(b)的时序图对输入电压较低情况下的各部分的动作进行说明。在这种情况下，PFC控制部10进行以下控制：使开关元件Q1的导通时间固定，在输入电压较低的情况下缩短开关元件Q1的截止时间。

首先，当使开关元件Q1导通时，电流按照DB→La→Q1→R1→DB的路径流过，在电抗器L上激励产生能量。接着，来自电流源I1的电流使得电容器C11的电压Vc11上升。当到达时刻t1时，电容器C11的电压Vc11成为COMP端子的电压Vcomp，因此，比较器CP1将L电平(低电平)输出到“与”电路AND 1。

“与”电路AND 1将L电平输出到开关元件Q1的栅极和下降沿单触发电路17。由此，开关元件Q1截止而漏极-源极间的电压Vds上升。下降沿单触发电路17根据来自“与”电路AND 1的L电平，将单触发脉冲输出到触发器电路FF1的置位端子S。由此，从触发器电路FF1的输出端子Q向晶体管Q11的栅极输出H电平(高电平)，因此，晶体管Q11导通，电容器C11放电而电压Vc11变为零。

此时，从触发器电路FF1的反相输出端子Qb向晶体管Q12的栅极输出L电平，因此晶体管Q12截止。因此，从时刻t1开始，通过来自电流源I2的电流，使得电容器C12的电压Vc12上升。

这里，使得电流源I2的电流比电流源I1的电流小，因此，电容器C12的电压较低，即使在时刻t4也未达到COMP端子的电压Vcomp。因此，比较器CP2始终将L电平输出到“与”电路AND 2，由此，触发器电路FF2将L电平输出到跳变电路16。因此，跳变电路16将0次跳变输出到计数器15。

另外，在时刻t1时，蓄积在电抗器L中的激励能量释放出来，电流按照La→D1→C2的路径流过。图6(b)、图6(c)所示的Tr是流过电抗器L的电流的再生期间。如图6(b)、图6(c)所示，在输入电压较低的情况下，流过电抗器L的电流的再生期间较短，在输入电压较高的情况下，流过电抗器L的电流的再生期间较长。

另外，当流过开关元件Q1的电流Ids成为零时，ZCD 12经由电阻R7检测到来自辅助绕组Lb的电压的极性反转，从而输出零检测信号。零检测信号以输入电压Vin为基准，在时刻t1时上升，在时刻t3时下降至零伏。延迟电路13使来自ZCD 12的零检测信号延迟规定时间Td而输出到单触发电路14。

在由延迟电路13延迟了规定时间Td后的零检测信号的下降(时刻t4)处，即在电压Vds的底部，单触发电路14产生单触发脉冲并输出到计数器15。

计数器15输入来自单触发电路14的单触发脉冲，根据从跳变电路16输出的0次跳变或1次跳变的跳变数量，将单触发脉冲输出到触发器电路FF1的复位端子R。在输入电压较低的情况下，如前所述再生期间较短，因此从跳变电路16输入0次跳变。计数器15在0次跳变时，未进行跳变而被输入第一个单触发脉冲时，即在时刻t4时，将第一个单触发脉冲输出到触发器电路FF1的复位端子R。

在时刻t4处，单触发脉冲被输入到触发器电路FF1的复位端子R时，从触发器电路FF1的输出端子Q向晶体管Q11输出L电平，从反相输出端子Qb向晶体管Q12输出H电平。由此，晶体管Q11截止，晶体管Q12导通。

此时，从时刻t4到时刻t5，来自电流源I1的电流使得电容器C11的电压Vc11上升，但由于比较器CP1经由“与”电路AND 1将H电平输出到开关元件Q1，因此，开关元件Q1导通。

另外，在时刻t5处，电容器C11的电压Vc11达到Vcomp时，从“与”电路AND1向下降沿单触发电路17输出下降脉冲，由此，下降沿单触发电路17将单触发脉冲输出到触发器电路FF1的置位端子S。因此，从触发器电路FF1的反相输出端子Qb向晶体管Q12的栅极输出L电平，由此，晶体管Q12截止，而电容器C12被来自电流源I2的电流充电。

由于使得电流源I2的电流比电流源I1的电流小，因此，电容器C12的电压较低，无法达到COMP端子的电压Vcomp。因此，比较器CP2始终将L电平输出到“与”电路AND 2，由此，触发器电路FF1将L电平输出到跳变电路16。因此，跳变电路16将0次跳变输出到计数器15。

即，当输入电压较低时，在开关元件Q1的导通时间Ton与开关元件Q1截止时流过电抗器L的电流的再生期间Tr之间的比率为规定值以下的情况下，使开关元件Q1进行准谐振。

接着，参照图6(c)对输入电压较高情况下的动作进行说明。在输入电压较高的情况下，PFC控制部10进行如下控制：在开关元件Q1的导通时间Ton与再生期间Tr之间的比率超过规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使开关元件Q1导通。

首先，在输入电压较高的情况下，如图6(c)所示，以输入电压Vin为中心，开关元件Q1截止时的电压Vds发生衰减振动而产生多个底部。因此，单触发电路14在时刻t14和t16处，检测到电压Vds的底部而产生单触发脉冲。

在输入电压较高的情况下，在时刻t13～t16处，电容器C12的电压超过COMP端子的电压Vcomp，因此比较器CP2经由“与”电路AND 2将H电平输出到触发器电路FF2的置位端子S，触发器电路FF2将H电平输出到跳变电路16，因此，跳变电路16将1次跳变输出到计数器15。计数器15通过1次跳变控制，如图6(c)所示，当从来自单触发电路14的第一个单触发脉冲起进行1次跳变而被输入了第二个单触发脉冲时，即在时刻t16时，将第二个单触发脉冲输出到触发器电路FF1的复位端子R。由此，经由“与”电路AND 1使开关元件Q1导通，此后的动作与输入电压较低时的动作相同。

这样，PFC控制部10进行如下控制：在开关元件Q1的导通时间Ton与开关元件Q1截止时流过电抗器L的电流的再生期间Tr之间的比率为规定值以下的情况下，使开关元件Q1进行准谐振，在比率超过规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使开关元件Q1导通。因此，通过单独使用功率因数改善电路进行控制，能够提高效率。

实施例4

图7是在本发明的实施例4的功率因数改善电路的轻负载时进行1次跳变控制的PFC控制部的详细的电路图。图7所示的本发明的实施例4的功率因数改善电路的特征在于，将图5所示的PFC控制部10a置换为PFC控制部10b。PFC控制部10b在PFC控制部10a的结构上，进一步设置了比较器CP3以及“或”电路OR 1。比较器CP3构成轻负载判定部。

比较器CP3对COMP端子的电压和基准电压Vr1的电压进行比较来判定负载是否是轻负载，将负载状态判定信号输出到“或”电路OR 1。“或”电路OR 1求取来自比较器CP3的负载状态判定信号和来自触发器电路FF2的输出的逻辑和，将“逻辑和输出”输出到跳变电路16。

根据这样的结构，当负载成为轻负载时，COMP端子的电压小于基准电压Vr1的电压，因此，比较器CP3视为负载是轻负载，并经由“或”电路OR 1将H电平输出到跳变电路16。因此，跳变电路16将1次跳变输出到计数器15。

图8(b)示出了输入电压较低时的1次跳变控制，图8(c)示出了输入电压较高时的1次跳变控制。因此，如图8所示，不论输入电压是低还是高，在轻负载的情况下，都能够对开关元件Q11的底部进行1次跳变控制。因此，即使在轻负载时，也能够单独使用功率因数改善电路提高效率。

另外，当负载成为重负载时，COMP端子的电压为基准电压Vr1的电压以上，因此，比较器CP3视为负载是重负载，并将L电平输出到“或”电路OR 1的一个端子。因此，“或”电路OR 1以来自触发器电路FF2的输出信号为基础而输出到跳变电路16。

因此，在与实施例3相同，在负载是重负载状态的情况下，能够根据再生期间检测电路11的信号，进行如下控制，即：在输入电压较低的情况下进行0次跳变控制，在输入电压较高的情况下进行1次跳变控制。

实施例5

图9是本发明的实施例5的功率因数改善电路的轻负载时进行4次跳变的PFC控制部的详细的电路图。图9所示的本发明的实施例5的功率因数改善电路的特征在于，将图5所示的PFC控制部10a置换为PFC控制部10c，将跳变电路16置换为跳变电路16a。

实施例5的功率因数改善电路是实施例2的功率因数改善电路的具体例子。PFC控制部10c在PFC控制部10a的结构上，进一步设置了比较器CP4以及触发器电路FF3、FF4。

比较器CP4构成根据规定的输出电压判定负载是否是轻负载的轻负载判定部，在电容器C12的电压为基准电压Vr4以下时，将L电平输出到触发器电路FF3的置位端子S，在电容器C12的电压超过基准电压Vr4时，将H电平输出到触发器电路FF3的置位端子S。为了判定轻负载，基准电压Vr4的电压值被设定为低于重负载时的电容器C12的电压偏移的值。

触发器电路FF3的置位端子S与比较器CP4的输出端子相连接，复位端子R与计数器15的输出端子相连接，输出端子Q与跳变电路16a的端子B相连接。

触发器电路FF4的置位端子S与触发器电路FF2的复位端子R和下降沿单触发电路17的输出端子相连接，复位端子R与单触发电路14的输出端子相连接，反相输出端子Qb与晶体管Q12的栅极相连接。

跳变电路16a在H电平或L电平被输入到端子A和端子B时，将图10所示的跳变数量输出到计数器15。具体而言，跳变电路16a在H电平被输入到端子A和端子B时输出1次跳变，在H电平被输入到端子A且L电平被输入到端子B时输出1次跳变，在L电平被输入到端子A且H电平被输入到端子B时输出0次跳变，在L电平被输入到端子A和端子B时输出4次跳变。

接着，对这样构成的实施例5的PFC控制部10的主要动作进行说明。首先，参照图11，对轻负载时输入电压较低时的4次跳变控制(图11(b))和输入电压较高时的1次跳变控制(图11(c))进行说明。

首先，在输入电压较低时，如实施例3中说明的那样，由于比较器CP2始终将L电平输出到“与”电路AND 2，因此，触发器电路FF2将L电平输出到跳变电路16a的端子A。

另外，由于电容器C12的电压为基准电压Vr4以下，因此比较器CP4判定为轻负载，并经由触发器电路FF3将L电平输出到跳变电路16a的端子B。因此，跳变电路16a将4次跳变输出到计数器15，因此在从最初的底部起进行4次跳变后的底部处，使开关元件Q1导通。

接着，在输入电压较高时，如实施例3中说明的那样，比较器CP2始终将H电平输出到“与”电路AND 2，因此，触发器电路FF2将H电平输出到跳变电路16a的端子A。另外，在比较器CP4判定为轻负载状态时，将L电平输出到跳变电路16a的端子B。因此，跳变电路16a将1次跳变输出到计数器15，因此在从最初的底部起进行1次跳变后的底部处，使开关元件Q1导通。

另外，虽然未图示，但在输入电压较低时，比较器CP2始终将L电平输出到“与”电路AND 2，因此，再生期间检测电路11向跳变电路16a的端子A输出L电平，比较器CP4在电容器C12的电压超过基准电压Vr4的情况下，判定为重负载，并将H电平输出到跳变电路16a的端子B。在这种情况下，跳变电路16a将0次跳变输出到计数器15，因此在最初的底部处，使开关元件Q1导通。

另外，虽然未图示，但在输入电压较高时，比较器CP2始终将H电平输出到“与”电路AND 2，因此，再生期间检测电路11向跳变电路16a的端子A输出H电平。另外，在比较器CP4判定为重负载状态时，将H电平输出到跳变电路16a的端子B。因此，跳变电路16a将1次跳变输出到计数器15，因此在从最初的底部起进行1次跳变后的底部处，使开关元件Q1导通。

这样，根据实施例5的功率因数改善电路，底部跳变控制部进行如下控制：在由轻负载判定部判定为负载是轻负载且导通时间超过了流过电抗器的电流的再生期间的情况下，从最初的底部起进行了多次跳变后到达底部时，使开关元件导通。因此，能够单独使用功率因数改善电路进行控制，能够提高效率。

本发明能够用于开关电源装置。

Claims

1.一种功率因数改善电路，其对交流电压进行整流而转换为直流电压，经由电抗器和开关元件的串联电路对所述直流电压进行开关，对所述电抗器的再生能量进行整流平滑来获得规定的输出电压，

该功率因数改善电路的特征在于，具有：

导通时间设定部，其根据所述输出电压，设定所述开关元件的导通时间；

底部检测部，其检测在所述开关元件截止时两端电压衰减振动时的底部；以及

底部跳变控制部，其在所述导通时间设定部设定的导通时间与所述开关元件截止时流过所述电抗器的电流的再生期间之间的比率为规定值以下的情况下，使所述开关元件进行准谐振，在所述比率超过所述规定值的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使所述开关元件导通。

2.根据权利要求1所述的功率因数改善电路，其特征在于，

所述功率因数改善电路具有轻负载判定部，所述轻负载判定部根据所述规定的输出电压，判定负载是否是轻负载，

所述底部跳变控制部在由所述轻负载判定部判定为负载是轻负载的情况下，从最初的底部起进行1次跳变而到达下一个底部时，使所述开关元件导通。

3.根据权利要求1所述的功率因数改善电路，其特征在于，

所述底部跳变控制部在由所述轻负载判定部判定为负载是轻负载且所述导通时间超过了流过所述电抗器的电流的再生期间的情况下，从最初的底部起进行多次跳变后到达底部时，使所述开关元件导通。