JP2016174457A - 負荷保護回路 - Google Patents

Abstract

【課題】 直流電源の逆接続時に負荷側の回路に電流が流れないようにすると共に、正接続時直流電源電圧が通常電圧から低い電圧に変化したとしても電流を流し続ける。【解決手段】 直流電源Ｂの正極Ｂ１と負荷Ｌの正極側電極Ｌ１にアノードが接続されたダイオードＤ１と、ダイオードＤ１のカソードに一端を接続された抵抗Ｒと、抵抗の他端にゲートが、直流電源Ｂの負極Ｂ２にドレインが、負荷Ｌの負極側電極Ｌ２にソースを接続された電界効果トランジスタＱと、直流電源の負極と電界効果トランジスタのドレインの間にベースを、電界効果トランジスタのゲートとダイオードのカソードの間にコレクタを、負荷の負極側電極と電界効果トランジスタのソースの間にエミッタを接続されたトランジスタＴと、前記直流電源の負極と前記電界効果トランジスタのドレインの接続点と前記ベースの間に接続された電源抵抗ＰＲと、を備える。【選択図】 図１

Description

本発明は、直流電源の電極を逆に接続されても負荷を保護するための負荷保護回路に関する。

従来から、バッテリーの電極を逆に接続されても、負荷（たとえば、車載用電子機器等）を保護するための保護回路は知られている。例えば、特許文献１は、直流電力で動作する負荷に逆極性電圧が印加されるのを防止するとともに、正常な極性で電圧が供給されているときは損失を低く抑えることを目的とした負荷保護回路を開示する。この負荷保護回路は、負荷に電圧を供給する正負一対の電力線のいずれか一方に、ＦＥＴの入出力端子間に形成される半導体チャネルが挿入接続されており、ＦＥＴの入力端子と出力端子との間には逆極性のダイオードが接続されている。そして、ＦＥＴのゲート端子には、予め決められた極性の電圧が入力端子に印加されたときは半導体チャネルを通電状態とし、逆極性電圧が入力端子に印加されたときには半導体チャネルを遮断状態とする電圧が印加されるようにする。

また、特許文献２は、バッテリーの電極が逆接続された状態から電子機器を保護することを目的とした保護回路を開示する。この保護回路では、バッテリーの負極が接続されるべき電子機器のグランド端子と、この電子機器のグランドラインとの間に、基板がグランドラインに接続されるｎ型ＭＯＳ電界効果トランジスタを接続する。また、この電子機器の電源端子とグランドラインとの間には、抵抗が直列接続され、これにより分圧された電圧がｎ型ＭＯＳ電界効果トランジスタのゲートに印加される。この構成によれば、バッテリーが正しく接続された場合のみ、グランドラインとグランド端子とが電気的に接続され、この電子機器の電源が確立される。

特開２００５−２２４０８８号公報 特開２００２−０９５１５９号公報

そこで、本発明では、直流電源（バッテリー）を逆接続したときに負荷側の回路に電流が流れないようにすると共に、直流電源を正接続したとき、直流電源電圧が通常の電圧から低い電圧に変化したとしても電流を流し続けることができる負荷保護回路を提供する。

上記課題を解決するために、直流電源と負荷の間に設けられる負荷保護回路であって、直流電源の正極と負荷の正極側電極にアノードが接続されたダイオードと、そのダイオードのカソードに一端を接続された抵抗と、その抵抗の他端にゲートが接続され、直流電源の負極にドレインが接続され、負荷の負極側電極にソースを接続された電界効果トランジスタと、直流電源の負極と電界効果トランジスタのドレインの間にベースを接続され、電界効果トランジスタのゲートとダイオードのカソードの間にコレクタを接続され、負荷の負極側電極と電界効果トランジスタのソースの間にエミッタを接続されたトランジスタと、直流電源の負極と電界効果トランジスタのドレインの接続点とベースの間に接続された電源抵抗と、を備える負荷保護回路が提供される。

本発明によれば、直流電源を逆接続したときに負荷側の回路に電流が流れないようにすると共に、直流電源を正接続したとき、直流電源電圧が通常の電圧から低い電圧に変化したとしても電流を流し続けることができる負荷保護回路を提供できる。

本発明に係る第一実施例の負荷保護回路を示す回路図。 本発明に係る第一実施例の負荷保護回路における、直流電源を正接続した場合の説明回路図。 本発明に係る第一実施例の負荷保護回路における、直流電源を正接続した場合であって直流電源の電圧降下あった場合の説明回路図。 本発明に係る第一実施例の負荷保護回路における、直流電源を逆接続した場合の説明回路図。

以下では、図面を参照しながら、本発明に係る実施例について説明する。
＜第一実施例＞
図１を参照し、本実施例における負荷保護回路１を説明する。負荷保護回路１は、直流電源Ｂと負荷Ｌの間に設けられ、直流電源の正極と負極が逆接続された状態から負荷Ｌを保護する負荷保護回路である。負荷保護回路１は、直流電源Ｂの正極Ｂ１と負荷Ｌの正極側電極Ｌ１を接続する第１電力線ＬＮ１と、直流電源Ｂの負極Ｂ２と負荷Ｌの負極側電極Ｌ２を接続する第２電力線ＬＮ２を有する。

負荷保護回路１は、第１電力線ＬＮ１にアノードが接続されたダイオードＤ１を備える。すなわち、ダイオードＤ１は、直流電源Ｂの正極Ｂ１と負荷Ｌの正極側電極Ｌ１にアノードが接続されている。また、負荷保護回路１は、ダイオードＤ１のカソードに一端を接続された抵抗Ｒと、抵抗Ｒの他端にカソードを接続され、第２電力線ＬＮ２にアノードを接続されたツェナーダイオードＺとを備える。

すなわち、負荷保護回路１は、第１電力線ＬＮ１と第２電力線ＬＮ２の間に、ダイオードＤ１と抵抗ＲとツェナーダイオードＺとの直列回路を備える。この直列回路は、後述する電界効果トランジスタＱの動作を制御するため、抵抗ＲとツェナーダイオードＺとの接続点の電圧（ツェナーダイオードの降伏電圧）を電界効果トランジスタＱのゲートＧに印加する。なお、抵抗Ｒとツェナーダイオードの降伏電圧は、分圧電圧が電界効果トランジスタＱをオンにする値になるようにする。

また、負荷保護回路１は、上述した抵抗ＲとツェナーダイオードＺとの接続点にゲートＧを接続され、直流電源Ｂの負極Ｂ２にドレインＤが接続され、負荷Ｌの負極側電極Ｌ２にソースＳを接続された電界効果トランジスタＱを備える。換言すれば、電界効果トランジスタＱのゲートＧは、抵抗Ｒの他端に接続されており、電界効果トランジスタＱのドレインＤ−ソースＳ間に形成される半導体チャネルが第２電力線ＬＮ２上に挿入されている。

また、負荷保護回路１は、電界効果トランジスタＱのソースＳからドレインＤの向きに、電界効果トランジスタＱのドレインＤ−ソースＳ間に形成される半導体チャネルと並列に接続されたダイオードＤ２を備える。すなわち、ダイオードＤ２は、直流電源Ｂが正接続された場合に順方向（アノードが直流電源の正極に接続される方向）となるように接続されている。ダイオードＤ２は、電界効果トランジスタＱに内蔵したものであってもよいし、内蔵されていない場合は、一般的なＰＮ接合のダイオードをソースＳからドレインＤに向けて順方向となるように並列に接続してもよい。

また、負荷保護回路１は、直流電源Ｂの負極Ｂ２と電界効果トランジスタＱのドレインＤの間にベースＢｓを接続され、電界効果トランジスタＱのゲートＧ（抵抗ＲとツェナーダイオードＺとの接続点）と抵抗Ｒの他端の間にコレクタＣを接続され、負荷Ｌの負極側電極Ｌ２と電界効果トランジスタＱのソースＳの間にエミッタＥを接続されたトランジスタＴを備える。そして、直流電源Ｂの負極Ｂ２と電界効果トランジスタＱのドレインＤの接続点とベースＢｓの間に、電源抵抗ＰＲが設けられている。トランジスタＴのベースＢｓとエミッタＥの間に抵抗が存在しない場合、直流電源Ｂが逆接続された時に過電流が流れ破壊される。よって、電流制限のために電源抵抗ＰＲが必要になる。なお、コレクタＣの接続点は、抵抗ＲとダイオードＤ１の間であってもよいので、コレクタは、電界効果トランジスタＱのゲートＧ（抵抗ＲとツェナーダイオードＺとの接続点）とダイオードＤ１のカソードの間に接続されてもよい。

また、ツェナーダイオードＺは、換言すれば、電界効果トランジスタＱのソースＳと負荷Ｌの負極側電極Ｌ２の間（エミッタＥと第２電力線ＬＮ２の接続点）に一端を接続され、電界効果トランジスタＱのゲートＧと抵抗Ｒの他端の間に他端を接続されている。ここで、負荷とは電子機器内部の電源回路等の電子回路を含む。

図２は、負荷Ｌに直流電源Ｂを正接続した場合を説明するものである。直流電源Ｂが正接続された場合、負荷保護回路１では、ダイオードＤ２に順方向の電圧が印加される。ダイオードＤ２の順方向バイアス電圧は非常に小さく、直流電源Ｂの電圧は負荷Ｌに供給される。また、直流電源Ｂの電圧を抵抗ＲとツェナーダイオードＺで分圧した分圧電圧が、電界効果トランジスタＱの制御電圧としてゲートＧに印加され、電界効果トランジスタＱがオン状態になる。これにより、電界効果トランジスタＱのドレインＤ−ソースＳ間の半導体チャネルは非常に小さな抵抗値になる。このため、ドレインＤ−ソースＳ間の電圧降下がほぼ０Ｖになり、負荷Ｌへは直流電源Ｂの電圧がほぼそのまま供給される。

図３は、負荷Ｌに直流電源Ｂを正接続した場合であって、直流電源Ｂがクランキング時など短時間低電圧になった場合を説明するものである。なお、電界効果トランジスタＱの内部にその構造上ゲートＧとソースＳとの間には寄生容量が存するが、その寄生容量を説明のために点線で表した。

直流電源Ｂを正接続したとき、上述したように、直流電源Ｂの電圧を抵抗ＲとツェナーダイオードＺで分圧した分圧電圧が電界効果トランジスタＱの制御電圧としてゲートＧに印加されるので、内部の寄生容量に所定量の電荷が溜まることとなる。この状態で、直流電源Ｂが短時間（たとえば１秒程度）低電圧になったとき、ダイオードＤ１が無い場合には点線矢印のように電流が逆流しようとする。しかし、負荷保護回路１は、直流電源Ｂの正極Ｂ１の手前にダイオードＤ１を備えているので電流が逆流することはなく、そうすると、ゲートＧを制御する制御電圧は急激に低下することはないために、電界効果トランジスタＱをオンし続け、ドレインＤ−ソースＳ間において低い抵抗値を保ったまま電流を流し続けることができる。

また、直流電源Ｂを逆接続したときは、ダイオードＤ２が逆方向にバイアスされるためダイオードＤ２に電流は流れず、負荷Ｌの（正接続時に負極側の）電極Ｌ２およびこれに並列なツェナーダイオードＺと抵抗Ｒには電圧が供給されないので、電界効果トランジスタＱのゲートＧに印加される制御電圧もゼロとなる。そのため、電界効果トランジスタＱはオフ状態となって、ドレインＤ−ソースＳ間の通電は阻止される。このようにして、直流電源Ｂが逆接続されても負荷Ｌの保護が図られる。

一方、負荷保護回路１は、上述のダイオードＤ１を備えたことで、電界効果トランジスタＱの内部の寄生容量から電荷を逃がす経路がなく、電荷が溜まったままとなり易く、電界効果トランジスタＱはオンの状態をしばらくの間維持することとなる。この状態で、直流電源Ｂを逆接続されると、負荷Ｌに電流が流れ破壊することになりかねない。そこで、本発明に係る負荷保護回路１は、それを回避するためにトランジスタＴを備えている。

図４は、負荷Ｌに直流電源Ｂを逆接続した場合を説明するものである。直流電源Ｂが負荷Ｌに対して逆接続された場合、負荷保護回路１では、点線で示すような経路で電流が流れようとする。すなわち、負荷保護回路１は、電極Ｂ２から正電圧を受けて、トランジスタＴのベースＢｓに正電圧をかけることになる。そうすると、電界効果トランジスタＱの内部の寄生容量に溜まった電荷を逃がすための、トランジスタＴのコレクタＣからエミッタＥへの経路が構成され、その結果電界効果トランジスタＱのゲートＧがオフとなると共に、コレクタＣにおける電圧もほぼゼロとなり、エミッタＥにおける電圧も同じくほぼゼロとなる。エミッタＥは、負荷Ｌの（正接続時に負極側の）電極Ｌ２と接続されているので、負荷Ｌは保護される。

負荷保護回路１は、上述したような構成を備えることで、直流電源Ｂを逆接続したときに負荷Ｌ側の回路に電流が流れないようにすると共に、直流電源Ｂを正接続したとき、直流電源Ｂの電圧が通常の電圧から低い電圧に変化したとしても電流を流し続けることができる。

なお、本発明は、例示した実施例に限定するものではなく、特許請求の範囲の各項に記載された内容から逸脱しない範囲の構成による実施が可能である。すなわち、本発明は、主に特定の実施形態に関して特に図示され、かつ説明されているが、本発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、数量、その他の詳細な構成において、当業者が様々な変形を加えることができるものである。

１ 負荷保護回路
Ｑ 電界効果トランジスタ
Ｄ ダイオード
Ｒ 抵抗
Ｔ トランジスタ
Ｚ ツェナーダイオード
ＰＲ 電源抵抗
Ｂ 直流電源
Ｂ１ 直流電源の正極
Ｂ２ 直流電源の負極
Ｌ 負荷
Ｌ１ 負荷の正極側電極
Ｌ２ 負荷の負極側電極
ＬＮ１ 第１電力線
ＬＮ２ 第２電力線

Claims (1)

1. 直流電源と負荷の間に設けられる負荷保護回路であって、
   前記直流電源の正極と前記負荷の正極側電極にアノードが接続されたダイオードと、
   前記ダイオードのカソードに一端を接続された抵抗と、
   前記抵抗の他端にゲートが接続され、前記直流電源の負極にドレインが接続され、前記負荷の負極側電極にソースを接続された電界効果トランジスタと、
   前記直流電源の負極と前記電界効果トランジスタのドレインの間にベースを接続され、前記電界効果トランジスタのゲートと前記ダイオードのカソードの間にコレクタを接続され、前記負荷の負極側電極と前記電界効果トランジスタのソースの間にエミッタを接続されたトランジスタと、
   前記直流電源の負極と前記電界効果トランジスタのドレインの接続点と前記ベースの間に接続された電源抵抗と、
   を備える負荷保護回路。