JP2024036350A - 逆接続破損防止回路 - Google Patents
逆接続破損防止回路 Download PDFInfo
- Publication number
- JP2024036350A JP2024036350A JP2024001410A JP2024001410A JP2024036350A JP 2024036350 A JP2024036350 A JP 2024036350A JP 2024001410 A JP2024001410 A JP 2024001410A JP 2024001410 A JP2024001410 A JP 2024001410A JP 2024036350 A JP2024036350 A JP 2024036350A
- Authority
- JP
- Japan
- Prior art keywords
- electric path
- path
- reverse connection
- load
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 39
- 230000002265 prevention Effects 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Power Conversion In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
【課題】入力電源の電圧検出用に別途回路を構成する必要がなく、また、電圧降下・電力損失が少ない逆接続破損防止回路を提供する。【解決手段】逆接続破損防止回路Aであって、一端に電源が接続され、他端に負荷30が接続される第1電路11と、一端に前記電源が接続され、他端に負荷30が接続される第2電路12と、一端が第1電路11に接続され、他端がFET21に接続されている第3電路13と、一端が、第1電路11に接続され、他端が第2電路12に接続されている第5電路15と、一端が第3電路13と接続され、途中で第5電路15と電気的に接続して交差し、他端が第2電路12と接続されている第6電路16を備え、第2電路12上では、FET21が設けられ、第3電路13上では、第1抵抗が設けられ、第5電路15上では、ダイオード23、第2抵抗24、定電圧ダイオード25が設けられ、第6電路16上では、第3抵抗26が設けられている。【選択図】図1
Description
本発明は、入力電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護する逆接続破損防止回路に関するものである。
直流配電用LED照明装置等の負荷に電力を供給する入力電源には、極性があるため、逆接続すると、負荷が破損するおそれがある。
そのため、従来から入力電源の極性を逆に接続した場合に、負荷の破損を防止し、負荷を保護するために、入力電源の電圧を検出し、適正であれば、ON(=電路を導通)させる、あるいは、不適切であれば、OFF(=電路を遮断)させる、コンパレータ等を用いた
電圧検出回路を設ける構成が開示されている。
電圧検出回路を設ける構成が開示されている。
また、入力電源の極性を逆に接続した場合に、電流が流れないように、電路に直列に、ダイオードを設ける構成が開示されている。
例えば、特許文献1では、従来技術として、正側の電源端子と負側の電源端子との間には、ダイオードと保護対象となる電気回路とが直列に接続される構成が開示されている。この構成では、電源が逆接続されて、負側の電源端子の電位が正側の電源端子の電位よりも高い場合には、ダイオードにより電流が阻止される。
しかしながら、電圧検出回路を設ける構成の場合、電圧検出用に別途回路を構成する必要があり、不便である。
また、電路に直列にダイオードを設ける構成の場合、一般的なPN接合のダイオードは、電圧降下VFによって、約0.6(V)の電圧降下・電力損失が生じてしまう。回路内を流れる電流量が多い場合や電圧が大きい場合には、0.6(V)程度の電圧降下・電力損失は、あまり問題にならない。しかし、回路内に流れる電流量が少ない場合や電圧が小さい場合には、0.6(V)程度であっても、大きな損失となり、問題となる。
そこで、本発明は、上述の課題を解決するものとして、入力電源の電圧検出用に別途回路を構成する必要がなく、また、電圧降下・電力損失が少ない逆接続破損防止回路を提供することを目的としたものである。
請求項1の発明は、
電源の逆接続による負荷の破損を防止する逆接続破損防止回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第2電路と、
一端が前記第1電路に接続され、他端が電界効果トランジスタのゲートに接続されている第3電路と、
一端が、前記第1電路の前記一端に対し、前記第3電路の一端より遠い箇所で、前記第1電路に接続され、他端が前記第2電路に接続されている第5電路と、
一端が前記第3電路と接続され、途中で前記第5電路と電気的に接続して交差し、他端が前記第2電路と接続されている第6電路を備え、
前記第2電路上では、前記電源の負極側にドレインを接続し、負荷の他端側にソースを接続することで、前記電界効果トランジスタが設けられ、
前記第3電路上では、前記第6電路との接続箇所より、前記第1電路と接続されている前記一端に近い箇所に第1抵抗が設けられ、
前記第5電路上では、前記第1電路と接続されている前記一端に近い順に、前記第1電路側をカソードとしたダイオード、第2抵抗、前記第1電路側をカソードとした定電圧ダイオードが設けられ、
前記第6電路上では、前記第5電路との交差箇所より、前記第2電路と接続されている前記他端に近い箇所に第3抵抗が設けられている、逆接続破損防止回路とした。
電源の逆接続による負荷の破損を防止する逆接続破損防止回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第2電路と、
一端が前記第1電路に接続され、他端が電界効果トランジスタのゲートに接続されている第3電路と、
一端が、前記第1電路の前記一端に対し、前記第3電路の一端より遠い箇所で、前記第1電路に接続され、他端が前記第2電路に接続されている第5電路と、
一端が前記第3電路と接続され、途中で前記第5電路と電気的に接続して交差し、他端が前記第2電路と接続されている第6電路を備え、
前記第2電路上では、前記電源の負極側にドレインを接続し、負荷の他端側にソースを接続することで、前記電界効果トランジスタが設けられ、
前記第3電路上では、前記第6電路との接続箇所より、前記第1電路と接続されている前記一端に近い箇所に第1抵抗が設けられ、
前記第5電路上では、前記第1電路と接続されている前記一端に近い順に、前記第1電路側をカソードとしたダイオード、第2抵抗、前記第1電路側をカソードとした定電圧ダイオードが設けられ、
前記第6電路上では、前記第5電路との交差箇所より、前記第2電路と接続されている前記他端に近い箇所に第3抵抗が設けられている、逆接続破損防止回路とした。
本発明に係る逆接続破損防止回路を適用・使用することによって、入力電源の逆接続による、直流配電用LED照明装置等の負荷の破損を防止し、負荷を保護することができる。
また、入力電源の極性が適切に接続されたか否かを検出するための、入力電源の電圧検出用に別途回路を構成する必要がなくなり、電界効果トランジスタ(FET)、抵抗といったシンプルな回路構成で、入力電源の逆接続による負荷の破損を防止し、負荷を保護することができ、便宜である。
また、本発明に係る逆接続破損防止回路は、入力電源の極性を逆に接続した場合に、回路内に電流が流れないように、電路に直列にダイオードを設ける構成に比べて、電圧降下・電力損失を最小限に抑える構成である。特に、回路内に流れる電流量が少ない場合や電圧が小さい場合には、この電圧降下・電力損失を最小限に抑えるというメリットは大きくなる。
(実施の形態例1)
まず、本発明の実施の形態例1の逆接続破損防止回路Aの構成を図1に基づいて説明する。直流配電用LED照明装置等の負荷に対し、誤って極性を逆にして、直流の入力電源を接続すると、負荷が破損するおそれがある。そのため、本発明の実施の形態例1の逆接続破損防止回路Aは、極性を逆にして、直流の入力電源を接続した場合であっても、負荷の
破損を防ぎ、負荷を保護する保護回路である。
まず、本発明の実施の形態例1の逆接続破損防止回路Aの構成を図1に基づいて説明する。直流配電用LED照明装置等の負荷に対し、誤って極性を逆にして、直流の入力電源を接続すると、負荷が破損するおそれがある。そのため、本発明の実施の形態例1の逆接続破損防止回路Aは、極性を逆にして、直流の入力電源を接続した場合であっても、負荷の
破損を防ぎ、負荷を保護する保護回路である。
図1に示すように、第1電路11の一端は、直流の入力電源(図示省略)の正極が接続され、他端は、負荷30の一端が接続される。第2電路12の一端は、直流の入力電源の負極が接続され、他端は、負荷30の他端が接続される。第3電路13の一端は、第1電路11に接続され、他端は、電界効果トランジスタ(FET)21のゲート(G)に接続されている。
第5電路15の一端は、第1電路11の一端に対し、第3電路13の一端より遠い箇所で、第1電路11に接続され、他端は、第2電路12に接続されている。第6電路16の一端は、第3電路13と接続され、途中で第5電路15と電気的に接続して交差し、他端が第2電路12と接続されている。
第2電路12上では、入力電源の負極が接続される一端側にドレイン(D)を接続し、負荷30の他端が接続される他端側にソース(S)を接続することで、電界効果トランジスタ(FET)21が直列に設けられている。
第3電路13上では、第6電路16との接続箇所より、第1電路11と接続されている一端に近い位置に第1抵抗22が設けられている。なお、第1抵抗22の抵抗値は、例えば、1M(Ω)である。
第5電路15上では、第1電路11の接続箇所に近い順に、第1電路11側をカソード(K)としたダイオード23、第2抵抗24、第1電路11側をカソード(K)とした定電圧ダイオード25が設けられている。なお、第2抵抗24の抵抗値は、例えば、10(Ω)である。また、通常定電圧ダイオードは、pn接合に対して逆方向に、所定の電圧を印加すると、一定の電圧を出力する。定電圧ダイオード25は、10(V)、あるいは20(V)の一定の電圧を出力する。
第6電路上16では、第5電路15との交差箇所より、第2電路12と接続されている他端に近い位置に第3抵抗26が設けられている。なお、第3抵抗26の抵抗値は、例えば、1M(Ω)である。
また、電界効果トランジスタ(FET)21について説明する。本実施の形態例1における、電界効果トランジスタ(FET)21は、nチャネルMOS-FET(絶縁ゲート電界効果トランジスタ)である。
図2に示すように、一般的に、電界効果トランジスタ(FET)21は、p型半導体211と、n型半導体212が接合して構成されている。そして、電界効果トランジスタ(FET)21は、ドレイン(D)、ソース(S)、ゲート(G)という3つの電極を有している。ドレイン(D)及びソース(S)は夫々、n型半導体212に接続されている。また、ソース(S)は、n型半導体212だけでなく、p型半導体211にも接続されている。ゲート(G)は、例えば金属製であり、酸化絶縁膜213を介して、p型半導体211に接続されている。
ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧を印加し、また、ゲート(G)・ソース(S)間に、ゲート(G)+極性(プラス極性)で電圧を印加する。すると、図3に示すように、酸化絶縁膜213直下のp型半導体211(反転層214)に電子が引き寄せられ、p型半導体211がn型半導体に変化する(反転する)。そして、ドレイン(D)からソース(S)に電流が流れる。
ところで、上述したように、電界効果トランジスタ(FET)21は、p型半導体211と、n型半導体212が接合して構成されている。また、ソース(S)は、n型半導体212だけでなく、p型半導体211にも接続されている。従って、ドレイン(D)・ソース(S)間に、ソース(S)+極性(プラス極性)で電圧を印加すると、図4に示すように、ソース(S)からドレイン(D)に電流が流れる。これは、電界効果トランジスタ(FET)が、構造上、p型半導体とn型半導体が接合していることによって、ドレイン(D)・ソース(S)間で形成される、ボディダイオード(寄生ダイオード)のはたらきによるものである。
<逆接続破損防止回路Aの動作(順接続の場合)>
次に、本発明の実施の形態例1の逆接続破損防止回路Aの動作について説明する。図5に示すように、入力電源を逆接続破損防止回路Aに順接続した場合、「第1電路11→負荷30→第2電路12」の経路で、電流が流れる。なお、第2電路12上の電界効果トランジスタ(FET)21では、「ソース(S)→ドレイン(D)」に電流が流れる。以下、詳しく説明する。
次に、本発明の実施の形態例1の逆接続破損防止回路Aの動作について説明する。図5に示すように、入力電源を逆接続破損防止回路Aに順接続した場合、「第1電路11→負荷30→第2電路12」の経路で、電流が流れる。なお、第2電路12上の電界効果トランジスタ(FET)21では、「ソース(S)→ドレイン(D)」に電流が流れる。以下、詳しく説明する。
第3電路13には、第1抵抗22の抵抗値が1M(Ω)と、大きいため、少ない電流が流れる。「第3電路13→第6電路16」の経路で流れた電流は、第2電路12に流れ、同電路上の電界効果トランジスタ(FET)21のボディダイオードのはたらきによって、ソース(S)・ドレイン(D)間に流れる。また、「第3電路13→第6電路16」の経路で流れた電流は、定電圧ダイオード25に、一定の電圧(例えば、10V)を出力させる。
なお、第1抵抗22は、定電圧ダイオード25に一定の電圧を出力させるために、定電圧ダイオード25に流れる電流の量を調整する役割を果たす。また、「第3電路13→第6電路16」の経路で流れてきた電流は、第3抵抗26に流れようとするが、第3抵抗26の抵抗値が大きいため、流れる電流は少ない。そのため、「第3電路13→第6電路16」の経路で流れてきた電流の多くは、定電圧ダイオード25に流れる。
また、第3電路13上を流れてきた電流は、第6電流路16に流れるが、そのまま第3電路13上を流れる分もある。その結果、電界効果トランジスタ(FET)21のゲート(G)に電荷がたまることとなる。
電界効果トランジスタ(FET)21のゲート(G)に電荷がたまって+極性(プラス極性)の電圧が印加されると、酸化絶縁膜213直下のp型半導体211(反転層214)がn型半導体に変化(反転する)し、電界効果トランジスタ(FET)21はONし、電界効果トランジスタ(FET)21は、ONすると、単なる抵抗(R)となり、電流はいずれの方向でも流れる。現状では、図6に示すように、ソース(S)+極性(プラス極性)で電圧が印加されているため、「ソース(S)→ドレイン(D)」に電流が流れる。
この場合、電界効果トランジスタ(FET)21はONしているため、抵抗値は低く、電圧降下はほとんどない。そのため、ボディダイオードのはたらきによって、電界効果トランジスタ(FET)21内のp型半導体211からn型半導体212に電流が流れるのではなく、「ソース(S)→ソース(S)に接続されているn型半導体212→反転層214(n型半導体)→ドレイン(D)に接続されているn型半導体212→ドレイン(D)」に電流が流れる。
そして、入力電源と逆接続破損防止回路Aの接続を解除した場合には、電界効果トランジスタ(FET)21のゲート(G)にたまった電荷は、「抵抗値が小さい第2抵抗24」及び「ダイオード23」と「負荷30」によって迅速に消費(放電)される。なお、逆接
続破損防止回路Aに負荷30が接続されていない場合には、「第3抵抗26」によって、消費(放電)される。但し、第3抵抗26の抵抗値が大きいため、消費(放電)時間は長くなる。
続破損防止回路Aに負荷30が接続されていない場合には、「第3抵抗26」によって、消費(放電)される。但し、第3抵抗26の抵抗値が大きいため、消費(放電)時間は長くなる。
ところで、第5電路15には、第1電路11側をカソード(K)としたダイオード23が設けられているため、第1電路11上を流れてきた電流は、第5電路15上を流れない。
<逆接続破損防止回路Aの動作(逆接続の場合)>
次に、図7に示すように、入力電源を逆接続破損防止回路Aに逆接続した場合、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されることとなる。しかし、ドレイン(D)を基準とすると、ゲート(G)は、-極性(マイナス極性)となるため、酸化絶縁膜213直下のp型半導体211は、n型半導体に変化せず(反転せず)、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間で、電流が流れない。そのため、負荷30にも電流が流れない。
次に、図7に示すように、入力電源を逆接続破損防止回路Aに逆接続した場合、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されることとなる。しかし、ドレイン(D)を基準とすると、ゲート(G)は、-極性(マイナス極性)となるため、酸化絶縁膜213直下のp型半導体211は、n型半導体に変化せず(反転せず)、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間で、電流が流れない。そのため、負荷30にも電流が流れない。
また、第2電路12上の電界効果トランジスタ(FET)21がON状態(=酸化絶縁膜213直下のp型半導体211が、n型半導体に変化し、ドレイン(D)・ソース(S)間で、電流が流れている)の直後に、入力電源を逆接続破損防止回路Aに逆接続した場合等、第2電路12上の電界効果トランジスタ(FET)21のドレイン(D)・ソース(S)間に、電流が流れてしまった場合でも、第5電路15上に定電圧ダイオード25が設けられ、第6電路26上に第3抵抗26が設けられていることによって、電界効果トランジスタ(FET)21のゲート(G)に向かう電荷を消費させ、ゲート(G)のON(=酸化絶縁膜213直下のp型半導体211を、n型半導体に変化させる)を阻止する。更に、電界効果トランジスタ(FET)21のゲート(G)に残っている電荷は、「抵抗値が小さい第2抵抗24」及び「ダイオード23」と「負荷30(又は、入力電源)」によって、消費(放電)される。特に、第5電路15上に、抵抗値が小さい第2抵抗24及びダイオード23が設けられていることによって、電荷の消費は促進される。
このように本発明の実施の形態例1の逆接続破損防止回路Aを構成することによって、入力電源の逆接続による、直流配電用LED照明装置等の負荷の破損を防止し、負荷を保護することができる。
また、入力電源の極性が適切に接続されたか否かを検出するための、入力電源の電圧検出用に別途回路を構成する必要がなくなり、電界効果トランジスタ(FET)、抵抗といったシンプルな回路構成で、入力電源の逆接続による負荷の破損を防止し、負荷を保護することができ、便宜である。
また、本発明に係る逆接続破損防止回路Aによれば、入力電源の極性を逆に接続した場合に、回路内に電流が流れないように、電路に直列にダイオードを設ける構成に比べて、電圧降下・電力損失を最小限に抑える構成である。特に、回路内に流れる電流量が少ない場合や電圧が小さい場合には、この電圧降下・電力損失を最小限に抑えるというメリットは大きくなる。
<変形例>
なお、上記では、本発明の実施の形態例1の逆接続破損防止回路Aの構成について述べたが、この構成に限定されるものではない。例えば、図8に示すように、必要最小限の素子で、本発明に係る逆接続破損防止回路Bを構成しても良い。
なお、上記では、本発明の実施の形態例1の逆接続破損防止回路Aの構成について述べたが、この構成に限定されるものではない。例えば、図8に示すように、必要最小限の素子で、本発明に係る逆接続破損防止回路Bを構成しても良い。
逆接続破損防止回路Bは、一端に直流の入力電源の正極が接続され、他端に負荷30の一端が接続される第1電路11と、一端に電源の負極が接続され、他端に負荷30の他端が接続される第2電路12と、一端が第1電路11に接続され、他端が電界効果トランジスタ(FET)21のゲート(G)に接続されている第3電路13を備えている。
また、一端が第3電路13に接続され、他端が第2電路12に接続されている第4電路14を備えている。なお、第4電路14の一端は、第3電路13上の第1抵抗22と電界効果トランジスタ(FET)21の間の箇所で、第3電路13と接続されている。
第4電路14上では、第1電路側をカソード(K)とした定電圧ダイオード25が設けられている。
入力電源を逆接続破損防止回路Bに順接続した場合、「第1電路11→負荷30→第2電路12」の経路で、電流が流れる。なお、上述したように、第2電路12上の電界効果トランジスタ(FET)21では、ボディダイオード(寄生ダイオード)のはたらきによって、「ソース(S)→ドレイン(D)」に電流が流れる。
電界効果トランジスタ(FET)21のゲート(G)に電荷がたまってくると、電界効果トランジスタ(FET)21はONし、酸化絶縁膜213直下のp型半導体211(反転層214)がn型半導体に変化する(反転する)。そして、電界効果トランジスタ(FET)21の「ソース(S)→ソース(S)に接続されているn型半導体212→反転層214(n型半導体)→ドレイン(D)に接続されているn型半導体212→ドレイン(D)」に電流が流れる。
次に、入力電源を逆接続破損防止回路Bに逆接続した場合、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間に、ドレイン(D)+極性(プラス極性)で電圧が印加されることとなる。しかし、ドレイン(D)を基準とすると、ゲート(G)は、-極性(マイナス極性)となるため、酸化絶縁膜213直下のp型半導体211は、n型半導体に変化せず(反転せず)、第2電路12上の電界効果トランジスタ(FET)21では、ドレイン(D)・ソース(S)間で、電流が流れない。そのため、負荷30にも電流が流れない。
以上、本発明の好ましい実施の形態例について述べたが、本発明に係る逆接続破損防止回路は上述した実施の形態例にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であるのは言うまでもない。
11:第1電路、12:第2電路、13:第3電路、14:第4電路、15:第5電路、16:第6電路、
21:電界効果トランジスタ(FET)、211:p型半導体、212:n型半導体、213:酸化絶縁膜、214:反転層、22:第1抵抗、23:ダイオード、24:第2抵抗、25:定電圧ダイオード、26:第3抵抗、
30:負荷
21:電界効果トランジスタ(FET)、211:p型半導体、212:n型半導体、213:酸化絶縁膜、214:反転層、22:第1抵抗、23:ダイオード、24:第2抵抗、25:定電圧ダイオード、26:第3抵抗、
30:負荷
Claims (1)
- 電源の逆接続による負荷の破損を防止する逆接続破損防止回路であって、
一端に電源の正極が接続され、他端に負荷の一端が接続される第1電路と、
一端に前記電源の負極が接続され、他端に負荷の他端が接続される第2電路と、
一端が前記第1電路に接続され、他端が電界効果トランジスタのゲートに接続されている第3電路と、
一端が、前記第1電路の前記一端に対し、前記第3電路の一端より遠い箇所で、前記第1電路に接続され、他端が前記第2電路に接続されている第5電路と、
一端が前記第3電路と接続され、途中で前記第5電路と電気的に接続して交差し、他端が前記第2電路と接続されている第6電路を備え、
前記第2電路上では、前記電源の負極側にドレインを接続し、負荷の他端側にソースを接続することで、前記電界効果トランジスタが設けられ、
前記第3電路上では、前記第6電路との接続箇所より、前記第1電路と接続されている前記一端に近い箇所に第1抵抗が設けられ、
前記第5電路上では、前記第1電路と接続されている前記一端に近い順に、前記第1電路側をカソードとしたダイオード、第2抵抗、前記第1電路側をカソードとした定電圧ダイオードが設けられ、
前記第6電路上では、前記第5電路との交差箇所より、前記第2電路と接続されている前記他端に近い箇所に第3抵抗が設けられていることを特徴とする、逆接続破損防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024001410A JP2024036350A (ja) | 2020-03-16 | 2024-01-09 | 逆接続破損防止回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020045876A JP2021148469A (ja) | 2020-03-16 | 2020-03-16 | 逆接続破損防止回路 |
JP2024001410A JP2024036350A (ja) | 2020-03-16 | 2024-01-09 | 逆接続破損防止回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020045876A Division JP2021148469A (ja) | 2020-03-16 | 2020-03-16 | 逆接続破損防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024036350A true JP2024036350A (ja) | 2024-03-15 |
Family
ID=77848335
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020045876A Pending JP2021148469A (ja) | 2020-03-16 | 2020-03-16 | 逆接続破損防止回路 |
JP2024000894A Pending JP2024041854A (ja) | 2020-03-16 | 2024-01-05 | 逆接続破損防止回路 |
JP2024001410A Pending JP2024036350A (ja) | 2020-03-16 | 2024-01-09 | 逆接続破損防止回路 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020045876A Pending JP2021148469A (ja) | 2020-03-16 | 2020-03-16 | 逆接続破損防止回路 |
JP2024000894A Pending JP2024041854A (ja) | 2020-03-16 | 2024-01-05 | 逆接続破損防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP2021148469A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116566177B (zh) * | 2023-07-11 | 2023-09-15 | 苏州锴威特半导体股份有限公司 | 一种电源管理电路、方法和电源电路 |
-
2020
- 2020-03-16 JP JP2020045876A patent/JP2021148469A/ja active Pending
-
2024
- 2024-01-05 JP JP2024000894A patent/JP2024041854A/ja active Pending
- 2024-01-09 JP JP2024001410A patent/JP2024036350A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2024041854A (ja) | 2024-03-27 |
JP2021148469A (ja) | 2021-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104079282B (zh) | 耗尽型金属氧化物半导体场效应管驱动器 | |
US8054106B2 (en) | Load driving device | |
US7312653B2 (en) | NMOS reverse battery protection | |
JP3816935B2 (ja) | バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム | |
US7561404B2 (en) | Biased-MOSFET active bridge | |
JP5274815B2 (ja) | 電力供給制御回路 | |
JP2024036350A (ja) | 逆接続破損防止回路 | |
US6650520B2 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
US20130188287A1 (en) | Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit | |
US7288856B2 (en) | Reverse battery protection circuit for power switch | |
JP2009277930A (ja) | 半導体装置 | |
TW201444227A (zh) | 充放電控制電路及電池裝置 | |
US8174808B2 (en) | Load driving device | |
TW583805B (en) | Countercurrent prevention circuit | |
JP2019103015A (ja) | 電源逆接続保護機能を備えた負荷駆動回路 | |
JP2000341848A (ja) | 逆極性入力保護装置 | |
JP2015046507A (ja) | Esd保護回路 | |
JPH0548021A (ja) | 半導体保護回路 | |
JP2023142322A (ja) | 直流配電システムにおける無極性回路 | |
US20200067501A1 (en) | Switch circuitry | |
JP2005224088A (ja) | 負荷保護回路 | |
JP2016174457A (ja) | 負荷保護回路 | |
JPH05244736A (ja) | 給電装置 | |
US9941686B2 (en) | Sensor device | |
US10659039B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240119 |