JP2016167507A - 光電変換素子およびその製造方法 - Google Patents
光電変換素子およびその製造方法 Download PDFInfo
- Publication number
- JP2016167507A JP2016167507A JP2015046123A JP2015046123A JP2016167507A JP 2016167507 A JP2016167507 A JP 2016167507A JP 2015046123 A JP2015046123 A JP 2015046123A JP 2015046123 A JP2015046123 A JP 2015046123A JP 2016167507 A JP2016167507 A JP 2016167507A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- amorphous semiconductor
- type amorphous
- electrode
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
【課題】優れた性能を示す光電変換素子およびその製造方法を提供する。【解決手段】光電変換素子10は、第1の面1aを有する、第1導電型または第2導電型の半導体基板1と、半導体基板1の、第1の面1aと反対側の第2の面1b側に設けられた、第1導電型非晶質半導体膜3および第2導電型非晶質半導体膜5と、第1導電型非晶質半導体膜3上に設けられた第1電極12と、第2導電型非晶質半導体膜5上に設けられた第2電極11と、を備え、第2の面1bに対して垂直な方向から見て、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5とは間隔を隔てて配置されている。【選択図】図1
Description
この発明は、光電変換素子およびその製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている(たとえば特許文献1参照)。特許文献1では、光電変換素子としての太陽電池の裏面において、p型半導体層上にp型電極が形成され、n型半導体層上にn型電極が形成されている。
また、半導体素子においては、高濃度不純物層と電極とのコンタクト抵抗が半導体素子の性能に大きな影響を及ぼすため、p型不純物層とn型不純物層とのそれぞれに応じてp型電極とn型電極とで異なる材料を適用することが提案されている(たとえば、非特許文献1参照)。
田中宏明、他8名、"高性能トランジスタのための低バリアハイト低抵抗コンタクト形成技術"、[online]、[平成27年2月12日検索]、インターネット(URL:http://www.jpo.go.jp/shiryou/kijun/kijun2/pdf/tjkijun_i-3.pdf)
上述した特許文献1に開示された光電変換素子では、裏面側においてn型半導体層の端部がp型半導体層の端部上に重なるように配置されている。このような構成では、n型半導体層の端部とp型半導体層の端部との重なり領域においてリーク電流が流れる可能性が考えられる。このようなリーク電流の発生は、結果的に光電変換素子の性能の低下につながる。また、特許文献1に開示された光電変換素子では、性能を改善するためn型電極とp型電極との材料を異ならせることについて開示も示唆もされていない。
ここで開示された実施形態は、上記のような課題を解決するためになされたものである。ここで開示された実施形態の主たる目的は、優れた性能を示す光電変換素子およびその製造方法を提供することである。
ここで開示された実施形態は、第1の面を有する、第1導電型または第2導電型の半導体基板と、半導体基板の、第1の面と反対側の第2の面側に設けられた、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜と、第1導電型非晶質半導体膜上に設けられた第1電極と、第2導電型非晶質半導体膜上に設けられた第2電極と、を備え、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とは間隔を隔てて配置されている、光電変換素子である。
ここで開示された実施形態は、第1の面および前記第1の面と反対側の第2の面を有する半導体基板を準備する工程と、半導体基板の第2の面側に、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程と、第1導電型非晶質半導体膜上に第1電極を形成する工程と、第2導電型非晶質半導体膜上に第2電極を形成する工程とを備え、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程では、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とが間隔を隔てるように形成される、光電変換素子の製造方法である。
ここで開示された実施形態によれば、第2の面に対して垂直な方向から見て第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とが間隔を隔てるように形成されているため、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間におけるリーク電流の発生を抑制することができる。
また、ここで開示された実施形態によれば、第1電極と第2電極とを別工程で形成できるので、光電変換素子の性能を高めるために第1電極の材料と第2電極の材料とを独立して選択できる。
以下、ここで開示される実施形態の光電変換素子の一例としてのヘテロ接合型バックコンタクトセルについて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
なお、本明細書において「i型」とは、完全な真性の状態だけでなく、十分に低濃度(n型不純物濃度が1×1015個/cm3未満、かつp型不純物濃度が1×1015個/cm3未満)であればn型またはp型の不純物が混入された状態のものも含む意味である。また、本明細書において「n型」はn型不純物濃度が1×1015個/cm3以上の状態を意味し、「p型」はp型不純物濃度が1×1015個/cm3以上の状態を意味する。n型不純物濃度およびp型不純物濃度は、たとえば二次イオン質量分析法によって測定することができる。
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
(実施形態1)
<ヘテロ接合型バックコンタクトセルの構造>
図1に、実施形態1のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態1のヘテロ接合型バックコンタクトセルは、半導体基板1を有する。半導体基板1の第1の面1a(受光面)には凹凸形状が形成されている。半導体基板1の第1の面1a上には誘電体膜7が形成されている。誘電体膜7の材料としては任意の材料を用いることができるが、たとえば窒化シリコンを含む膜を用いることができる。誘電体膜7の組成は、二次イオン質量分析(SIMS)によって誘電体膜7に含まれる各原子の含有量を測定することによって求めることができる。本実施形態において、半導体基板1はn型単結晶シリコン基板である。
<ヘテロ接合型バックコンタクトセルの構造>
図1に、実施形態1のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態1のヘテロ接合型バックコンタクトセルは、半導体基板1を有する。半導体基板1の第1の面1a(受光面)には凹凸形状が形成されている。半導体基板1の第1の面1a上には誘電体膜7が形成されている。誘電体膜7の材料としては任意の材料を用いることができるが、たとえば窒化シリコンを含む膜を用いることができる。誘電体膜7の組成は、二次イオン質量分析(SIMS)によって誘電体膜7に含まれる各原子の含有量を測定することによって求めることができる。本実施形態において、半導体基板1はn型単結晶シリコン基板である。
半導体基板1の第1の面1aと反対側の第2の面1b(裏面)上には第1のi型非晶質半導体膜2と第2のi型非晶質半導体膜4とが設けられている。本実施形態において、第1のi型非晶質半導体膜2および第2のi型非晶質半導体膜4はそれぞれi型非晶質シリコン膜である。
第1のi型非晶質半導体膜2上には第1導電型非晶質半導体膜3が設けられている。また、第2のi型非晶質半導体膜4上には第2導電型非晶質半導体膜5が設けられている。本実施形態において、第1導電型非晶質半導体膜3はp型非晶質シリコン膜であり、第2導電型非晶質半導体膜5はn型非晶質シリコン膜である。
第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3との第1の積層体51の端部は、第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5とからなる第2の積層体52の端部から離れた位置に配置されている。また、第2の積層体52の端部と第1の積層体51の端部との間では、半導体基板1の第2の面1bの一部が露出している。
このような構成では、第1の積層体51における第1導電型非晶質半導体膜3の端部と第2の積層体52における第2導電型非晶質半導体膜5の端部との間には空隙が形成されている。つまり、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5とは当該空隙によって分離されている。
第1導電型非晶質半導体膜3上には、第1導電型非晶質半導体膜3に接する第1電極12が設けられている。異なる観点から言えば、第1導電型非晶質半導体膜3の表面における中央部分を含む領域に接するように第1電極12が形成されている。また、第2導電型非晶質半導体膜5上には、第2導電型非晶質半導体膜5に接する第2電極11が設けられている。第1電極12および第2電極11としては、たとえばアルミニウムまたは銀などを用いることができる。また、第1電極12と第2電極11とについて異なる材料を採用することもできる。第1電極12と第2電極11との形状は任意の形状とすることができるが、たとえば第2電極11の平面形状を円形状とし、第1電極12の形状を当該第2電極11が配置される開口部が形成された平板状の形状としてもよい。また、逆に第1電極12の平面形状を円形状とし、第2電極11の形状を当該第1電極12が配置される開口部が形成された平板状の形状としてもよい。
本実施形態では、第1電極12および第2電極11を平面視した場合に、たとえば第2電極11は複数の島状に配置されていてもよい。第2電極11は、第2の面1b上において正方格子のパターンで配置されていてもよい。第2電極11の配置パターンは、正方格子に限られず、三角格子や非周期パターンであってもよい。本実施の形態では、半導体基板1の第2の面1b側から見たときに、第2電極11のそれぞれは円形を有していてもよい。半導体基板1の第2の面1b側から見たときに、複数の島状の第2電極11のそれぞれは、0μmより大きく10μm以下、より好ましくは、3μm以上9μm以下の曲率半径を有する円形を有していてもよい。
第1電極12は、半導体基板1の第2の面1bを覆うとともに、上記第2電極11が配置される部分となるべき開口部が複数形成されていてもよい。開口部の平面形状は任意の形状であってもよいが、たとえば円形状である。当該開口部の内部に第2電極11が配置されていてもよい。また、当該開口部下に位置する第2の積層体52のそれぞれは複数の島状に形成されていてもよい。
本実施の形態では、半導体基板1の第2の面1b側から見たときに、複数の島状の第2の積層体52(第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5)のそれぞれは円形を有していてもよい。半導体基板1の第2の面1b側から見たときに、複数の島状の第2導電型非晶質半導体膜5のそれぞれは、0μmより大きく10μm以下、より好ましくは、3μm以上9μm以下の曲率半径を有する円形を有していてもよい。複数の島状の第2導電型非晶質半導体膜5のそれぞれの直径、すなわち、半導体基板1の第2の面1b側から見たときの複数の島状の第2導電型非晶質半導体膜5のそれぞれにおける最長距離は、たとえば平面形状が四角形状である半導体基板1の一辺の長さの1/2以下であってもよく、1/3以下であってもよい。本実施の形態では、複数の島状の第2導電型非晶質半導体膜5のそれぞれの直径、すなわち、半導体基板1の第2の面1b側から見たときの複数の島状の第2導電型非晶質半導体膜5のそれぞれにおける最長距離は、半導体基板1の一辺の長さの1/4以下であってもよい。半導体基板1の第2の面1b側から見たときの半導体基板1の面積に対する第2導電型非晶質半導体膜5の面積の割合は、5%以上50%以下であり、好ましくは、10%以上45%以下であり、より好ましくは、20%以上40%以下である。
第2導電型非晶質半導体膜5は、第1導電型非晶質半導体膜3と異なる第2の導電型を有する。第2導電型非晶質半導体膜5として、n型非晶質半導体膜、p型非晶質半導体膜を例示することができる。本実施の形態では、第2導電型非晶質半導体膜5として、n型非晶質シリコン膜が用いられている。
なお、上記においては、半導体基板1の導電型がn型である場合について説明したが、半導体基板1の導電型はp型であってもよい。また、上記においては、第1導電型がp型であり、第2導電型がn型である場合について説明したが、第1導電型がn型であり、第2導電型がp型であってもよい。
<ヘテロ接合型バックコンタクトセルの製造方法>
以下、図2〜図6の断面模式図を参照して、実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
以下、図2〜図6の断面模式図を参照して、実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
まず、図2に示すように、半導体基板1の受光面となる第1の面1aに凹凸形状を形成する。第1の面1aの凹凸形状は、たとえば、半導体基板1の第1の面1aをテクスチャエッチングすることにより形成することができる。
次に、半導体基板1の第1の面1aの全面に接するように誘電体膜7を形成する。誘電体膜7は、たとえばプラズマCVD(Chemical Vapor Deposition)法により形成することができる。
次に、半導体基板1の第2の面1bの全面に第1のi型非晶質半導体膜2を形成する。第1のi型非晶質半導体膜の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。
次に、第1のi型非晶質半導体膜上に第1導電型非晶質半導体膜3を形成する。第1導電型非晶質半導体膜3の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。さらに、当該第1導電型非晶質半導体膜3上に半導体膜6を形成する。半導体膜6の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。半導体膜6は第2導電型非晶質半導体膜である。また、半導体膜6はn型非晶質シリコン膜であってもよい。
次に、半導体膜6上にフォトレジストマスク(図示せず)を形成する。当該フォトレジストマスクには、第1のi型非晶質半導体膜2、第1導電型非晶質半導体膜3および半導体膜6を厚さ方向にエッチングする箇所に開口部が形成されている。フォトレジストマスクは、半導体膜の全面にフォトレジストを塗布した後に、現像液として水酸化カリウム水溶液を用いたパターニングにより形成される。
次に、フォトレジストマスクをマスクとして、第1のi型非晶質半導体膜2、第1導電型非晶質半導体膜3および半導体膜6からなる積層構造を厚さ方向にエッチングすることによって、半導体基板1の第2の面1bの一部を露出させる。露出した第2の面1bの一部に隣接するように、第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3とからなる第1の積層体51、および当該第1の積層体51上に位置する半導体膜6が配置される。上記積層構造のエッチング方法としては、任意のエッチング方法を用いることができる。たとえば、フッ酸水溶液と硝酸水溶液との混酸であるフッ硝酸水溶液、または水酸化カリウム水溶液若しくは水酸化ナトリウム水溶液等のアルカリ水溶液をエッチング液として用いたウエットエッチングを用いてもよい。その後、フォトレジストマスクを除去する。このようにして、図3に示す構造を得る。
次に、図4に示すように、半導体基板1の第2の面1bの露出面、第1の積層体51および半導体膜6を覆うようにして第2のi型非晶質半導体膜4を形成する。第2のi型非晶質半導体膜4の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。
次に、第2のi型非晶質半導体膜4上に第2導電型非晶質半導体膜5を形成する。第2導電型非晶質半導体膜5の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。このようにして、図4に示す構造を得る。
次に、図5に示すように、第2導電型非晶質半導体膜5上において、半導体基板1の第2の面1b上の第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5との積層体である第2の積層体52(図1参照)を残す部分上にのみ第2電極11を形成する。具体的には、第2の面1bに沿った方向において、第2電極11の端面が第1の積層体51の端部の位置から離れた位置に配置されるように、第2電極11は形成される。また、異なる観点から言えば、第2電極11は隣接する第1の積層体51の間の領域の内部に位置するとともに、第2の面1bに対して垂直な方向から見て第1の積層体51と重ならないように形成されている。
第2電極11は、たとえば以下のようなプロセスにより形成できる。まず、第2導電型非晶質半導体膜5の全面に第2電極11となるべき導電体膜を形成する。この導電体膜の全面にフォトレジストを塗布した後、当該フォトレジストをパターニングすることにより第2電極11が形成されるべき領域を覆うようにフォトレジストマスク(図示せず)を形成する。このフォトレジストマスクをマスクとして用いてエッチングにより導電体膜を部分的に除去する。この結果、導電体からなる第2電極11が形成される。その後フォトレジストマスクを除去する。このようにして、図5に示した構造を得る。なお、第2電極11を形成する方法としては、上述した方法以外の従来周知の任意の方法(たとえばリフトオフ法など)を採用することができる。
次に、第2電極11をマスクとして、第2の積層体52の一部および半導体膜6を厚さ方向にエッチングすることによって、図6に示すように、第1導電型非晶質半導体膜3の表面を露出させる。このとき、第1導電型非晶質半導体膜3と第2の積層体52との間において半導体基板1の第2の面1bの一部が露出してもよい。第2の積層体52および半導体膜6のエッチング方法としては、従来周知の任意のエッチング方法を用いることができる。たとえば、ドライエッチング法を用いてもよい。
次に、図1に示すように、第1導電型非晶質半導体膜3に接するように第1電極12を形成する。第1電極12の形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。
以上により、図1に示す構成の実施形態1のヘテロ接合型バックコンタクトセルが完成する。
なお、上記においては、半導体基板1の第1の面1a上に誘電体膜7を形成した後に、半導体基板1の第2の面1b上に第1の積層体51および第2の積層体52を形成する場合について説明したが、半導体基板1の第2の面1b上に第1の積層体51および第2の積層体52を形成した後に、半導体基板1の第1の面1a上に誘電体膜7を形成してもよい。
<作用効果>
上述した光電変換素子10においては、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5とが互いに間隔を隔てるように形成されているので、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間でリーク電流が発生することを抑制できる。このため、当該リーク電流に起因する光電変換素子10の特性劣化を抑制できる。
上述した光電変換素子10においては、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5とが互いに間隔を隔てるように形成されているので、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間でリーク電流が発生することを抑制できる。このため、当該リーク電流に起因する光電変換素子10の特性劣化を抑制できる。
さらに、図1に示すように第2電極11の幅と第2導電型非晶質半導体膜5の幅とが同じになる構成は、上述したように第2電極11をマスクとして用いて第2導電型非晶質半導体膜5となるべき半導体膜をエッチングすることにより容易に形成できる。この場合、第2導電型非晶質半導体膜5をエッチングするために第2電極11とは別のマスクを形成する場合より、マスクの形成工程数を少なくできるので、光電変換素子10の製造工程を簡略化できる。また、このように第2電極11をマスクとして利用すれば、第2電極11と第2導電型非晶質半導体膜5に対する相対位置を位置決めする工程を特に実施する必要が無いため、この点からも光電変換素子10の製造工程を簡略化できる。
また、第1電極12と第2電極11とで、それぞれが接続される膜(第1導電型非晶質半導体膜3および第2導電型非晶質半導体膜5)との間のコンタクト抵抗などの特性を考慮し、第1電極12と第2電極11とのそれぞれを構成する材料を独立して選択することができる。このため、光電変換素子10の性能を高めることができる。
(実施形態2)
<ヘテロ接合型バックコンタクトセルの構造>
図7に、実施形態2のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図7に示すヘテロ接合型バックコンタクトセル(光電変換素子10)は、基本的には、図1に示す光電変換素子10と同様の構成を備え、同様の効果を得ることができるが、以下の点で異なる。
<ヘテロ接合型バックコンタクトセルの構造>
図7に、実施形態2のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図7に示すヘテロ接合型バックコンタクトセル(光電変換素子10)は、基本的には、図1に示す光電変換素子10と同様の構成を備え、同様の効果を得ることができるが、以下の点で異なる。
図7に示す光電変換素子10では、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において半導体基板1の第2の面1bを覆うように保護膜20が形成されている。保護膜20としては、たとえば誘電体膜を用いることができる。また、保護膜の材料としては、たとえば酸化珪素、窒化珪素などを用いることができる。
保護膜20において第2の面1bと接触する面と反対側に位置する表面(表出面)は、第2の面1bから見て第1導電型非晶質半導体膜3の表面より第2の面1bから離れた位置に配置されていてもよい。また、保護膜20の上記表出面は、第2の面1bから見て第2導電型非晶質半導体膜5の表面より第2の面1bから離れた位置に配置されていてもよい。
このようにすれば、保護膜20によって第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において露出する半導体基板1の第2の面1bを覆うことができるので、当該第2の面1bが露出することに起因する問題の発生を抑制できる。
<ヘテロ接合型バックコンタクトセルの製造方法>
図7に示したヘテロ接合型バックコンタクトセルの製造方法は、基本的に実施形態1のヘテロ接合型バックコンタクトセルの製造方法と同様であり、図2〜図6に示したプロセスを実施する。その後、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において半導体基板1の第2の面1bを覆うように保護膜20を形成する。保護膜20の形成方法としては、従来周知の任意の方法を用いることができる。たとえば、保護膜20となるべき膜(たとえば誘電体膜)を、第1電極12、第2電極11、第1導電型非晶質半導体膜3、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において露出している半導体基板1の第2の面1bの部分を覆うように形成する。そして、当該膜上にレジストマスクを形成する。当該レジストマスクは、図7に示す保護膜20が形成されるべき領域上に位置する部分を残し、他の部分が開口部となるよう形成される。そして、当該レジストマスクをマスクとして用いて保護膜20となるべき膜をエッチングにより部分的に除去する。その後、レジストマスクを除去する。このようにして、図7に示すヘテロ接合型バックコンタンクトセルが完成する。
図7に示したヘテロ接合型バックコンタクトセルの製造方法は、基本的に実施形態1のヘテロ接合型バックコンタクトセルの製造方法と同様であり、図2〜図6に示したプロセスを実施する。その後、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において半導体基板1の第2の面1bを覆うように保護膜20を形成する。保護膜20の形成方法としては、従来周知の任意の方法を用いることができる。たとえば、保護膜20となるべき膜(たとえば誘電体膜)を、第1電極12、第2電極11、第1導電型非晶質半導体膜3、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において露出している半導体基板1の第2の面1bの部分を覆うように形成する。そして、当該膜上にレジストマスクを形成する。当該レジストマスクは、図7に示す保護膜20が形成されるべき領域上に位置する部分を残し、他の部分が開口部となるよう形成される。そして、当該レジストマスクをマスクとして用いて保護膜20となるべき膜をエッチングにより部分的に除去する。その後、レジストマスクを除去する。このようにして、図7に示すヘテロ接合型バックコンタンクトセルが完成する。
(実施形態3)
<ヘテロ接合型バックコンタクトセルの構造>
図8に、実施形態3のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図8に示すヘテロ接合型バックコンタクトセル(光電変換素子10)は、基本的には、図1に示す光電変換素子10と同様の構成を備え、同様の効果を得ることができるが、以下の点で異なる。
<ヘテロ接合型バックコンタクトセルの構造>
図8に、実施形態3のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図8に示すヘテロ接合型バックコンタクトセル(光電変換素子10)は、基本的には、図1に示す光電変換素子10と同様の構成を備え、同様の効果を得ることができるが、以下の点で異なる。
図8に示す光電変換素子10では、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において半導体基板1の第2の面1bを覆うように第2のi型非晶質半導体膜4の端部4aが形成されている。異なる観点から言えば、第2のi型非晶質半導体膜4は、第2導電型非晶質半導体膜5と半導体基板1の第2の面1bとの間に位置する中央部分と、当該中央部分から外側に延び、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙において第2の面1bを覆う端部4aとを含む。
端部4aは、上記中央部分と同じ厚みであって当該中央部分の表面(第2導電型非晶質半導体膜5と接触する表面)と同じ平面を構成する第1部分と、第1の積層体51の端面に沿って、第2の面1bに対して交差する方向に延びる第2部分とを含む。第2部分において第2の面1bから最も離れた面の位置は、たとえば第1導電型非晶質半導体膜3の表面(第1電極12と接触する面)の位置と同じであってもよい。また、第2部分において第2の面1bから最も離れた面の位置は、たとえば第1導電型非晶質半導体膜3の表面より第2の面1bから離れた位置であってもよい。あるいは、第2部分において第2の面1bから最も離れた面の位置は、たとえば第1導電型非晶質半導体膜3の表面より第2の面1bに近い位置であってもよい。
このようにすれば、実施形態2における光電変換素子10と同様の効果を得ることができる。また、第2のi型非晶質半導体膜4の端部4aによって、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間の間隙における半導体基板1の第2の面1bを覆うことができるので、当該第2の面1bを覆うために第2のi型非晶質半導体膜4と異なる膜を形成する場合より光電変換素子10の製造プロセスを簡略化できる。
<ヘテロ接合型バックコンタクトセルの製造方法>
図9を参照しながら、図8に示したヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
図9を参照しながら、図8に示したヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
図8に示したヘテロ接合型バックコンタクトセルの製造方法は、基本的に実施形態1のヘテロ接合型バックコンタクトセルの製造方法と同様であり、図2〜図5に示したプロセスを実施する。その後、第2電極11をマスクとして用いて、第2の積層体52(第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5との積層体)の一部および半導体膜6を厚さ方向にエッチングする。このとき、図9に示すように隣接する第1の積層体51の間において半導体基板1の第2の面1bを覆うように第2のi型非晶質半導体膜4の一部を残存させる。このエッチングとしては、ドライエッチングやウエットエッチングなど、任意のエッチング方法を用いることができる。このようにして、図9に示した構造を得る。
その後、図8に示すように、第1導電型非晶質半導体膜3に接するように第1電極12を形成することにより、図8に示すヘテロ接合型バックコンタンクトセルが完成する。
(実施形態4)
<ヘテロ接合型バックコンタクトセルの製造方法>
図10〜図12を参照しながら、実施形態4のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。なお、実施形態4のヘテロ接合型バックコンタクトセル(光電変換素子10)は、図1に示した光電変換素子10と同様の構成を備え、同様の効果を得ることができる。
<ヘテロ接合型バックコンタクトセルの製造方法>
図10〜図12を参照しながら、実施形態4のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。なお、実施形態4のヘテロ接合型バックコンタクトセル(光電変換素子10)は、図1に示した光電変換素子10と同様の構成を備え、同様の効果を得ることができる。
実施形態4のヘテロ接合型バックコンタクトセルの製造方法は、基本的に実施形態1のヘテロ接合型バックコンタクトセルの製造方法と同様であり、まず図2に示したプロセスを実施する。
次に、半導体基板1の第2の面1bの全面に第1のi型非晶質半導体膜2を形成する。第1のi型非晶質半導体膜の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。次に、第1のi型非晶質半導体膜上に第1導電型非晶質半導体膜3を形成する。第1導電型非晶質半導体膜3の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。
次に、第1導電型非晶質半導体膜3上にフォトレジストマスク(図示せず)を形成する。当該フォトレジストマスクには、第1のi型非晶質半導体膜2および第1導電型非晶質半導体膜3を厚さ方向にエッチングする箇所に開口部が形成されている。フォトレジストマスクは、第1導電型非晶質半導体膜3の全面にフォトレジストを塗布した後に、現像液として水酸化カリウム水溶液を用いたパターニングにより形成される。
次に、フォトレジストマスクをマスクとして、第1のi型非晶質半導体膜2および第1導電型非晶質半導体膜3からなる積層構造を厚さ方向にエッチングすることによって、半導体基板1の第2の面1bの一部を露出させる。露出した第2の面1bの一部に隣接するように、第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3とからなる第1の積層体51が配置される。上記積層構造のエッチング方法としては、任意のエッチング方法を用いることができる。たとえば、フッ酸水溶液と硝酸水溶液との混酸であるフッ硝酸水溶液、または水酸化カリウム水溶液若しくは水酸化ナトリウム水溶液等のアルカリ水溶液をエッチング液として用いたウエットエッチングを用いてもよい。その後、フォトレジストマスクを除去する。このようにして、図10に示す構造を得る。
次に、図11に示すように、半導体基板1の第2の面1bの露出面および第1の積層体51を覆うようにして第2のi型非晶質半導体膜4を形成する。第2のi型非晶質半導体膜4の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。
次に、第2のi型非晶質半導体膜4上に第2導電型非晶質半導体膜5を形成する。第2導電型非晶質半導体膜5の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。このようにして、図11に示す構造を得る。
次に、図12に示すように、第2導電型非晶質半導体膜5上において、第2の積層体52(図1参照)を残す部分上にのみ第2電極11を形成する。具体的には、第2の面1bに沿った方向において、第2電極11の端面が第1の積層体51の端部の位置から離れた位置に配置されるように、第2電極11は形成される。第2電極11の形成方法は、基本的に実施形態1における第2電極11の形成方法と同様である。
この後、図6を参照しながら説明した工程を実施することにより、本実施形態のヘテロ接合型バックコンタクトセルを得ることができる。
[付記]
(1) ここで開示された実施形態は、第1の面を有する、第1導電型または第2導電型の半導体基板と、半導体基板の、第1の面と反対側の第2の面側に設けられた、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜と、第1導電型非晶質半導体膜上に設けられた第1電極と、第2導電型非晶質半導体膜上に設けられた第2電極と、を備え、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とは間隔を隔てて配置されている光電変換素子である。
(1) ここで開示された実施形態は、第1の面を有する、第1導電型または第2導電型の半導体基板と、半導体基板の、第1の面と反対側の第2の面側に設けられた、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜と、第1導電型非晶質半導体膜上に設けられた第1電極と、第2導電型非晶質半導体膜上に設けられた第2電極と、を備え、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とは間隔を隔てて配置されている光電変換素子である。
このようにすれば、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とは間隔を隔てて配置されているので、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間でのリーク電流の発生を抑制できる。
(2) ここで開示された実施形態の光電変換素子は、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間において半導体基板の第2の面上を覆うように配置された保護膜をさらに備えていてもよい。
この場合、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間において露出している半導体基板の第2の面を保護膜で保護することができる。なお、保護膜としてはたとえば誘電体膜を用いることができる。保護膜を構成する材料としては、たとえば酸化珪素、窒化珪素、あるいはその他の絶縁体を用いることができる。
(3) ここで開示された実施形態の光電変換素子において、保護膜は、i型非晶質半導体膜であってもよい。
この場合、保護膜として光電変換素子を構成する膜の1つであるi型非晶質半導体膜を利用することで、光電変換素子の製造プロセスが複雑化することを避けることができ、結果的に光電変換素子の製造コストの増大を抑制できる。
(4) ここで開示された実施形態の光電変換素子において、i型非晶質半導体膜は、半導体基板と第2導電型非晶質半導体膜との間に位置する部分を含んでいてもよい。
この場合、保護膜として半導体基板と第2導電型非晶質半導体膜との間に配置されるi型非晶質半導体膜の一部を流用することができる。
(5) ここで開示された実施形態の光電変換素子では、第2電極において第2の面に沿った方向における端面の位置が、第2導電型非晶質半導体膜において第2の面に沿った方向における端面の位置と一致していてもよい。
この場合、第2電極の幅と第2導電型非晶質半導体膜の幅とが同じになるので、第2導電型非晶質半導体膜の上部表面(第2電極と接触している側の表面)の全面から第2電極へ電流収集を行うことができる。
(6) ここで開示された実施形態の光電変換素子において、第1電極を構成する材料は、第2電極を構成する材料と異なっていてもよい。
この場合、第1電極と第2電極とで、それぞれが接続される膜(第1導電型非晶質半導体膜および第2導電型非晶質半導体膜)との間のコンタクト抵抗などの特性を考慮し、第1電極と第2電極とのそれぞれを構成する材料を独立して選択することができる。このため、光電変換素子の性能を高めることができる。
また、ここで開示された実施形態の光電変換素子において、第1導電型非晶質半導体膜はp型非晶質シリコン膜であってもよく、第2導電型非晶質半導体膜はn型非晶質シリコン膜であってもよい。第2電極を構成する材料はアルミニウムよりイオン化傾向の低い材料であってもよい。
この場合、第2導電型非晶質半導体膜としてのn型非晶質シリコン膜をアルカリ性のエッチング液によりエッチングするときに、当該エッチング液に対する第2電極の反応性を低くできるので、当該第2電極をn型非晶質シリコン膜に対するエッチングにおけるマスクとして利用することができる。
(7) ここで開示された実施形態は、第1の面および第1の面と反対側の第2の面を有する半導体基板を準備する工程と、半導体基板の第2の面側に、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程と、第1導電型非晶質半導体膜上に第1電極を形成する工程と、第2導電型非晶質半導体膜上に第2電極を形成する工程とを備え、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程では、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とが間隔を隔てるように形成される、光電変換素子の製造方法である。
このようにすれば、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜とは間隔を隔てて形成されているので、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間でのリーク電流の発生を抑制可能な光電変換素子を得ることができる。
(8) ここで開示された実施形態の光電変換素子の製造方法において、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程は、第1導電型非晶質半導体膜を形成する工程と、第2導電型非晶質半導体膜となるべき半導体膜を形成する工程とを含んでいてもよい。第2電極を形成する工程は、第1導電型非晶質半導体膜を形成する工程および半導体膜を形成する工程より後に実施されてもよい。第2電極を形成する工程は、半導体膜上に第2電極を形成する工程を含んでいてもよい。第2電極を形成する工程では、第2の面に対して垂直な方向から見て、第1導電型非晶質半導体膜と間隔を隔てて前記第2電極が形成されてもよい。第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程は、第2電極をマスクとして用いて、エッチングにより半導体膜を部分的に除去することにより、第2導電型非晶質半導体膜を形成する工程をさらに含んでいてもよい。
この場合、第2導電型非晶質半導体膜に対する第2電極の位置合わせを特別に行う必要が無いので、光電変換素子の製造プロセスを簡略化できる。
また、第2電極を第2導電型非晶質半導体膜の形成時に用いるエッチングマスクとして利用するので、第1電極を形成する工程において、エッチングマスクを用いない形成方法(たとえば、マスクス蒸着法など)を用いることで、第2導電型非晶質半導体膜を形成する時と第1電極および第2電極を形成する時とでそれぞれ異なるエッチングマスクを形成する場合にくらべてエッチングマスクの形成回数を少なくすることができる。このため、製造プロセスでの工程数を削減することにより光電変換素子の製造コストを低減することが可能になる。
(9) ここで開示された実施形態の光電変換素子の製造方法は、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間において半導体基板の第2の面上を覆うように保護膜を形成する工程を備えていてもよい。
この場合、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間において露出する半導体基板の第2の面を保護膜によって保護することにより、信頼性の高い光電変換素子を得ることができる。
(10) ここで開示された実施形態の光電変換素子の製造方法において、保護膜を形成する工程は、半導体基板と第2導電型非晶質半導体膜となるべき半導体膜との間に位置するとともに、第1導電型非晶質半導体膜の端面にまで延びる部分を含むi型非晶質半導体膜を形成する工程を含んでいてもよい。
この場合、半導体基板と第2導電型非晶質半導体膜との間に配置されるi型非晶質半導体膜の一部を利用して、第1導電型非晶質半導体膜と第2導電型非晶質半導体膜との間において露出する半導体基板の第2の面を保護する光電変換素子を得ることができる。
また、ここで開示された実施形態の光電変換素子の製造方法において、第2導電型非晶質半導体膜を形成する工程では、ドライエッチングにより半導体膜を部分的に除去してもよい。
この場合、第2の面に沿った方向において、第2電極の端面の位置と第2導電型非晶質半導体膜の端面の位置とをほぼ同じにすることができるので、第2電極の幅と第2導電型非晶質半導体膜の幅とを実質的に同じにすることができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、ヘテロ接合型バックコンタクトセルおよびその製造方法に好適に利用することができる。
1 半導体基板、1a 第1の面、1b 第2の面、2 第1のi型非晶質半導体膜、3 第1導電型非晶質半導体膜、4 第2のi型非晶質半導体膜、4a 端部、5 第2導電型非晶質半導体膜、6 半導体膜、7 誘電体膜、10 光電変換素子、11 第2電極、11a,15 端面、12 第1電極、20 保護膜、51 第1の積層体、52 第2の積層体。
Claims (10)
- 第1の面を有する、第1導電型または第2導電型の半導体基板と、
前記半導体基板の、前記第1の面と反対側の第2の面側に設けられた、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜と、
前記第1導電型非晶質半導体膜上に設けられた第1電極と、
前記第2導電型非晶質半導体膜上に設けられた第2電極と、を備え、
前記第2の面に対して垂直な方向から見て、前記第1導電型非晶質半導体膜と前記第2導電型非晶質半導体膜とは間隔を隔てて配置されている、光電変換素子。 - 前記第1導電型非晶質半導体膜と前記第2導電型非晶質半導体膜との間において前記半導体基板の前記第2の面上を覆うように配置された保護膜をさらに備える、請求項1に記載の光電変換素子。
- 前記保護膜は、i型非晶質半導体膜である、請求項2に記載の光電変換素子。
- 前記i型非晶質半導体膜は、前記半導体基板と前記第2導電型非晶質半導体膜との間に位置する部分を含む、請求項3に記載の光電変換素子。
- 前記第2電極において前記第2の面に沿った方向における端面の位置は、前記第2導電型非晶質半導体膜において前記第2の面に沿った方向における端面の位置と一致している、請求項1〜4のいずれか1項に記載の光電変換素子。
- 前記第1電極を構成する材料は、前記第2電極を構成する材料と異なっている、請求項1〜5のいずれか1項に記載の光電変換素子。
- 第1の面および前記第1の面と反対側の第2の面を有する半導体基板を準備する工程と、
前記半導体基板の前記第2の面側に、第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程と、
前記第1導電型非晶質半導体膜上に第1電極を形成する工程と、
前記第2導電型非晶質半導体膜上に第2電極を形成する工程とを備え、
前記第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程では、前記第2の面に対して垂直な方向から見て、前記第1導電型非晶質半導体膜と前記第2導電型非晶質半導体膜とが間隔を隔てるように形成される、光電変換素子の製造方法。 - 前記第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程は、前記第1導電型非晶質半導体膜を形成する工程と、前記第2導電型非晶質半導体膜となるべき半導体膜を形成する工程とを含み、
前記第2電極を形成する工程は、前記第1導電型非晶質半導体膜を形成する工程および前記半導体膜を形成する工程より後に実施され、
前記第2電極を形成する工程は、前記半導体膜上に前記第2電極を形成する工程を含み、
前記第2電極を形成する工程では、前記第2の面に対して垂直な方向から見て、前記第1導電型非晶質半導体膜と間隔を隔てて前記第2電極が形成され、
前記第1導電型非晶質半導体膜および第2導電型非晶質半導体膜を形成する工程は、前記第2電極をマスクとして用いて、エッチングにより前記半導体膜を部分的に除去することにより、前記第2導電型非晶質半導体膜を形成する工程をさらに含む、請求項7に記載の光電変換素子の製造方法。 - 前記第1導電型非晶質半導体膜と前記第2導電型非晶質半導体膜との間において前記半導体基板の前記第2の面上を覆うように保護膜を形成する工程を備える、請求項7または8に記載の光電変換素子の製造方法。
- 前記保護膜を形成する工程は、前記半導体基板と前記第2導電型非晶質半導体膜となるべき前記半導体膜との間に位置するとともに、前記第1導電型非晶質半導体膜の端面にまで延びる部分を含むi型非晶質半導体膜を形成する工程を含む、請求項9に記載の光電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046123A JP2016167507A (ja) | 2015-03-09 | 2015-03-09 | 光電変換素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046123A JP2016167507A (ja) | 2015-03-09 | 2015-03-09 | 光電変換素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016167507A true JP2016167507A (ja) | 2016-09-15 |
Family
ID=56897734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015046123A Pending JP2016167507A (ja) | 2015-03-09 | 2015-03-09 | 光電変換素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016167507A (ja) |
-
2015
- 2015-03-09 JP JP2015046123A patent/JP2016167507A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024177B2 (en) | Solar cell and method for making thereof | |
JP6317124B2 (ja) | ヘテロ接合相互嵌合型バックコンタクト光起電力電池の製造方法 | |
US20110284064A1 (en) | Solar cell | |
US20110139226A1 (en) | Selective emitter solar cell | |
KR102401087B1 (ko) | 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션 | |
JP6360471B2 (ja) | 光電変換素子、光電変換モジュールおよび太陽光発電システム | |
JP2015225900A (ja) | 太陽電池の製造方法及び太陽電池 | |
US20120180860A1 (en) | Solar cell and method for manufacturing the same | |
KR101768907B1 (ko) | 태양 전지 제조 방법 | |
TW201424022A (zh) | 多接面多頭光伏器件 | |
WO2015064354A1 (ja) | 太陽電池 | |
US20150162477A1 (en) | Photoelectric conversion device | |
TW201403851A (zh) | 太陽能電池及其製作方法 | |
JP6476015B2 (ja) | 光電変換素子およびその製造方法 | |
US20140162395A1 (en) | Method for Manufacturing Solar Cell | |
US8969911B2 (en) | Photo detector consisting of tunneling field-effect transistors and the manufacturing method thereof | |
US8889981B2 (en) | Photoelectric device | |
JP2018164057A (ja) | 太陽電池の製造方法 | |
JP2016076508A (ja) | 光電変換素子および光電変換素子の製造方法 | |
JPWO2015189878A1 (ja) | 太陽電池及びその製造方法 | |
WO2015141338A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2016167507A (ja) | 光電変換素子およびその製造方法 | |
JP2013168605A (ja) | 太陽電池の製造方法 | |
JP2014183073A (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP6333139B2 (ja) | 光電変換素子および光電変換素子の製造方法 |