JP2016163282A

JP2016163282A - Multistage low-noise amplifier

Info

Publication number: JP2016163282A
Application number: JP2015043105A
Authority: JP
Inventors: 中原　和彦; Kazuhiko Nakahara; 和彦中原; 晃洋安藤; Akihiro Ando
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-03-05
Filing date: 2015-03-05
Publication date: 2016-09-05

Abstract

PROBLEM TO BE SOLVED: To suppress a loss of a multistage low-noise amplifier caused by a band stop filter and to attain downsizing of a circuit.SOLUTION: The multistage low-noise amplifier comprises: an FET 1; an FET 13; a band stop filter 8 connected between stages of the FET 1 and the FET 13 and includes a series circuit that is formed from an inductor 5 and a first capacitor 6, and a second capacitor 7; a bias circuit 14 which is connected between the FET 1 and the band stop filter 8 and includes an inductor 2, a capacitor 4 and a bias terminal 3; and a bias circuit 15 which is connected between the band stop filter 8 and the FET 13 and includes an inductor 11, a capacitor 4 and a bias terminal 9.SELECTED DRAWING: Figure 1

Description

この発明は、増幅素子を多段に接続し、帯域阻止フィルタを設けた多段低雑音増幅器に関する。 The present invention relates to a multistage low noise amplifier in which amplifying elements are connected in multiple stages and provided with a band rejection filter.

従来の多段低雑音増幅器は、マイクロ波信号に対する不要波の出力を抑圧するために帯域阻止フィルタを設けている。帯域阻止フィルタは多段に接続された増幅素子の主線路に並列に接続している（例えば特許文献１参照）。 The conventional multistage low noise amplifier is provided with a band rejection filter in order to suppress the output of unnecessary waves with respect to the microwave signal. The band rejection filter is connected in parallel to the main line of the amplifying elements connected in multiple stages (see, for example, Patent Document 1).

特開平３−２１５９４８号公報JP-A-3-215948

しかしながら、従来の多段低雑音増幅器は、不要波の出力を阻止するための帯域阻止フィルタを主線路に対して並列に設けて接地しているので、多段低雑音増幅器の損失が増えるという問題がある。また、帯域阻止フィルタとは別に、主線路にバイアス回路を接続し、バイアス回路と帯域阻止フィルタの間の主線路にＤＣカット用キャパシタを接続することになるので、その分だけ回路が大きくなるという問題がある。 However, the conventional multistage low noise amplifier has a problem that the loss of the multistage low noise amplifier increases because a band rejection filter for blocking the output of unnecessary waves is provided in parallel with the main line and grounded. . In addition to the band rejection filter, a bias circuit is connected to the main line, and a DC cut capacitor is connected to the main line between the bias circuit and the band rejection filter. There's a problem.

この発明は係る課題を解決するためになされたものであって、帯域阻止フィルタによる多段低雑音増幅器の損失を抑えるとともに、回路の小型化を図ることを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to suppress the loss of the multistage low noise amplifier due to the band rejection filter and to reduce the size of the circuit.

この発明による多段低雑音増幅器は、複数の増幅素子と、上記それぞれの増幅素子の段間に接続され、インダクタおよび第１のキャパシタからなる直列回路と第２のキャパシタとの並列回路と、上記増幅素子と並列回路の間に接続され、インダクタ、キャパシタおよびバイアス端子からなるバイアス回路と、を備えたものである。 The multi-stage low noise amplifier according to the present invention includes a plurality of amplifying elements, a parallel circuit of a series circuit composed of an inductor and a first capacitor and a second capacitor connected between the stages of the amplifying elements, and the amplifying circuit. And a bias circuit connected between the element and the parallel circuit and including an inductor, a capacitor, and a bias terminal.

この発明によれば、帯域阻止フィルタによる多段低雑音増幅器の損失を抑えるとともに、回路の小型化を図ることができる。 According to the present invention, the loss of the multistage low noise amplifier due to the band rejection filter can be suppressed, and the circuit can be miniaturized.

実施の形態１による多段低雑音増幅器の構成を示す図である。1 is a diagram illustrating a configuration of a multistage low noise amplifier according to Embodiment 1. FIG.

実施の形態１． Embodiment 1 FIG.

図１は、この発明に係る実施の形態１による多段低雑音増幅器の構成を示す図である。図１において、実施の形態１による多段低雑音増幅器は、増幅素子である電界効果トランジスタ（ＦＥＴ）１と、増幅素子であるＦＥＴ１３と、並列回路である帯域阻止フィルタ８と、バイアス回路１４と、バイアス回路１５と、インダクタ１２から構成される。この多段低雑音増幅器は、ＦＥＴ１のゲートとＦＥＴ１３のドレインとの間で、ＦＥＴ１のゲートから入力されるマイクロ波、ミリ波等の高周波信号について多段に電力を増幅する。 FIG. 1 is a diagram showing the configuration of a multistage low noise amplifier according to Embodiment 1 of the present invention. In FIG. 1, a multistage low noise amplifier according to the first embodiment includes a field effect transistor (FET) 1 that is an amplifying element, a FET 13 that is an amplifying element, a band rejection filter 8 that is a parallel circuit, a bias circuit 14, A bias circuit 15 and an inductor 12 are included. This multi-stage low noise amplifier amplifies power in a multi-stage manner for high-frequency signals such as microwaves and millimeter waves input from the gate of FET 1 between the gate of FET 1 and the drain of FET 13.

帯域阻止フィルタ８は、ＦＥＴ１とＦＥＴ１３の間で主線路に対し直列に接続される。バイアス回路１４は、ＦＥＴ１と帯域阻止フィルタ８の間で並列に接続される。バイアス回路１５は、帯域阻止フィルタ８とＦＥＴ１３の間で並列に接続される。 The band rejection filter 8 is connected in series with the main line between the FET 1 and the FET 13. The bias circuit 14 is connected in parallel between the FET 1 and the band rejection filter 8. The bias circuit 15 is connected in parallel between the band rejection filter 8 and the FET 13.

バイアス回路１４は、インダクタ２と、バイアス端子３と、ＤＣカット用のキャパシタ４で構成される。インダクタ２は、一端がＦＥＴ１のドレインと帯域阻止フィルタ８の間に接続され、他端がキャパシタ４の一方の電極に接続される。ＦＥＴ１のソースは接地されている。インダクタ２とキャパシタ４の間にバイアス端子３が接続される。キャパシタ４の他方の電極は接地されている。バイアス端子３はＦＥＴ１のドレインにバイアス電源を供給する。 The bias circuit 14 includes an inductor 2, a bias terminal 3, and a DC cut capacitor 4. One end of the inductor 2 is connected between the drain of the FET 1 and the band rejection filter 8, and the other end is connected to one electrode of the capacitor 4. The source of the FET 1 is grounded. A bias terminal 3 is connected between the inductor 2 and the capacitor 4. The other electrode of the capacitor 4 is grounded. The bias terminal 3 supplies bias power to the drain of the FET 1.

バイアス回路１５は、インダクタ１１と、バイアス端子９と、抵抗１０と、ＤＣカット用のキャパシタ４で構成される。インダクタ１１は、一端が帯域阻止フィルタ８とインダクタ１２の一端の間に接続され、他端がキャパシタ４の一方の電極に接続される。インダクタ２とキャパシタ４の間にバイアス端子３が接続される。キャパシタ４の他方の電極は接地されている。インダクタ１２の他端はＦＥＴ１３のゲートに接続される。ＦＥＴ１３のソースは接地されている。バイアス端子９はＦＥＴ１３のゲートにバイアス電源を供給する。 The bias circuit 15 includes an inductor 11, a bias terminal 9, a resistor 10, and a DC cut capacitor 4. One end of the inductor 11 is connected between the band rejection filter 8 and one end of the inductor 12, and the other end is connected to one electrode of the capacitor 4. A bias terminal 3 is connected between the inductor 2 and the capacitor 4. The other electrode of the capacitor 4 is grounded. The other end of the inductor 12 is connected to the gate of the FET 13. The source of the FET 13 is grounded. The bias terminal 9 supplies bias power to the gate of the FET 13.

帯域阻止フィルタ８は、インダクタ５と、第１のキャパシタであるキャパシタ６と、第２のキャパシタであるキャパシタ７から構成される。インダクタ５とキャパシタ６は直列に接続される。キャパシタ７は、インダクタ５とキャパシタ６の直列回路に対して、並列に接続される。 The band rejection filter 8 includes an inductor 5, a capacitor 6 that is a first capacitor, and a capacitor 7 that is a second capacitor. The inductor 5 and the capacitor 6 are connected in series. The capacitor 7 is connected in parallel to the series circuit of the inductor 5 and the capacitor 6.

次に、実施の形態１による多段低雑音増幅器の動作について説明する。
ＦＥＴ１、ＦＥＴ１３は、入力された高周波信号を多段に増幅する。ＦＥＴ１で増幅された高周波信号の基本波は、インダクタ５とキャパシタ６を直列接続した回路に並列にキャパシタ７を装荷した帯域阻止フィルタ８に、入力する。帯域阻止フィルタ８において、インダクタ５とキャパシタ６の直列回路が基本波で直列共振することにより、基本波が低損失で通過する。 Next, the operation of the multistage low noise amplifier according to the first embodiment will be described.
FET1 and FET13 amplify the input high frequency signal in multiple stages. The fundamental wave of the high frequency signal amplified by the FET 1 is input to a band rejection filter 8 in which a capacitor 7 is mounted in parallel to a circuit in which an inductor 5 and a capacitor 6 are connected in series. In the band rejection filter 8, the series circuit of the inductor 5 and the capacitor 6 undergoes series resonance with the fundamental wave, so that the fundamental wave passes with low loss.

ここで、インダクタ５をＬ_１、キャパシタ６をＣ_１とすると、インダクタ５とキャパシタ６の直列接続により構成される直列共振回路は、基本波ｆ_０で共振する。直列共振は式（１）で表現される。 Here, when the inductor 5 is L ₁ and the capacitor 6 is C ₁ , the series resonance circuit constituted by the series connection of the inductor 5 and the capacitor 6 resonates at the fundamental wave f ₀ . Series resonance is expressed by equation (1).

また、基本波ｆ_０より高い周波数の不要波ｆ（＞ｆ_０）は、インダクタ５とキャパシタ６の直列共振回路のインダクタ成分Ｌ_２は、式（２）で表現される。 In addition, for the unnecessary wave f (> f ₀ ) having a frequency higher than the fundamental wave f _0, the inductor component L ₂ of the series resonant circuit of the inductor 5 and the capacitor 6 is expressed by Expression (2).

さらに、式（１）、（２）より、式（３）が得られる。 Furthermore, Formula (3) is obtained from Formulas (1) and (2).

キャパシタ７をＣ_２とすると、インダクタ５およびキャパシタ６の直列共振回路とキャパシタ７の並列回路は、インダクタ成分Ｌ_２と不要波ｆで並列共振することから、式（４）で表現される。 Assuming that the capacitor 7 is C ₂ , the series resonant circuit of the inductor 5 and the capacitor 6 and the parallel circuit of the capacitor 7 resonate in parallel with the inductor component L ₂ and the unnecessary wave f, and therefore are expressed by Expression (4).

したがって、インダクタ５およびキャパシタ６の直列共振回路とキャパシタ７の並列回路の並列共振により、不要波ｆの通過が阻止される。 Therefore, the unnecessary wave f is prevented from passing by the parallel resonance of the series resonance circuit of the inductor 5 and the capacitor 6 and the parallel circuit of the capacitor 7.

ここで、インダクタ５のＬ_１、キャパシタ６のＣ_１のいずれかを決めれば、式（２）〜（４）により、キャパシタ７のＣ_２を求めることができる。 Here, if either L ₁ of the inductor 5 or C ₁ of the capacitor 6 is determined, C ₂ of the capacitor 7 can be obtained by the equations (2) to (4).

実施の形態１による多段低雑音増幅器は、複数の増幅素子であるＦＥＴ１，１３と、上記それぞれの増幅素子の段間に接続され、インダクタ５および第１のキャパシタ６からなる直列回路と第２のキャパシタ７との並列回路である帯域阻止フィルタ８と、上記増幅素子と並列回路の間に接続され、インダクタ２、キャパシタ４およびバイアス端子３からなるバイアス回路１４と、インダクタ１１、キャパシタ４およびバイアス端子９からなるバイアス回路１５を備えたものである。 The multistage low noise amplifier according to the first embodiment includes a series circuit including a plurality of amplifying elements FET1 and 13 and an inductor 5 and a first capacitor 6 connected between the stages of the amplifying elements. A band rejection filter 8 that is a parallel circuit with the capacitor 7, a bias circuit 14 that is connected between the amplifying element and the parallel circuit and includes the inductor 2, the capacitor 4, and the bias terminal 3, and the inductor 11, the capacitor 4, and the bias terminal. 9 is provided with a bias circuit 15 consisting of nine.

このようにＦＥＴ１，ＦＥＴ１３の段間に帯域阻止フィルタ８を設けることで、基本波ｆ_０を通過させ、不要波ｆの通過を阻止することができる。また、キャパシタ６とキャパシタ７により、バイアス回路１４とバイアス回路１５の間のＤＣカット用のキャパシタを兼用して構成することができる。このため、バイアス回路１４とバイアス回路１５の間と、帯域阻止フィルタ８とバイアス回路１４またはバイアス回路１５の間に、別のＤＣカット用のキャパシタを設ける必要がないので、回路をより小型にすることができる。 By thus providing the band-stop filter 8 between the stages of the FET1, FET 13, passed through a fundamental wave f _0, it is possible to prevent the passage of unwanted waves f. Further, the capacitor 6 and the capacitor 7 can also be configured as a DC cut capacitor between the bias circuit 14 and the bias circuit 15. For this reason, there is no need to provide another DC-cutting capacitor between the bias circuit 14 and the bias circuit 15 and between the band rejection filter 8 and the bias circuit 14 or the bias circuit 15, so that the circuit can be made smaller. be able to.

１ＦＥＴ（増幅素子）、２インダクタ、３バイアス端子、４キャパシタ、５インダクタ、６キャパシタ、７インダクタ、８帯域阻止フィルタ（並列回路）、９バイアス端子、１０抵抗、１１インダクタ、１２インダクタ、１３ＦＥＴ（増幅素子）、１４バイアス回路、１５バイアス回路。 1 FET (amplifier), 2 inductor, 3 bias terminal, 4 capacitor, 5 inductor, 6 capacitor, 7 inductor, 8 bandstop filter (parallel circuit), 9 bias terminal, 10 resistor, 11 inductor, 12 inductor, 13 FET (Amplifying element), 14 bias circuit, 15 bias circuit.

Claims

A plurality of amplifying elements;
A parallel circuit of a series circuit composed of an inductor and a first capacitor and a second capacitor, connected between the stages of the respective amplification elements;
A bias circuit connected between the amplifying element and the parallel circuit, and comprising an inductor, a capacitor and a bias terminal;
Multi-stage low noise amplifier.