KR101565569B1 - Feedback Amplifier By Using Differential Inductor - Google Patents
Feedback Amplifier By Using Differential Inductor Download PDFInfo
- Publication number
- KR101565569B1 KR101565569B1 KR1020130136735A KR20130136735A KR101565569B1 KR 101565569 B1 KR101565569 B1 KR 101565569B1 KR 1020130136735 A KR1020130136735 A KR 1020130136735A KR 20130136735 A KR20130136735 A KR 20130136735A KR 101565569 B1 KR101565569 B1 KR 101565569B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- amplifier
- voltage
- input
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/117—A coil being coupled in a feedback path of an amplifier stage
Abstract
차동 인덕터를 이용한 피드백 증폭기를 개시한다.
차동 인덕터(Differential Inductor)의 상호 인덕턴스(Mutual Inductance)를 이용하여 피드백 루프(Feedback Loop)를 구현하여 높은 Q(High Q) 또는 높은 게인(High Gain)을 얻도록 하는 피드백 증폭기를 제공한다.A feedback amplifier using a differential inductor is disclosed.
There is provided a feedback amplifier that implements a feedback loop using a mutual inductance of a differential inductor to obtain a high Q or a high gain.
Description
본 실시예는 차동 인덕터를 이용한 피드백 증폭기에 관한 것이다.This embodiment relates to a feedback amplifier using a differential inductor.
이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아님을 밝혀둔다.It should be noted that the following description merely provides background information related to the present embodiment and does not constitute the prior art.
도 1은 종래의 차동 증폭기의 회로도를 나타낸 도면이다. 종래의 차동 증폭기(Differential Amplifier)는 도 1의 (a), (b) 및 (c)에 도시된 바와 같이, 차동 인덕터(Differential Inductor)(제 1 인덕터(L1), 제 2 인덕터(L2))를 증폭기(Amplifier)의 전압 게인(Voltage Gain)을 만들기 위한 부하(Load)로만 사용했다.1 is a circuit diagram of a conventional differential amplifier. A conventional differential amplifier includes a differential inductor (a first inductor L 1 , a second inductor L 2 , and a third inductor L 3 ), as shown in FIGS. 1A, 1 B, ) Was used only as a load for making a voltage gain of an amplifier.
도 2는 차동 인덕터로 인한 상호 인덕턴스 효과를 나타낸 도면이다. 도 2에서는 차동 증폭기의 제 1 인덕터(L1)과 제 2 인덕터(L2)의 사이의 인덕턴스인 상호 인덕턴스(Mutual Inductance)에 의해 한쪽 인덕터인 제 2 인덕터(L2)에 전류가 흐르면, 반대 쪽 인덕터인 제 1 인덕터(L1)에 전류가 반대반향으로 유기되는 것을 나타낸다.FIG. 2 is a diagram showing a mutual inductance effect due to a differential inductor. FIG. 2, when a current flows through the second inductor L 2 , which is one inductor, due to mutual inductance, which is the inductance between the first inductor L 1 and the second inductor L 2 of the differential amplifier, And the current is induced in the first inductor (L 1 ), which is the inductor, in the opposite echo.
이러한 종래의 차동 증폭기가 더 높은 게인을 얻기 위해서는 차동 인덕터(제 1 인덕터(L1), 제 2 인덕터(L2))의 Q(Quality Factor)를 높여 더 넓은 면적을 사용한다거나, 트랜지스터(TR)의 사이즈(Size)와 전류를 높이는 방향으로 설계가 이루어져야 한다. 다시 말해, 이러한 차동 증폭기에서는 차동 인덕터의 Q를 높이든가, 트랜지스터의 Gm 컨덕턴스(Conductance)을 높여야만 증폭기의 게인을 높일 수 있는 문제가 있다.In order to obtain a higher gain of such a conventional differential amplifier, it is necessary to increase the Q (Quality Factor) of the differential inductor (the first inductor L 1 and the second inductor L 2 ) to use a wider area, The size and the current must be increased. In other words, in such a differential amplifier, there is a problem that the gain of the amplifier can be increased only by increasing the Q of the differential inductor and increasing the Gm conductance of the transistor.
본 실시예는 차동 인덕터(Differential Inductor)의 상호 인덕턴스(Mutual Inductance)를 이용하여 피드백 루프(Feedback Loop)를 구현하여 높은 Q(High Q) 또는 높은 게인(High Gain)을 얻도록 하는 피드백 증폭기를 제공하는 데 주된 목적이 있다.The present embodiment provides a feedback amplifier that implements a feedback loop using a mutual inductance of a differential inductor to obtain a high Q or a high gain There is a main purpose in doing this.
본 실시예의 일 측면에 의하면, 제 1 인덕터(L1)와 제 2 인덕터(L2)를 포함하며, 상기 제 1 인덕터(L1)와 상기 제 2 인덕터(L2)의 일단이 각각 구동전원(Vcc)과 연결되는 차동 인덕터부; 및 제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함하며, 상기 제 2 입력단은 전압 입력단(IN2) 및 상기 제 1 인덕터(L1)의 타단과 연결되고, 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되며, 상기 제 2 입력단으로 입력 전압이 인가되면, 상기 입력 전압의 위상이 반전되어 증폭된 출력 전압(VOUT2)을 상기 제 2 증폭단으로 출력하는 제 2 증폭기를 포함하며, 상기 제 2 증폭기의 출력이 상기 차동 인덕터부를 경유하여 상기 제 2 증폭기로 피드백(Feedback)되는 것을 특징으로 하는 피드백 증폭기를 제공한다.The first inductor L 1 and the second inductor L 2 are connected in series between the first inductor L 1 and the second inductor L 2 , (V cc ); And the second input terminal is connected to the voltage input terminal IN2 and the other terminal of the first inductor L 1 and the second inductor L 2 And a second amplifier connected to the second amplification stage and configured to output the amplified output voltage V OUT2 to the second amplification stage when the input voltage is applied to the second input stage, And the output of the second amplifier is fed back to the second amplifier via the differential inductor section.
또한, 본 실시에의 다른 측면에 의하면, 제 1 인덕터(L1)와 제 2 인덕터(L2)를 포함하며, 상기 제 1 인덕터(L1)와 상기 제 2 인덕터(L2)의 일단이 각각 구동전원(Vcc)과 연결되는 차동 인덕터부; 제 1 입력단, 제 1 증폭단, 제 1 전류 인출단을 포함하며, 상기 제 1 인덕터(L1)의 타단과 상기 제 1 증폭단이 연결되며, 상기 제 1 입력단으로 제 1 입력 전압(VIN)이 인가되면, 상기 제 1 입력 전압(VIN)의 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 상기 제 1 증폭단으로 출력하는 제 1 증폭기; 및 제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함하며, 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되며, 상기 제 2 입력단과 상기 제 1 증폭단이 연결되며, 상기 제 2 입력단으로 상기 제 1 출력 전압(VOUT1)인 제 2 입력 전압이 인가되면, 상기 2 입력 전압의 위상이 반전되어 증폭된 제 2 출력 전압(VOUT2)을 상기 제 2 증폭단으로 출력하는 제 2 증폭기를 포함하며, 상기 제 2 증폭기의 출력이 상기 차동 인덕터부를 경유하여 상기 제 2 증폭기로 피드백되는 것을 특징으로 하는 피드백 증폭기를 제공한다.According to another aspect of the present invention, the first inductor L 1 includes a first inductor L 1 and a second inductor L 2 , and one end of the first inductor L 1 and the second inductor L 2 A differential inductor part connected to the driving power source V cc , respectively; (V IN ) is connected to the first input terminal, and the first input terminal is connected to the first terminal of the first inductor (L 1 ) A first amplifier for inverting the phase of the first input voltage V IN and outputting the amplified first output voltage V OUT1 to the first amplification stage; And a second amplification stage having a second input terminal, a second amplification stage, and a second current extraction terminal, the other end of the second inductor L 2 being connected to the second amplification stage, the second input terminal and the first amplification stage being connected, When the second input voltage, which is the first output voltage (V OUT1 ), is applied to the second input terminal, the phase of the two input voltage is inverted to output the amplified second output voltage (V OUT2 ) to the second amplifier And a second amplifier, wherein an output of the second amplifier is fed back to the second amplifier via the differential inductor section.
이상에서 설명한 바와 같이 본 실시예에 의하면, 차동 인덕터의 상호 인덕턴스를 이용하여 피드백 루프를 구현하여 높은 Q 또는 높은 게인을 얻도록 하는 효과가 있다.As described above, according to the present embodiment, a feedback loop is realized by using the mutual inductance of the differential inductor, thereby obtaining a high Q or a high gain.
또한, 본 실시예에 의하면, 인덕터의 Q를 높이든가, 트랜지스터의 Gm 컨덕턴스(Conductance)을 높이도록 증폭기를 설계할 필요없이 피드백 루프를 구현하도록 차동 인덕터와 증폭기의 연결로 인해 게인을 높일 수 있는 효과가 있다. 다시 말해, 인덕터의 높은 Q나 높은 Gm 컨덕턴스 위한 전류나 면적 증가 없이 큰 게인을 낼 수 있고, 필터로 이용하는 경우 높은 Q의 필터 특성을 얻을 수 있는 효과가 있다.According to the present embodiment, it is possible to increase the gain due to the connection of the differential inductor and the amplifier so as to realize the feedback loop without increasing the Q of the inductor and increasing the Gm conductance of the transistor. . In other words, it is possible to achieve a large gain without increasing the current or area for the high Q or high Gm conductance of the inductor, and it is possible to obtain a high Q filter characteristic when used as a filter.
도 1은 종래의 차동 증폭기의 회로도를 나타낸 도면이다.
도 2는 차동 인덕터로 인한 상호 인덕턴스 효과를 나타낸 도면이다.
도 3은 본 실시예에 따른 차동 인덕터를 이용한 피드백 증폭기의 회로도를 나타낸 도면이다.
도 4는 본 실시예의 다른 측면에 의한 피드백 증폭기의 회로도를 나타낸 도면이다.
도 5는 본 실시예에 따른 피드백 증폭기를 이용하는 경우의 효과를 설명하기 위한 그래프이다.1 is a circuit diagram of a conventional differential amplifier.
FIG. 2 is a diagram showing a mutual inductance effect due to a differential inductor. FIG.
3 is a circuit diagram of a feedback amplifier using a differential inductor according to the present embodiment.
4 is a circuit diagram of a feedback amplifier according to another embodiment of the present invention.
5 is a graph for explaining the effect of using the feedback amplifier according to the present embodiment.
이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, the present embodiment will be described in detail with reference to the accompanying drawings.
도 3은 본 실시예에 따른 차동 인덕터를 이용한 피드백 증폭기의 회로도를 나타낸 도면이다.3 is a circuit diagram of a feedback amplifier using a differential inductor according to the present embodiment.
본 실시예에 따른 피드백 증폭기(300)는 차동 증폭기(Differential Amplifier)로서, 아날로그 집적회로(IC, Integrated Circuit)를 구성하는 기본적인 기능 블록 중 하나인 연산 증폭기와 비교기 IC의 입력단으로 사용될 수 있다. 피드백 증폭기(300)는 한 개 내지 복수 개의 입출력단자를 가질 수 있으며, 두 입력 신호의 차(Difference)를 증폭하는 기능을 갖는다. 피드백 증폭기(300)는 BJT(Bipolar Junction Transistor)나 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)로 구현될 수 있다. 피드백 증폭기(300)는 이미터 결합 차동쌍(Emitter-Coupled Differential Pair) 또는 소스 결합 차동쌍(Source-Coupled Differential Pair)과 정전류원(Constant-Current Source), 능동부하(Active Load) 등의 블록으로 구성될 수 있다.The
본 실시예에 따른 피드백 증폭기(300)는 반전 특성을 갖는 제 2 증폭기(320)와 반전 특성을 갖는 차동 인덕터부(330)를 조합해서 피드백 루프(Feedback Loop 예컨대, 정궤환 루프(Positive Feedback Loop))를 구현하고, 결과적으로 높은 전압의 게인을 얻는 회로로 구현된다.The feedback amplifier 300 according to the present embodiment includes a feedback loop (e.g., a positive feedback loop) by combining a
본 실시예에 따른 피드백 증폭기(300)가 구현하는 피드백 루프는 정궤환 루프인 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 정궤환 루프란 증폭기에서 게인을 증가시키기 위해 출력의 일부를 입력으로 먹임하는 피드백 방식을 의미한다. 또한, 정궤환 루프에서 피드백으로 인해 게인이 증가된다. 한편, 부궤환(Negative Feedback Loop)이란, 증폭기에서 안정도 및 대역특성을 증가시키기 위해 출력의 일부를 입력으로 되돌려 보내 게인을 저하시키는 피드백 방식을 말한다. The feedback loop implemented by the
본 실시예에 따른 피드백 증폭기(300)는 제 1 증폭기(310), 제 2 증폭기(320) 및 차동 인덕터부(330)를 포함한다. 피드백 증폭기(300)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The feedback amplifier 300 according to the present embodiment includes a
이하, 설명의 편의상 제 1 증폭기(310)에 포함된 게이트(Gate), 드레인(Drain), 소스(Source)를 각각 '제 1 입력단', '제 1 증폭단', '제 1 전류 인출단'이라 칭한다. 또한, 제 2 증폭기(320)에 포함된 게이트, 드레인, 소스를 '제 2 입력단', '제 2 증폭단', '제 2 전류 인출단'이라 칭한다. 제 1 증폭기(310)와 제 2 증폭기(320)에 포함된 게이트는 소스와 드레인 사이의 전류 흐름을 제어한다. 제 1 증폭기(310)와 제 2 증폭기(320)에 포함된 드레인은 소스에서 공급된 캐리어가 채널영역을 지나 소자 밖으로 방출되는 단자를 의미한다. 제 1 증폭기(310)와 제 2 증폭기(320)에 포함된 소스는 전류를 운반하는 캐리어를 공급한다. 여기서, 제 1 증폭기(310)의 제 1 전류 인출단과 제 2 증폭기(320)의 제 2 전류 인출단은 공통의 그라운드(Ground)에 연결되어 캐스케이드(Cascade)를 형성한다.Hereinafter, the gate, drain, and source included in the
이하, 제 1 증폭기(310)에 대해 설명한다. 제 1 증폭기(310)는 N채널의 MOSFET로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 제 1 증폭기(310)는 제 1 입력단, 제 1 증폭단, 제 1 전류 인출단을 포함한다. 제 1 증폭기(310)의 제 1 증폭단은 차동 인덕터부(330)의 제 1 인덕터(L1)의 타단과 연결된다. 도 2에 도시된 바와 같이, 제 1 증폭기(310)의 제 1 증폭단과 차동 인덕터부(330)의 제 1 인덕터(L1)의 타단의 접점이 '제 1 출력단(OUT1)'이 칭할 수 있다. '제 1 출력단(OUT1)'은 OM(Output Minus)을 의미한다.Hereinafter, the
제 1 증폭기(310)는 제 1 입력단으로 제 1 입력 전압(VIN)이 인가되면, 제 1 입력 전압(VIN)의 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 제 1 증폭단으로 출력한다. 제 1 증폭단은 제 1 출력단(OUT1)과 연결된다. 다시 말해, 제 1 증폭기(310)는 제 1 입력단에 제 1 입력 전압이 인가되는 경우 채널을 형성한다. 이후, 제 1 증폭기(310)는 제 1 증폭단에 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 인가해서 전류를 흘려보낸다. 제 1 증폭기(310)는 제 1 입력단에 제 1 입력 전압(VIN)이 인가될 때 피드백 증폭기(300)의 최초 증폭에만 관여하게 되고, 이후 제 2 증폭기(320)와 차동 인덕터부(330)에 의해 피드백 루프가 형성하게 된다. The
이하, 제 2 증폭기(320)에 대해 설명한다. 제 2 증폭기(320)는 N 채널의 MOSFET로 구현되는 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 제 2 증폭기(320)는 제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함한다. 제 2 증폭기(320)의 제 2 증폭단은 차동 인덕터부(330)의 제 2 인덕터(L2)의 타단과 연결된다. 도 2에 도시된 바와 같이, 제 2 증폭기(320)의 제 2 증폭단과 차동 인덕터부(330)의 제 2 인덕터(L2)의 타단의 접점이 '제 2 출력단(OUT2)'이라 칭할 수 있다. '제 2 출력단(OUT2)'은 'OP(Output Plus)단'을 의미한다.Hereinafter, the
제 2 증폭기(320)의 제 2 입력단은 제 1 증폭기(310)의 제 1 증폭단(제 1 출력단(OUT1)과 연결된다. 제 2 증폭기(320)는 제 2 입력단으로 제 1 출력 전압(VOUT1)인 제 2 입력 전압(VIN2)이 인가되면, 2 입력 전압(VIN2)의 위상이 반전되어 증폭된 제 2 출력 전압(VOUT2)을 제 2 증폭단으로 출력한다. 제 2 증폭단은 제 2 출력단(OUT2)과 연결된다. 여기서, 제 1 증폭기(310)의 제 1 입력단에 인가되는 제 1 입력 전압(VIN)과 제 2 증폭기(320)의 제 2 증폭단에서 출력되는 제 2 출력 전압(VOUT2)의 위상은 동일하다.The second input of the
피드백 과정에 위한 제 2 증폭기(320)의 동작을 설명하자면, 제 2 증폭기(320)의 제 2 입력단과 차동 인덕터부(330)의 제 1 인덕터(L1)의 타단이 연결된다. 제 2 증폭기(320)는 제 2 입력단으로 차동 인덕터부(330)의 제 1 인덕터(L1)에서 출력되는 피드백 전압인 제 4 입력 전압이 인가되면, 4 입력 전압의 위상이 반전되어 증폭된 전압을 제 1 출력단(OUT1)으로 출력한다.To explain the operation of the
제 1 출력단(OUT1)과 제 2 증폭기(320)의 제 2 입력단 사이에 직류(Direct Current)를 블로킹하기 위한 제 2 캐패시터(C2)를 포함한다. 다시 말해, 제 2 캐패시터(C2)로 인해 제 2 증폭기(320)의 제 2 입력단에는 직류 전류가 인가되지 않는다.And a second capacitor C 2 for blocking direct current between the first output OUT 1 and the second input of the
이하, 차동 인덕터부(330)에 대해 설명한다. 차동 인덕터부(330)는 병렬로 연결된 제 1 인덕터(L1)와 제 2 인덕터(L2)를 포함한다. 차동 인덕터부(330)는 제 1 인덕터(L1)와 제 2 인덕터(L2)의 일단이 각각 구동전원(Vcc)과 연결된다. 여기서, 차동 인덕터부(330)는 변압기(Transformer)에 포함된 구성 요소일 수 있다. 다시 말해, 변압기는 차동 인덕터부(330)를 포함할 수 있으며, 변압기의 일부만이 차동 인덕터부(330)로 사용될 수 있다.Hereinafter, the
이러한, 차동 인덕터부(330)의 동작으로 하여금 피드백 증폭기(300)의 피드백 루프가 형성될 수 있으며, 차동 인덕터부(330)에서 LC 공진한 부하(Load)를 피드백 증폭기(300)가 사용할 수 있다. 또한, 차동 인덕터부(330)를 포함한 변압기의 동작으로 하여금 피드백 증폭기(300)의 피드백 루프가 형성될 수 있으며, 차동 인덕터부(330)에서 LC 공진한 부하를 피드백 증폭기(300)에서 사용할 수 있다.The operation of the
차동 인덕터부(330)는 제 1 인덕터(L1)와 제 2 인덕터(L2) 사이의 인덕턴스인 상호 인덕턴스(Mutual Inductance)에 의해 제 2 인덕터(L2)에 전류가 흐르면, 반대 쪽 인덕터인 제 1 인덕터(L1)에 전류가 반대반향으로 유기된다.When a current flows through the second inductor L 2 due to a mutual inductance which is an inductance between the first inductor L 1 and the second inductor L 2 , A current is induced in the first inductor L 1 in the opposite echo.
차동 인덕터부(330)는 제 2 인덕터(L2)의 타단과 제 2 증폭기(320)의 제 2 증폭단과 연결된다. 차동 인덕터부(330)는 제 2 인덕터(L2)로 제 2 출력단(OUT2)으로부터 출력되는 제 2 출력 전압(VOUT2)인 제 3 입력 전압이 인가되면, 제 2 인덕터(L2)에 커플링(Coupling)된 제 1 인덕터(L1)에서 제 3 입력 전압의 위상이 반전된 피드백 전압(제 3 출력 전압)을 제 1 출력단(OUT1)으로 출력한다. 차동 인덕터부(330)의 제 1 인덕터(L1)에서 피드백 전압(제 3 출력 전압)을 출력할 때 차동 인덕터부(330)가 갖는 손실률이 반영된다. The
차동 인덕터부(330)의 제 1 인덕터(L1)의 타단과 제 2 인덕터(L2)의 타단 사이에 공진(Resonance)을 위한 제 1 캐패시터(C1)를 포함한다. 제 1 캐패시터(C1)는 제 1 인덕터(L1)과 제 2 인덕터(L2)와의 공진을 위한 공진 캐패시터이다. 제 1 캐패시터(C1)는 차동 인덕터부(330)에서 루프를 형성하도록 공진한다. 이때, 제 1 캐패시터(C1)의 용량은 차동 인덕터부(330)가 공진하도록 설정될 수 있다.And a first capacitor C 1 for resonance between the other end of the first inductor L 1 and the other end of the second inductor L 2 of the
다시 말해, 차동 인덕터부(330)는 제 2 증폭기(320)에 의해 증폭이 발생한 경우, 루프를 형성하기 위해 공진을 수행하는 것이며, 이때 LC 공진한 부하가 제 1 출력단(OUT1)을 경유해 다시 제 2 증폭기(320)로 입력될 수 있는 것이다.In other words, the
본 실시예에 따른 피드백 증폭기(300)는 제 2 증폭기(320)의 출력이 차동 인덕터부(330)를 경유하여 제 2 증폭기(320)로 피드백되도록 하는 피드백 루프를 구현되는 것이다. 이때, 피드백 증폭기(300)는 제 2 증폭기(320)의 출력이 차동 인덕터부(330)를 경유하여 제 2 증폭기(320)로 피드백 될 때마다 차동 인덕터부(330)에서 위상이 반전된 전압을 출력하므로, 전압에 대한 게인이 점차 증가하게 되므로 피드백 증폭기(300)는 정궤환 루프를 구현하게 되는 것이다.The
또한, 피드백 증폭기(300)에서는 제 2 증폭기(320)의 용량에 따라 제 2 증폭기(320)의 출력이 차동 인덕터부(330)를 경유하여 제 2 증폭기(320)로 피드백된다. 다시 말해, 피드백 증폭기(300)는 제 2 증폭기(320)의 용량만큼 피드백이 이루어질 수 있는 것이며, 제 2 증폭기(320)의 용량을 초과하는 경우, 제 2 증폭기(320)의 용량만큼만의 증폭이 이루어질 수 있다.In the
이하, 피드백 증폭기(300)가 반전 증폭기인 제 2 증폭기(320)와 반전 특성을 갖는 차동 인덕터부(330)를 이용하여 피드백 루프를 구현하여 높은 게인을 얻는 과정에 대해 설명한다. 피드백 증폭기(300)의 차동 인덕터부(330)는 제 2 인덕터(L2)의 타단과 제 2 증폭기(320)의 제 2 증폭단인 제 2 출력단(OUT2)과 연결된다. 차동 인덕터부(330)는 제 2 인덕터(L2)로 제 2 출력단(OUT2)으로부터 출력되는 제 2 출력 전압(VOUT2)인 제 3 입력 전압이 인가되면, 제 2 인덕터(L2)에 커플링된 제 1 인덕터(L1)에서 제 3 입력 전압의 위상이 반전된 피드백 전압(제 3 출력 전압)을 제 1 c출력단(OUT1)으로 출력한다. 이때, 차동 인덕터부(330)의 제 1 인덕터(L1)에서 피드백 전압(제 3 출력 전압)을 출력할 때 차동 인덕터부(330)가 갖는 손실률이 반영된다. 다시 말해, 제 1 인덕터(L1)와 제 2 인덕터(L2) 사이의 인덕턴스인 상호 인덕턴스에 의해 제 2 인덕터(L2)에 전류가 흐르면, 반대쪽 인덕터인 제 1 인덕터(L1)에 전류가 반대방향으로 유기된다. 제 2 인덕터(L2)와 제 1 인덕터(L1)는 자기적으로 커플링되어 있으므로, 제 2 인덕터(L2)에 전류가 흐르게 되면 반대방향의 전류가 제 2 인덕터(L2)로 유기되는 것이다.Hereinafter, a process of obtaining a high gain by implementing a feedback loop using the
이후, 피드백 증폭기(300)가 수행하는 피드백 과정에 대해 설명한다. Hereinafter, a feedback process performed by the
차동 인덕터부(330)의 제 1 인덕터(L1)의 타단은 제 1 출력단(OUT1)에 연결된다. 제 1 출력단(OUT1)은 제 2 증폭기(320)의 제 2 입력단과 연결되어 있다. 피드백 증폭기(300)에 구비된 제 2 증폭기(320)는 제 1 출력단(OUT1)을 경유하여 제 2 입력단으로 차동 인덕터부(330)의 제 1 인덕터(L1)에서 출력되는 피드백 전압인 제 4 입력 전압이 인가되면, 4 입력 전압의 위상이 반전되어 증폭된 전압을 제 2 증폭단으로 출력한다. 제 2 증폭단은 제 2 출력단(OUT2)와 연결된다.The other end of the first inductor L 1 of the
피드백 증폭기(300)의 전체 동작에 대해 정리하자면 다음과 같다.The overall operation of the
피드백 증폭기(300)는 『피드백 증폭기(300)에 구비된 제 1 증폭기(310)의 제 1 입력단에 제 1 입력 전압(VIN)이 인가 → 제 1 증폭기(310)의 제 1 증폭단으로 제 1 입력 전압의 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 출력 → (제 1 출력단(OUT1)을 경유하여) 제 2 증폭기(320)의 제 2 입력단으로 제 1 출력 전압(VOUT1)인 제 2 입력 전압(VIN2)이 인가 → 제 2 증폭기(320)의 제 2 증폭단으로 2 입력 전압(VIN2)의 위상이 반전되어 증폭된 제 2 출력 전압(VOUT2)을 출력 → (제 2 출력단(OUT2)을 경유하여) 차동 인덕터부(330)의 제 2 인덕터(L2)로 제 2 출력 전압(VOUT2)인 제 3 입력 전압 인가 → 차동 인덕터부(330)의 제 1 인덕터(L1)에서 제 3 입력 전압의 위상이 반전된 피드백 전압 출력 → (제 1 출력단(OUT1)을 경유하여) 제 2 증폭기(320)는 제 2 입력단으로 피드백 전압인 제 4 입력 전압이 인가 → 제 2 증폭기(320)의 제 2 증폭단에서 제 4 입력 전압의 위상이 반전되어 증폭된 전압을 출력 → 전술한 과정을 제 2 증폭기(320)의 용량 만큼 반복한 피드백 루프 형성』하는 동작을 수행하는 것이다.The
도 4는 본 실시예의 다른 측면에 의한 피드백 증폭기의 회로도를 나타낸 도면이다.4 is a circuit diagram of a feedback amplifier according to another embodiment of the present invention.
본 실시예의 다른 측면에 의한 피드백 증폭기(300)는 차동 인덕터부(330)와 제 2 증폭기(320)만을 포함하여 구현될 수 있다. 다시 말해, 도 4의 (a), (b)에 도시된 바와 같이, 피드백 증폭기(300)는 차동 인덕터부(330)와 제 2 증폭기(320)만을 포함하여 구현될 수 있다. 차동 인덕터부(330)와 제 2 증폭기(320)의 구체적인 설명은 도 3에서 설명한 바와 동일하므로 그 기재는 생략토록 한다.The
도 4의 (a) 및 (b)에 도시된 바와 같이, 제 2 증폭기(320)는 제 2 인덕터(L2)의 타단과 제 2 증폭단이 연결된다. 제 2 증폭기(320)의 제 2 입력단은 전압 입력단(IN2)과 연결된다. 전압 입력단(IN2)을 경유하여 제 2 증폭기(320)의 제 2 입력단으로 입력 전압이 인가되면, 입력 전압의 위상이 반전되어 증폭된 출력 전압(VOUT2)을 제 2 증폭단으로 출력할 수 있다. 제 2 증폭단은 제 2 출력단(OUT2)와 연결된다. 제 2 증폭기의 출력은 차동 인덕터부(330)를 경유하여 제 2 증폭기(320)로 피드백된다. 제 2 증폭기(320)의 제 2 입력단과 전압 입력단(IN2) 사이에 직류를 블로킹하기 위한 제 2 캐패시터(C2)를 포함한다. 4 (a) and 4 (b), the
차동 인덕터부(330)는 도 4의 (a)에 도시된 바와 같이 제 1 인덕터(L1)와 제 2 인덕터(L2)만을 포함하여 구현될 수 있다. 다시 말해, 차동 인덕터부(330)는 제 1 캐패시터(C1)를 포함하지 않은 상태에서 피드백 증폭기(300)를 구현할 수 있다. 한편, 차동 인덕터부(330)는 도 4의 (b)에 도시된 바와 같이 제 1 인덕터(L1), 제 2 인덕터(L2) 및 제 1 캐패시터(C1)를 포함하여 구현될 수 있다.The
도 5는 본 실시예에 따른 피드백 증폭기를 이용하는 경우의 효과를 설명하기 위한 그래프이다.5 is a graph for explaining the effect of using the feedback amplifier according to the present embodiment.
도 4에 도시된 바와 같이, 차동 인덕터부(330)에 포함된 차동 인덕터인 제 1 인덕터(L1), 제 2 인덕터(L2)를 일반 증폭기에 적용하는 경우, (a)와 같은 게인이 나타난다. 반면, 차동 인덕터부(330)에 포함된 제 1 인덕터(L1), 제 2 인덕터(L2)를 본 실시예에 따른 피드백 증폭기(300)에 적용하는 경우, 정궤환 루프의 구현으로 인해 결과적으로 도 5의 (b)와 같은 게인이 나타난다.4, when the first inductor L 1 and the second inductor L 2 , which are the differential inductors included in the
따라서, (a)와 (b)를 비교하는 경우 피드백 증폭기(300)에서 정궤환 루프로 인한 게인 커브(Gain Curve)인 (b)가 일반적인 차동 증폭기의 게인 커브에 비해 게인과 Q가 증가됨을 알 수 있다.Therefore, when (a) and (b) are compared, it is found that the gain curve (b) due to the positive feedback loop in the
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present embodiment, and various modifications and changes may be made to those skilled in the art without departing from the essential characteristics of the embodiments. Therefore, the present embodiments are to be construed as illustrative rather than restrictive, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.
300: 피드백 증폭기 310: 제 1 증폭기
320: 제 2 증폭기 330: 차동 인덕터부300: feedback amplifier 310: first amplifier
320: second amplifier 330: differential inductor section
Claims (9)
제 1 입력단, 제 1 증폭단, 제 1 전류 인출단을 포함하며, 상기 제 1 인덕터(L1)의 타단과 상기 제 1 증폭단이 연결되며, 상기 제 1 증폭단은 전압 입력단(IN2)과 연결되며, 상기 제 1 입력단으로 제 1 입력 전압이 인가되면, 상기 제 1 입력 전압의 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 상기 제 1 증폭단으로 출력하는 제 1 증폭기; 및
제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함하며, 상기 제 2 입력단은 상기 전압 입력단(IN2) 및 상기 제 1 인덕터(L1)의 타단과 연결되고, 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되며, 상기 제 2 입력단으로 입력 전압이 인가되면, 상기 입력 전압의 위상이 반전되어 증폭된 출력 전압(VOUT2)을 상기 제 2 증폭단으로 출력하는 제 2 증폭기
를 포함하며, 상기 제 2 증폭기의 출력이 상기 차동 인덕터부를 경유하여 상기 제 2 증폭기로 피드백(Feedback)되는 것을 특징으로 하는 피드백 증폭기.The first inductor (L 1) and the second comprises an inductor (L 2), a differential which is connected to the first inductor (L 1) and the second inductor one end of each of the driving power of the (L 2) (V cc) An inductor section; And
A first amplification stage and a first current extraction stage, the other end of the first inductor L 1 is connected to the first amplification stage, the first amplification stage is connected to a voltage input IN 2, A first amplifier for inverting a phase of the first input voltage when the first input voltage is applied to the first input terminal and outputting the amplified first output voltage V OUT1 to the first amplifier; And
Wherein the second input terminal is connected to the voltage input terminal IN2 and the other terminal of the first inductor L 1 and the second inductor L 2 And a second amplifier connected to the second amplification stage and configured to output the amplified output voltage V OUT2 to the second amplification stage when the input voltage is applied to the second input stage,
And an output of the second amplifier is feedbacked to the second amplifier via the differential inductor section.
상기 차동 인덕터부는,
상기 제 1 인덕터(L1)의 타단과 상기 제 2 인덕터(L2)의 타단 사이에 공진(Resonance)을 위한 제 1 캐패시터(C1)를 포함하는 것을 특징으로 하는 피드백 증폭기.The method according to claim 1,
The differential inductor unit includes:
And a first capacitor (C 1 ) for resonance between the other end of the first inductor (L 1 ) and the other end of the second inductor (L 2 ).
상기 제 2 증폭단과 상기 전압 입력단(IN2) 사이에 직류(Direct Current)를 블로킹하기 위한 제 2 캐패시터(C2)
를 추가로 포함하는 것을 특징으로 하는 피드백 증폭기.The method according to claim 1,
A second capacitor (C 2 ) for blocking a direct current between the second amplification stage and the voltage input terminal (IN2)
Further comprising a feedback amplifier.
제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함하며, 상기 제 2 입력단은 전압 입력단(IN2) 및 상기 제 1 인덕터(L1)의 타단과 연결되고, 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되며, 상기 제 2 입력단으로 입력 전압이 인가되면, 상기 입력 전압의 위상이 반전되어 증폭된 제 2 출력 전압(VOUT2)을 상기 제 2 증폭단으로 출력하는 제 2 증폭기
를 포함하며, 상기 제 2 증폭기의 출력이 상기 차동 인덕터부를 경유하여 상기 제 2 증폭기로 피드백(Feedback)되며, 상기 차동 인덕터부는 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되어, 상기 제 2 출력 전압(VOUT2)인 제 3 입력 전압이 상기 제 2 인덕터(L2)로 인가되면, 상기 제 2 인덕터(L2)에 커플링(Coupling)된 상기 제 1 인덕터(L1)에서 상기 제 3 입력 전압의 위상이 반전된 피드백 전압을 상기 전압 입력단(IN2)으로 출력하는 것을 특징으로 하는 피드백 증폭기.The first inductor (L 1) and the second comprises an inductor (L 2), a differential which is connected to the first inductor (L 1) and the second inductor one end of each of the driving power of the (L 2) (V cc) An inductor section; And
Wherein the second input terminal is connected to the voltage input terminal IN2 and the other terminal of the first inductor L 1 and the second inductor L 2 is connected to the second terminal, And the second amplification stage is connected to the second amplification stage. When the input voltage is applied to the second input stage, the phase of the input voltage is inverted to output the amplified second output voltage (V OUT2 ) amplifier
Wherein an output of the second amplifier is fed back to the second amplifier through the differential inductor section and the differential inductor section is connected to the other end of the second inductor L 2 and the second amplifier stage, , the second output voltage (V OUT2) of the third input voltage to the second inductor is applied to (L 2), the second inductor (L 2) coupling (coupling) of the first inductor (L 1 to ) Outputs a feedback voltage whose phase of the third input voltage is inverted to the voltage input (IN2).
상기 제 2 증폭기는,
상기 제 2 입력단과 상기 제 1 인덕터(L1)의 타단이 연결되어, 상기 제 2 입력단으로 상기 피드백 전압인 제 4 입력 전압이 인가되면, 상기 제 4 입력 전압의 위상이 반전되어 증폭된 전압을 상기 제 2 증폭단으로 출력하는 것을 특징으로 하는 피드백 증폭기.6. The method of claim 5,
Wherein the second amplifier comprises:
When the fourth input voltage, which is the feedback voltage, is applied to the second input terminal and the second input terminal is connected to the other terminal of the first inductor L 1 , the phase of the fourth input voltage is inverted, And outputs the amplified signal to the second amplifier stage.
상기 제 1 캐패시터(C1)는,
상기 제 1 인덕터(L1), 상기 제 2 인덕터(L2)와의 공진으로 루프를 형성하는 것을 특징으로 하는 피드백 증폭기.3. The method of claim 2,
The first capacitor (C 1 )
And forms a loop by resonance with the first inductor (L 1 ) and the second inductor (L 2 ).
상기 제 1 전류 인출단과 상기 제 2 전류 인출단은 공통의 그라운드(Ground)에 연결되어 캐스케이드(Cascade)를 형성하는 것을 특징으로 하는 피드백 증폭기.The method according to claim 1,
And the first current lead and the second current lead are connected to a common ground to form a cascade.
제 1 입력단, 제 1 증폭단, 제 1 전류 인출단을 포함하며, 상기 제 1 인덕터(L1)의 타단과 상기 제 1 증폭단이 연결되며, 상기 제 1 입력단으로 제 1 입력 전압(VIN)이 인가되면, 상기 제 1 입력 전압(VIN)의 위상이 반전되어 증폭된 제 1 출력 전압(VOUT1)을 상기 제 1 증폭단으로 출력하는 제 1 증폭기; 및
제 2 입력단, 제 2 증폭단, 제 2 전류 인출단을 포함하며, 상기 제 2 인덕터(L2)의 타단과 상기 제 2 증폭단이 연결되며, 상기 제 2 입력단과 상기 제 1 증폭단이 연결되며, 상기 제 2 입력단으로 상기 제 1 출력 전압(VOUT1)인 제 2 입력 전압이 인가되면, 상기 2 입력 전압의 위상이 반전되어 증폭된 제 2 출력 전압(VOUT2)을 상기 제 2 증폭단으로 출력하는 제 2 증폭기
를 포함하며, 상기 제 2 증폭기의 출력이 상기 차동 인덕터부를 경유하여 상기 제 2 증폭기로 피드백되는 것을 특징으로 하는 피드백 증폭기.
The first inductor (L 1) and the second comprises an inductor (L 2), a differential which is connected to the first inductor (L 1) and the second inductor one end of each of the driving power of the (L 2) (V cc) An inductor section;
(V IN ) is connected to the first input terminal, and the first input terminal is connected to the first terminal of the first inductor (L 1 ) A first amplifier for inverting the phase of the first input voltage V IN and outputting the amplified first output voltage V OUT1 to the first amplification stage; And
A first amplification stage, a second amplification stage, and a second current extraction stage, the other end of the second inductor (L 2 ) and the second amplification stage are connected, the second input terminal and the first amplification stage are connected, (V OUT2 ) to the second amplification stage when the second input voltage (V OUT1 ) is applied to the second input terminal and the phase of the two input voltage is inverted to output the amplified second output voltage 2 amplifier
And an output of the second amplifier is fed back to the second amplifier via the differential inductor section.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130136735A KR101565569B1 (en) | 2013-11-12 | 2013-11-12 | Feedback Amplifier By Using Differential Inductor |
JP2014007594A JP5889927B2 (en) | 2013-11-12 | 2014-01-20 | Feedback amplifier using differential inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130136735A KR101565569B1 (en) | 2013-11-12 | 2013-11-12 | Feedback Amplifier By Using Differential Inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150054367A KR20150054367A (en) | 2015-05-20 |
KR101565569B1 true KR101565569B1 (en) | 2015-11-03 |
Family
ID=53197991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130136735A KR101565569B1 (en) | 2013-11-12 | 2013-11-12 | Feedback Amplifier By Using Differential Inductor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5889927B2 (en) |
KR (1) | KR101565569B1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211738B1 (en) * | 1998-01-30 | 2001-04-03 | Conexant Systems, Inc. | Stability and enhanced gain of amplifiers using inductive coupling |
US6201287B1 (en) * | 1998-10-26 | 2001-03-13 | Micron Technology, Inc. | Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods |
CN1765048B (en) * | 2003-03-28 | 2010-05-05 | Nxp股份有限公司 | Neutralization of feedback capacitance in amplifiers |
US7750739B2 (en) * | 2007-07-19 | 2010-07-06 | Intel Corporation | Dual reactive shunt low noise amplifier |
JP5704051B2 (en) * | 2011-02-24 | 2015-04-22 | 富士通株式会社 | Amplifier circuit |
-
2013
- 2013-11-12 KR KR1020130136735A patent/KR101565569B1/en active IP Right Grant
-
2014
- 2014-01-20 JP JP2014007594A patent/JP5889927B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20150054367A (en) | 2015-05-20 |
JP5889927B2 (en) | 2016-03-22 |
JP2015095895A (en) | 2015-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559676B (en) | Apparatus for class ab audio amplifier output stage voltage protection | |
US20120001696A1 (en) | Semiconductor integrated circuit device | |
US8258867B2 (en) | Front-end equalizer and amplifier circuit | |
Bhattacharya et al. | A highly linear CMOS active inductor and its application in filters and power dividers | |
KR101101628B1 (en) | Systems and methods for positive and negative feedback of cascode transistors for a power amplifier | |
US20170187340A1 (en) | Capacitive Cross-Coupling and Harmonic Rejection | |
JP6107103B2 (en) | Amplifier and optical receiver | |
JP6784375B2 (en) | Transimpedance amplifier | |
CN111193477B (en) | Composite amplifier | |
KR101565569B1 (en) | Feedback Amplifier By Using Differential Inductor | |
CN108696259B (en) | Radio frequency power amplifier | |
US8432226B1 (en) | Amplifier circuits and methods for cancelling Miller capacitance | |
US8717083B2 (en) | Limiting amplifier and method thereof | |
KR102491944B1 (en) | Power amplifier with asymmetric amplification structure for improving linearity | |
KR102031272B1 (en) | Memoryless Common-Mode Insensitive and Low-Pulling VCOs | |
JP2011055144A (en) | Cascode circuit | |
US10530307B2 (en) | Negative feedback gain transimpedance amplifier (TIA) systems | |
US9843289B2 (en) | Memoryless common-mode insensitive and low pulling VCO | |
US20130154745A1 (en) | Clipping circuit, differential amplifying circuit, and amplifying circuit | |
CN104506151A (en) | An operational amplifier for medical electronics | |
TWI556573B (en) | Active inductor and associated amplifying circuit | |
JP2015019328A (en) | Amplification circuit | |
KR101363818B1 (en) | Power amplifier for attenuating harmonic | |
KR101069918B1 (en) | Differential valtage controlled oscillator and driving method thereof | |
JP2014168225A (en) | High frequency amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20191007 Year of fee payment: 5 |