KR101363818B1 - Power amplifier for attenuating harmonic - Google Patents
Power amplifier for attenuating harmonic Download PDFInfo
- Publication number
- KR101363818B1 KR101363818B1 KR1020120149670A KR20120149670A KR101363818B1 KR 101363818 B1 KR101363818 B1 KR 101363818B1 KR 1020120149670 A KR1020120149670 A KR 1020120149670A KR 20120149670 A KR20120149670 A KR 20120149670A KR 101363818 B1 KR101363818 B1 KR 101363818B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- harmonic
- signal
- bulk
- power amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
Abstract
Description
본 발명은 고조파 감쇄를 위한 전력 증폭기에 관한 것으로, 보다 상세하게는 게이트 입력 신호의 증폭 과정에서 발생하는 3차 고조파 신호를 감쇄시킴으로써 출력 전력의 선형성을 향상시킬 수 있도록 하는 고조파 감쇄를 위한 전력 증폭기에 관한 것이다. The present invention relates to a power amplifier for harmonic attenuation, and more particularly, to a power amplifier for harmonic attenuation to improve linearity of output power by attenuating third harmonic signals generated during amplification of a gate input signal. It is about.
현재 무선 전력 전송 시스템에 전지의 전압을 일정전압으로 변환하는 직류 전압 변환 회로(DC-DC 컨버터)가 상용화되고 있다. 특히, 휴대형 전자기기에는, 소형으로 변환 효율이 좋은 스위칭 방식의 DC-DC 컨버터가 이용되고 있다. DC-DC 컨버터는 PWM(펄스폭 변조: pulse width modulation) 방식의 조절기이며, 메인 스위칭 트랜지스터와 동기용 트랜지스터를 구비하고, 양 트랜지스터를 교대로 온 오프 제어한다. 메인 스위치를 턴온하여 입력측으로부터 출력측에 에너지를 공급하고, 메인 스위치를 턴오프하여 인덕터에 축적한 에너지를 방출한다. 그리고 메인 스위치를 구동하는 펄스 신호의 펄스폭을 출력 전압 또는 출력 전류에 따라 제어함으로써, 출력 전압을 거의 일정하게 유지한다.Currently, a DC voltage conversion circuit (DC-DC converter) for converting the voltage of a battery to a constant voltage is commercialized in the wireless power transmission system. Particularly, a portable DC-DC converter having a small conversion efficiency and a high conversion efficiency has been used in portable electronic devices. The DC-DC converter is a PWM (Pulse Width Modulation) regulator, and includes a main switching transistor and a synchronous transistor, and alternately turns on and off the two transistors. The main switch is turned on to supply energy from the input side to the output side, and turns off the main switch to emit the energy accumulated in the inductor. By controlling the pulse width of the pulse signal for driving the main switch according to the output voltage or the output current, the output voltage is kept substantially constant.
도 1a 및 도 1b는 각각 종래기술에 따른 NMOS와 PMOS의 연결을 나타내는 도면이고, 도 1c는 도 1a에 따른 NMOS를 이용한 공통소스(common Source) 증폭기를 나타낸다. 도1a에 나타낸 NMOS의 연결을 보면, 드레인에서 소스 방향으로 전류가 흐르며, 일반적으로 바디는 도 1c와 같이 소스나 VSS에 연결된다. 도1b에 나타낸 PMOS의 경우도 역시 바디는 소스나 VDD에 연결하며 전류는 소스에서 드레인으로 흐르게 된다.FIGS. 1A and 1B are diagrams showing a connection between an NMOS and a PMOS according to the related art, and FIG. 1C shows a common source amplifier using the NMOS according to FIG. 1A. Referring to the connection of the NMOS shown in FIG. 1A, a current flows from the drain to the source, and the body is generally connected to the source or VSS as shown in FIG. In the case of the PMOS shown in FIG. 1B, the body also connects to the source or VDD, and the current flows from the source to the drain.
도 2a는 종래 기술에 따른 NMOS와 PMOS를 연결한 증폭기를 나타내고, 도 2b는 종래 기술에 따른 캐스코드 형태로 연결된 증폭기를 나타내는 도면이며, 도 2c는 종래 기술에 따른 캐스코드 형태로 연결된 증폭기에 Triple-well 공정이 적용된 것을 나타낸다. FIG. 2A is a diagram showing an amplifier connected with a conventional cascode according to the prior art, FIG. 2B is a diagram showing an amplifier connected with a cascode according to the related art, FIG. -well indicates that the process is applied.
도 2a의 경우도 마찬가지로 NMOS의 바디가 소스 및 VSS에 동시에 연결되어 있고, PMOS의 바디는 소스 및 VDD에 동시에 연결되어 있다.In the case of FIG. 2A, similarly, the body of the NMOS is connected to the source and the VSS at the same time, and the body of the PMOS is connected to the source and the VDD at the same time.
또한 도 2b와 같이 Triple-well 구조가 적용되지 않는 캐스코드 형태의 증폭기의 경우, 동일한 NMOS와 PMOS의 바디는 각각 서로 연결되어야 하기 때문에 드레인이 출력에 연결된 MOSFET의 바디는 일반적으로 소스가 아닌 VSS 또는 VDD에 연결된다. 이러한 경우 드레인이 출력에 연결된 MOSFET은 바디 효과에 의해서 문턱전압이 상승하게 된다. 여기서, NMOS만을 사용할 경우 PMOS는 저항으로 대체된다. In case of a cascode type amplifier in which the triple-well structure is not applied as shown in FIG. 2B, since the bodies of the same NMOS and PMOS are connected to each other, the body of the MOSFET connected to the drain- VDD. In this case, the MOSFET whose drain is connected to the output increases the threshold voltage due to the body effect. Here, when only NMOS is used, the PMOS is replaced with a resistor.
그리고 도 2c와 같이 Triple-well 구조가 적용된 캐스코드 형태의 증폭기의 경우, Triple-well 공정이 적용됨으로써 MOSFET의 바디는 각각 별개로 연결이 가능하다. 때문에 캐스코드 형태의 MOSFET은 바디와 소스를 연결할 수 있고 문턱전압을 일정하게 유지하게 된다. 여기서, PMOS를 혼용할 경우 저항은 PMOS로 대체될 수 있다.As shown in FIG. 2C, in the case of a cascode-type amplifier using a triple-well structure, a triple-well process is applied so that the body of the MOSFET can be connected separately. Thus, a cascode MOSFET can couple the body and source and keep the threshold voltage constant. Here, when the PMOS is used in combination, the resistance can be replaced with the PMOS.
이와 같이 종래 기술에 따른 MOSFET의 증폭기는 바디와 소스를 연결하여 사용하는 것이 일반적이며, 이는 문턱전압을 일정하게 유지시켜주는 역할을 해준다. 하지만 종래 기술에 따르면 공통 소스 모드 또는 공통 게이트 모드 증폭기에서 생성되는 고조파에 대해서 제어할 수 없다. 따라서, 한계 이득지점을 넘어가게 되면 3차 고조파가 크게 생성되어 출력파형에 왜곡이 일어나게 되고, 이와 같이 왜곡된 신호를 송신단을 통하여 수신단으로 보내더라도 원 신호로 복원이 불가능하게 된다.As described above, it is general that the amplifier of the MOSFET according to the related art uses a body and a source connected to each other, which serves to keep the threshold voltage constant. However, according to the related art, it is not possible to control the harmonics generated by the common source mode or the common gate mode amplifier. Therefore, if the threshold gain point is exceeded, the third harmonic is generated large and distortion occurs in the output waveform. Even if the distorted signal is sent to the receiver through the transmitter, it is impossible to recover the original signal.
본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-0973499호(2010. 08. 03 공고)에 개시되어 있다. The background technology of the present invention is disclosed in Republic of Korea Patent Publication No. 10-0973499 (August 03, 2010).
따라서 본 발명이 이루고자 하는 기술적 과제는 3차 고조파를 상쇄시켜 출력 전력의 선형성을 향상시키는 고조파 감쇄를 위한 전력 증폭기를 제공하는 것이다. Therefore, the technical problem to be achieved by the present invention is to provide a power amplifier for harmonic attenuation to cancel the third harmonic to improve the linearity of the output power.
이러한 기술적 과제를 이루기 위한 본 발명의 실시 예에 따른 고조파 감쇄를 위한 전력 증폭기는 게이트를 통하여 입력 신호가 인가되고, 제1단을 통해서 상기 입력 신호가 증폭된 신호를 출력하는 제1 트랜지스터, 상기 제1 트랜지스터의 제1단에 제1단이 연결되며, 상기 제1 트랜지스터의 벌크에 제2단이 연결되는 고조파 피드백부, 그리고 상기 벌크에 제1단이 연결되고 직류 전원에 제2단이 연결되는 저항을 포함한다.A power amplifier for harmonic attenuation according to an embodiment of the present invention for achieving the technical problem is a first transistor to which an input signal is applied through a gate, and outputs a signal amplified by the input signal through a first stage, the first transistor A first stage is connected to the first stage of the first transistor, a harmonic feedback unit connected to the bulk of the first transistor, and a first stage connected to the bulk, and a second stage connected to the DC power source. Includes resistance.
상기 출력 신호 및 상기 고조파 피드백부를 통해 상기 벌크로 인가되는 3차 고조파 신호는 상기 게이트에 인가되는 신호와 반대 위상을 가질 수 있다. The third harmonic signal applied to the bulk through the output signal and the harmonic feedback unit may have a phase opposite to that applied to the gate.
상기 고조파 피드백부는 상기 제1 트랜지스터에 의한 증폭 과정에서 발생하는 상기 3차 고조파 신호를 상기 제1 트랜지스터의 벌크로 인가시킬 수 있다.The harmonic feedback unit may apply the third harmonic signal generated in the amplification process by the first transistor to the bulk of the first transistor.
상기 고조파 피드백부는, 상기 제1 트랜지스터의 제1단에 제1단이 연결된 커패시터, 그리고 상기 커패시터의 제2단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 저항 또는 인덕터를 포함할 수 있다.The harmonic feedback unit includes a capacitor having a first end connected to a first end of the first transistor, and a resistor or inductor having a first end connected to a second end of the capacitor and a second end connected to the bulk. can do.
상기 고조파 피드백부는, 상기 제1 트랜지스터의 제1단에 입력단이 연결되는 변압기, 그리고 상기 변압기의 출력단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 커패시터를 포함할 수 있다.The harmonic feedback unit may include a transformer having an input connected to a first end of the first transistor, and a capacitor having a first end connected to an output end of the transformer and a second end connected to the bulk.
상기 제1 트랜지스터가 N형의 MOSFET(NMOS)인 경우, 상기 트랜지스터의 제1단은 드레인이고 제2단은 소스이며, 상기 제1 트랜지스터가 P형의 MOSFET(PMOS)인 경우, 상기 트랜지스터의 제1단은 소스이고 제2단은 드레인일 수 있다.When the first transistor is an N-type MOSFET (NMOS), the first end of the transistor is a drain, the second end is a source, and when the first transistor is a P-type MOSFET (PMOS), The first stage may be a source and the second stage may be a drain.
상기 트랜지스터의 제1단과 상기 3차 고조파 피드백부 사이에 위치하는 제2 트랜지스터를 더 포함하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드 증폭 구조를 형성할 수 있다.A second transistor may be further disposed between the first end of the transistor and the third harmonic feedback unit. The first transistor and the second transistor may form a cascode amplifying structure.
상기 고조파 피드백부의 제1단에 제1단이 연결되고, 상기 제1 트랜지스터의 제2단에 제2단이 연결되며, 게이트를 통하여 상기 입력 신호와 반대 위상의 신호가 입력되고 상기 고조파 피드백부의 제2단이 벌크에 연결되는 제2 트랜지스터를 더 포함하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 차동 증폭 구조를 형성할 수 있다.A first end is connected to a first end of the harmonic feedback unit, a second end is connected to a second end of the first transistor, and a signal having a phase opposite to that of the input signal is input through a gate, and the first harmonic feedback unit is connected. The second transistor may further include a second transistor connected to the bulk, and the first transistor and the second transistor may form a differential amplifying structure.
삭제delete
이와 같이 본 발명에 따르면, 게이트에 입력되는 신호가 증폭되면서 생성되는 고조파를 억제하기 위하여 벌크에 게이트 입력 신호와 역위상의 고조파를 피드백 시켜줌으로써 전력 증폭기의 출력 전력 선형성을 향상시킬 수 있다.As described above, according to the present invention, the output power linearity of the power amplifier can be improved by feeding back the harmonics generated by the gate input signal and the antiphase to the bulk in order to suppress the harmonics generated while the signal input to the gate is amplified.
도 1a 및 도 1b는 각각 종래기술에 따른 NMOS와 PMOS의 연결을 나타내는 도면이다.
도 1c는 도 1a에 따른 NMOS를 이용한 공통소스(common Source) 증폭기를 나타낸다.
도 2a는 종래 기술에 따른 NMOS와 PMOS를 연결한 증폭기를 나타내는 도면이다.
도 2b는 종래 기술에 따른 캐스코드 형태로 연결된 증폭기를 나타내는 도면이다.
도 2c는 종래 기술에 따른 캐스코드 형태로 연결된 증폭기에 Triple-well 공정이 적용된 것을 나타낸다.
도 3은 본 발명의 실시예에 따른 전력 증폭기를 설명하기 위한 도면이다.
도 4a는 도 3에 따른 전력 증폭기가 NMOS에 적용된 경우에 생성되는 신호를 설명하기 위한 도면이다.
도 4b는 도 3에 따른 전력 증폭기가 PMOS에 적용된 경우에 생성되는 신호를 설명하기 위한 도면이다.
도 5a는 도 1a에 따른 전력 증폭기의 입력 신호와 출력 신호의 파형을 나타낸 도면이다.
도 5b는 본 발명의 실시예에 따른 전력 증폭기의 입력 신호와 출력 신호의 파형을 나타낸 도면이다.
도 6은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기를 나타내는 도면이다.
도 7은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 다른 적용예를 나타낸 도면이다.
도 8은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다.
도 9는 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다.
도 10은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기를 나타내는 도면이다.
도 11은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 다른 적용예를 나타낸 도면이다.
도 12는 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다.
도 13은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다.
도 14는 종래 기술에 따른 전력 증폭기와 본 발명의 실시예에 따른 전력 증폭기의 선형성을 비교한 결과를 나타내는 그래프이다.1A and 1B are diagrams showing the connection between an NMOS and a PMOS according to the related art, respectively.
1C shows a common source amplifier using the NMOS according to FIG. 1A.
FIG. 2A is a diagram showing an amplifier in which NMOS and PMOS are connected to each other according to the related art.
FIG. 2B is a diagram illustrating an amplifier connected in the form of a cascode according to the prior art.
FIG. 2C shows that a triple-well process is applied to an amplifier connected in the form of a cascode according to the prior art.
3 is a view for explaining a power amplifier according to an embodiment of the present invention.
FIG. 4A is a diagram for describing a signal generated when the power amplifier according to FIG. 3 is applied to an NMOS.
4B is a diagram for describing a signal generated when the power amplifier according to FIG. 3 is applied to a PMOS.
5A is a diagram illustrating waveforms of an input signal and an output signal of the power amplifier according to FIG. 1A.
5B illustrates waveforms of an input signal and an output signal of a power amplifier according to an embodiment of the present invention.
6 is a diagram illustrating a power amplifier for harmonic attenuation according to the first embodiment of the present invention.
7 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
8 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
9 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
10 illustrates a power amplifier for harmonic attenuation according to a second embodiment of the present invention.
11 is a diagram showing another application example of a power amplifier for harmonic attenuation according to the second embodiment of the present invention.
12 is a view showing another application example of the power amplifier for harmonic attenuation according to the second embodiment of the present invention.
FIG. 13 is a diagram illustrating another application example of a power amplifier for harmonic attenuation according to the second embodiment of the present invention.
14 is a graph showing a result of comparing the linearity of the power amplifier according to the embodiment of the present invention and the power amplifier according to the prior art.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다. In addition, the expression that voltage is maintained throughout the specification indicates that even if the potential difference between two specific points changes over time, the change is within an allowable range in the design or the cause of the change is due to parasitic components that are ignored in the design practice of those skilled in the art. Include cases by. In addition, since the threshold voltage of a semiconductor device (transistor, diode, etc.) is very low compared to the discharge voltage, the threshold voltage is regarded as 0V and approximated.
도 3은 본 발명의 실시예에 따른 전력 증폭기를 설명하기 위한 도면이다. 도 3에서는 편의상 NMOS(N-Channel MOSFET)로 형성된 트랜지스터를 도시하였으며, PMOS(P-Channel MOSFET)로 형성된 트랜지스터도 동일하게 적용될 수 있다. 그리고, 도 4a는 도 3에 따른 전력 증폭기가 NMOS에 적용된 경우에 생성되는 신호를 설명하기 위한 도면이고, 도 4b는 도 3에 따른 전력 증폭기가 PMOS에 적용된 경우에 생성되는 신호를 설명하기 위한 도면이다. 3 is a view for explaining a power amplifier according to an embodiment of the present invention. 3 illustrates a transistor formed of an N-channel MOSFET (NMOS) for convenience, and a transistor formed of a P-channel MOSFET (PMOS) may be similarly applied. 4A is a view for explaining a signal generated when the power amplifier according to FIG. 3 is applied to an NMOS, and FIG. 4B is a view for explaining a signal generated when the power amplifier according to FIG. 3 is applied to a PMOS. to be.
먼저 도 3 및 도 4a와 같이, NMOS는 게이트를 통하여 교류(AC) 신호를 입력받고, 드레인을 통하여 게이트로 인가된 입력 신호와 반대 위상을 가지는 신호를 출력한다. 출력 신호는 NMOS에 의해 증폭된 교류 신호로서, 입력 신호보다 큰 값을 가지게 되며, 증폭하는 과정에서 3차 고조파 역시 증폭된다. 따라서, 본 발명의 실시예에 따르면 도 3과 같이 고조파 피드백부(310)는 출력 신호와 함께 증폭된 3차 고조파 신호를 추출하여 NMOS의 벌크로 인가시킨다. First, as shown in FIGS. 3 and 4A, the NMOS receives an AC signal through a gate and outputs a signal having a phase opposite to that of an input signal applied to the gate through a drain. The output signal is an AC signal amplified by the NMOS and has a larger value than the input signal, and the third harmonic is also amplified during the amplification process. Therefore, according to the exemplary embodiment of the present invention, as shown in FIG. 3, the
그리고 벌크는 저항(R)을 통하여 직류(DC) 전원(320)과 연결되는데, 직류 전원(320)을 통해 직류 전압이 벌크로 인가됨에 따라, 3차 고조파 신호의 피드백 과정에서 발생하는 직류 전압 오프셋을 최소화 시킬 수 있다. The bulk is connected to the direct current (DC)
이와 같이 본 발명의 실시예에 따르면 종래기술이 가지는 출력 신호의 선형성의 한계점을 개선하기 위하여 벌크에 피드백 교류(AC) 신호와 DC 바이어스를 동시에 입력하도록 한다. 그리고, 앞에서 설명한 것처럼 입력 신호가 트랜지스터를 통하여 역 위상으로 증폭되게 되는데 이때 고조파와 함께 증폭된다. 따라서, 본 발명의 실시예와 같이 출력 신호를 고조파 피드백부(310)를 통하여 벌크에 입력시키면 게이트에서 3차 고조파 이상의 신호를 역 위상으로 입력해주는 효과를 나타내게 된다. 이에 따라 증폭기의 고조파 생성을 억제해 줄 수 있으므로 출력 신호의 왜곡을 방지하고, 전력 증폭기의 선형성이 개선된다.As described above, according to the exemplary embodiment of the present invention, the feedback AC signal and the DC bias are simultaneously input to the bulk in order to improve the limitation of the linearity of the output signal of the prior art. As described above, the input signal is amplified in the reverse phase through the transistor, which is amplified together with the harmonics. Therefore, when the output signal is input to the bulk through the
한편, 도 4b는 NMOS 대신에 PMOS를 사용한 점에만 차이가 실질적으로 3차 고조파 신호를 감쇄시키는 원리는 동일하므로 중복되는 설명은 생략한다. On the other hand, Fig. 4b is the only difference in using a PMOS instead of the NMOS substantially the same principle of attenuating the third harmonic signal is the same description is omitted.
이하에서는 도 5a 및 도 5b를 통하여 종래 기술에 따른 전력 증폭기를 사용한 경우와 본 발명의 실시예에 따른 전력 증폭기를 이용한 경우의 3차 고조파 신호 감쇄 효과를 비교하여 설명한다. Hereinafter, the third harmonic signal attenuation effect of the case of using the power amplifier according to the prior art and the case of using the power amplifier according to the embodiment of the present invention will be described with reference to FIGS. 5A and 5B.
도 5a는 도 1a에 따른 전력 증폭기의 입력 신호와 출력 신호의 파형을 나타낸 도면이고, 도 5b는 본 발명의 실시예에 따른 전력 증폭기의 입력 신호와 출력 신호의 파형을 나타낸 도면이 다. 5A is a diagram illustrating waveforms of an input signal and an output signal of the power amplifier according to FIG. 1A, and FIG. 5B is a diagram illustrating waveforms of an input signal and an output signal of the power amplifier according to an embodiment of the present invention.
도 5a 및 도 5b에서 좌측의 첫 번째 도면은 게이트에 인가되는 교류 형태의 입력 신호(실선표시)와 벌크로 피드백되는 3차 고조파 신호(점선표시)의 파형을 나타낸 것이다. 그리고, 두 번째 도면은 전력 증폭기에 의해 증폭된 출력 신호 파형을 나타낸 것이며, 세 번째 도면은 증폭 과정에서 함께 증폭된 3차 고조파 신호의 출력 파형을 나타낸 것이다. 5A and 5B, the first drawing on the left side shows waveforms of an AC type input signal (solid line display) applied to a gate and a third harmonic signal (dotted line display) fed back in bulk. The second figure shows the output signal waveform amplified by the power amplifier, and the third figure shows the output waveform of the third harmonic signal amplified together during the amplification process.
도 5a에서 보는 것처럼, 도 1a 의 경우 오직 게이트의 단일 입력에 의해 문턱전압을 기준으로 증폭된 신호가 출력되고 게이트 입력 세기에 의하여 고조파의 크기가 결정된다. 따라서, 도 5a와 같이 3차 고조파 신호는 큰 값을 가지게 된다. As shown in FIG. 5A, in FIG. 1A, a signal amplified based on a threshold voltage by only a single input of a gate is output, and the magnitude of harmonics is determined by the gate input intensity. Accordingly, as shown in FIG. 5A, the third harmonic signal has a large value.
반면, 도 5b에서 보는 것처럼, 본 발명의 실시예에 따르면 도 1a와 동일한 입력 신호가 게이트로 인가될 때, 게이트에 인가된 입력 신호와 역 위상의 3차 고조파가 벌크로 인가됨에 따라, 문턱전압이 게이트에 인가된 입력 신호와 동위상의 고조파로 변동하게 되어 고조파에 대한 출력이 억제될 수 있다.On the other hand, as shown in Figure 5b, according to an embodiment of the present invention, when the same input signal as in Figure 1a is applied to the gate, the threshold voltage as the third harmonic of the reverse phase and the input signal applied to the gate is applied in bulk The harmonics in phase with the input signal applied to the gate are varied so that the output of the harmonics can be suppressed.
한편 본 발명의 실시예에 따르면 3차 고조파 신호가 피드백되어 벌크로 인가되는 것으로 설명하였으나, 다른 단의 증폭기에서 게이트 입력 신호와 역위상의 3차 고조파 신호가 벌크로 입력되도록 구성할 수도 있다. Meanwhile, according to the exemplary embodiment of the present invention, the third harmonic signal is fed back and applied in bulk. However, the third harmonic signal may be configured so that the third harmonic signal is out of phase with the gate input signal in the amplifier of another stage.
이하에서는 도 6 내지 도 12를 통하여 다양한 형태의 고조파 피드백부(310)가 적용된 본 발명의 실시예에 따른 전력 증폭기에 대하여 설명한다. Hereinafter, a power amplifier according to an embodiment of the present invention to which various
도 6은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기를 나타내는 도면이다. 본 발명의 제1 실시예에 따르면 도 3에 나타낸 고조파 피드백부(310)에 RC 회로가 적용된다. 6 is a diagram illustrating a power amplifier for harmonic attenuation according to the first embodiment of the present invention. According to the first embodiment of the present invention, an RC circuit is applied to the
즉, 도 6은 단일 공통 소스 증폭기에 직렬 RC 형태의 피드백 회로가 적용된 것으로, 드레인에서 증폭된 신호가 하이패스필터(High Pass Filter)를 형성하고 있는 직렬 RC 회로를 통하여 NMOS의 벌크로 전기적 결합을 형성한다. That is, FIG. 6 illustrates a series RC feedback circuit applied to a single common source amplifier. The signal amplified at the drain is electrically coupled to the bulk of the NMOS through a series RC circuit in which a high pass filter is formed. Form.
이때, 직렬 RC 형태의 하이패스필터는 3차 이상의 고조파를 피드백(3rd order Harmonic Feedback)시키는 역할을 수행함과 동시에 커패시터는 드레인과 벌크 사이의 바이어스(Bias)를 서로 분리시켜주는 역할을 수행한다. At this time, the high-pass filter of the series RC type at the same time that the role of the feedback (3 rd order Harmonic Feedback) at least the third harmonic wave capacitor plays the role to separate each other, a bias (Bias) between the drain and the bulk.
그리고, 벌크에 DC offset이 없는 AC 신호 전달 시 DC offset이 게이트 입력에 따라 불안정하게 결정되므로 저항을 통한 직류 전압(Bulk Bias)이 입력되어 벌크에 적절한 DC offset을 형성시켜 줄 수 있다. 이와 같이 도 6에 나타낸 본 발명의 제1 실시예에 따른 전력 증폭기는 3차 고조파 신호를 피드백 하는데 있어서, 회로의 크기를 최소화하면서 본 발명의 효과를 달성할 수 있다는 이점이 있다. In addition, since the DC offset is unstable depending on the gate input when transmitting an AC signal having no DC offset in the bulk, a DC voltage through a resistor may be input to form an appropriate DC offset in the bulk. As described above, the power amplifier according to the first embodiment of the present invention shown in FIG. 6 has an advantage that the effects of the present invention can be achieved while minimizing the size of the circuit in feeding back the third harmonic signal.
도 7은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 다른 적용예를 나타낸 도면이다. 7 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
즉, 도 7에 따르면 2개의 NMOS 트랜지스터가 직렬 연결된 단일 캐스코드 증폭기에 직렬 RC 형태의 피드백 회로가 적용된 것으로, 도 6과 마찬가지로 출력단에 위치하는 트랜지스터의 드레인에서 증폭된 신호가 하이패스필터(High Pass Filter)를 형성하고 있는 직렬 RC 회로를 통하여 NMOS의 벌크로 전기적 결합을 형성한다. 따라서, 도 7에 나타낸 본 발명의 제1 실시예에 따른 전력 증폭기는 3차원 고조파 신호를 감쇄시킬 뿐만 아니라 공통-게이트 트랜지스터와 공통-소스 트랜지스터의 바디 효과(Body Effect)를 동시에 가질 수 있다. That is, according to FIG. 7, a series RC feedback circuit is applied to a single cascode amplifier in which two NMOS transistors are connected in series. As in FIG. 6, a signal amplified by the drain of a transistor located at an output terminal is a high pass filter. A series RC circuit forming a filter forms an electrical coupling into the bulk of the NMOS. Therefore, the power amplifier according to the first embodiment of the present invention shown in FIG. 7 may not only attenuate the three-dimensional harmonic signal but also have the body effects of the common-gate transistor and the common-source transistor.
도 8은 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다.8 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
도 8에 따르면 2개의 트랜지스터가 차동 공통 소스 증폭기를 형성하고 있으며, 차동 공통 소스 증폭기에 직렬 RC 형태의 피드백 회로가 적용된다. 도 8에 나타낸 차동 공통 소스 증폭기 역시 드레인에서 증폭된 신호가 하이패스필터(High Pass Filter)를 형성하고 있는 직렬 RC 회로를 통하여 NMOS의 벌크로 인가됨에 따라서 3차 고조파 신호를 감쇄시킬 수 있다. According to FIG. 8, two transistors form a differential common source amplifier, and a series RC feedback circuit is applied to the differential common source amplifier. The differential common source amplifier shown in FIG. 8 may also attenuate the third harmonic signal as the signal amplified in the drain is applied to the bulk of the NMOS through a series RC circuit forming a high pass filter.
도 9는 본 발명의 제1 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다. 9 is a view showing another application example of the power amplifier for harmonic attenuation according to the first embodiment of the present invention.
도 9에 따르면 4개의 트랜지스터가 차동 캐스코드 증폭기를 형성하고 있으며, 차동 캐스코드 증폭기에 직렬 RC 형태의 피드백 회로가 적용된 것이다. 따라서 도 9에 나타낸 본 발명의 제1 실시예에 따른 전력 증폭기는 3차원 고조파 신호를 감쇄시킬 뿐만 아니라 공통-게이트 트랜지스터와 공통-소스 트랜지스터의 바디 효과(Body Effect)를 동시에 가질 수 있다. According to FIG. 9, four transistors form a differential cascode amplifier, and a series RC feedback circuit is applied to the differential cascode amplifier. Therefore, the power amplifier according to the first embodiment of the present invention shown in FIG. 9 may not only attenuate the three-dimensional harmonic signal but also have the body effects of the common-gate transistor and the common-source transistor.
한편 도 6 내지 도 9에 도시한 직렬 RC 피드백 회로의 경우 저항 대신 인덕터로 대체가 가능하며, 인덕터로 대체할 경우 직렬 LC 피드백 회로가 형성된다. 직렬 LC 피드백 회로는 밴드패스 필터(Band Pass Filter) 역할을 하므로 3차 고조파만을 집중적으로 피드백 시킬 수 있는 장점이 있다. 뿐만 아니라 직렬 LC 피드백 회로는 고주파에서 활용 시 매칭단과 결합하여 사용하기 용이하다는 장점이 있다.Meanwhile, in the case of the series RC feedback circuit shown in FIGS. 6 to 9, an inductor may be replaced instead of a resistor, and a series LC feedback circuit is formed when replacing the inductor. Since the serial LC feedback circuit acts as a band pass filter, only the third harmonic can be fed back intensively. In addition, the serial LC feedback circuit has the advantage of being easy to use in combination with the matching stage when utilized at high frequencies.
도 10은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기를 나타내는 도면이다. 본 발명의 제2 실시예에 따르면 도 3에 나타낸 고조파 피드백부(310)에 변압기가 적용된다. 10 illustrates a power amplifier for harmonic attenuation according to a second embodiment of the present invention. According to the second embodiment of the present invention, a transformer is applied to the
즉, 도 10은 단일 공통 소스 증폭기에서 NMOS의 드레인에 변압기가 형성된 것으로, 드레인에서 증폭된 신호가 밴드패스필터(Band Pass Filter)를 형성하고 있는 직렬 LC 회로를 통하여 NMOS의 벌크로 자기적 결합을 형성한다. That is, FIG. 10 illustrates a transformer formed at a drain of an NMOS in a single common source amplifier. The signal amplified at the drain is used to form a magnetic coupling in bulk of the NMOS through a series LC circuit forming a band pass filter. Form.
이때, 변압기는 3차 이상의 고조파을 피드백(3rd order Harmonic Feedback)시키는 역할을 수행함과 동시에 커패시터는 드레인과 벌크 사이의 바이어스(Bias)를 서로 분리시켜주는 역할을 수행한다.In this case, the transformer is at the same time that serves to gojopaeul feedback (3 rd order Harmonic Feedback) over the third capacitor plays the role to separate each other, a bias (Bias) between the drain and the bulk.
따라서, 변압기와 커패시터로 이루어진 직렬 LC 회로는 직류 전압을 차단하는 역할과 교류 신호 전달 역할을 동시에 수행한다. 그리고 직렬 LC 회로는 3차 고조파 신호만을 통과시켜 상기 도 6에 비하여 선형성 확보에 용이하다. Therefore, a series LC circuit composed of a transformer and a capacitor simultaneously performs a role of blocking DC voltage and AC signal transmission. In addition, since the serial LC circuit passes only the third harmonic signal, it is easier to secure linearity as compared with FIG. 6.
또한 벌크는 저항을 통하여 직류 전압(Bulk Bias)이 입력되어 적절한 DC offset을 형성시켜 준다. 이와 같이 도 10에 나타낸 본 발명의 제2 실시예에 따른 전력 증폭기는 동작 주파수가 증가할수록 변압기의 크기가 감소하므로, 수십 GHz 대역의 초고주파 영역에서 용이하게 활용할 수 있는 이점이 있다.In addition, the bulk inputs a bulk bias via a resistor to form an appropriate DC offset. As described above, the power amplifier according to the second embodiment of the present invention shown in FIG. 10 has an advantage that the size of the transformer decreases as the operating frequency increases, so that it can be easily utilized in the ultra-high frequency region of several tens of GHz band.
도 11은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 다른 적용예를 나타낸 도면이다. 11 is a diagram showing another application example of a power amplifier for harmonic attenuation according to the second embodiment of the present invention.
즉, 도 11에 따르면 2개의 NMOS 트랜지스터가 직렬 연결된 단일 캐스코드 증폭기에 변압기를 이용한 직렬 LC 형태의 피드백 회로가 적용된 것이다. 도 10과 마찬가지로 출력단에 위치하는 트랜지스터의 드레인에서 증폭된 신호가 밴드패스필터(Band Pass Filter)를 형성하고 있는 직렬 LC 회로를 통하여 NMOS의 벌크로 전기적 결합을 형성한다. 따라서, 도 11에 나타낸 본 발명의 제2 실시예에 따른 전력 증폭기는 3차원 고조파 신호를 감쇄시킬 뿐만 아니라 공통-게이트 트랜지스터와 공통-소스 트랜지스터의 바디 효과(Body Effect)를 동시에 가질 수 있다. That is, according to FIG. 11, a series LC feedback circuit using a transformer is applied to a single cascode amplifier in which two NMOS transistors are connected in series. As in FIG. 10, the signal amplified by the drain of the transistor located at the output terminal forms an electrical coupling to the bulk of the NMOS through a series LC circuit forming a band pass filter. Therefore, the power amplifier according to the second embodiment of the present invention shown in FIG. 11 may not only attenuate the three-dimensional harmonic signal but also have the body effects of the common-gate transistor and the common-source transistor.
도 12는 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다. 12 is a view showing another application example of the power amplifier for harmonic attenuation according to the second embodiment of the present invention.
도 12에 따르면 2개의 트랜지스터가 차동 공통 소스 증폭기를 형성하고 있으며, 차동 공통 소스 증폭기에 변압기를 이용한 LC 형태의 피드백 회로가 적용된다. 도 12에 나타낸 차동 공통 소스 증폭기 역시 드레인에서 증폭된 신호가 밴드패스필터(Band Pass Filter)를 형성하고 있는 LC 회로를 통하여 NMOS의 벌크로 인가됨에 따라서 3차 고조파 신호를 감쇄시킬 수 있다. According to FIG. 12, two transistors form a differential common source amplifier, and an LC type feedback circuit using a transformer is applied to the differential common source amplifier. The differential common source amplifier shown in FIG. 12 may also attenuate the 3rd harmonic signal as the signal amplified in the drain is applied to the bulk of the NMOS through an LC circuit forming a band pass filter.
도 13은 본 발명의 제2 실시예에 따른 고조파 감쇄를 위한 전력 증폭기의 또 다른 적용예를 나타낸 도면이다. FIG. 13 is a diagram illustrating another application example of a power amplifier for harmonic attenuation according to the second embodiment of the present invention.
도 13에 따르면 4개의 트랜지스터가 차동 캐스코드 증폭기를 형성하고 있으며, 차동 캐스코드 증폭기에 변압기를 이용한 직렬 LC 형태의 피드백 회로가 적용된다. 따라서 도 13에 나타낸 본 발명의 제2 실시예에 따른 전력 증폭기는 3차원 고조파 신호를 감쇄시킬 뿐만 아니라 공통-게이트 트랜지스터와 공통-소스 트랜지스터의 바디 효과(Body Effect)를 동시에 가질 수 있다. According to FIG. 13, four transistors form a differential cascode amplifier, and a series LC type feedback circuit using a transformer is applied to the differential cascode amplifier. Accordingly, the power amplifier according to the second embodiment of the present invention shown in FIG. 13 may not only attenuate the 3D harmonic signal but also simultaneously have the body effects of the common-gate transistor and the common-source transistor.
이와 같이 본 발명의 실시예에 따른 고조파 감쇄를 위한 전력 증폭기는, 게이트에 입력되는 신호가 증폭되면서 생성되는 고조파를 억제하기 위하여 벌크에 게이트 입력 신호와 역위상의 고조파를 피드백 시켜줌으로써 출력 전력의 선형성을 향상시킬 수 있다.As described above, the power amplifier for harmonic attenuation according to the embodiment of the present invention feeds the gate input signal and the antiphase harmonics back to the bulk in order to suppress the harmonics generated while the signal input to the gate is amplified, thereby linearizing the output power. Can improve.
또한 본 발명의 실시예에 따른 전력 증폭기는, Triple-well 공정을 사용할 수 있는 IC에서 MOSFET을 사용하는 증폭기, 전압제어 발진기, 혼합기 등 대부분의 회로에 적용이 가능하다. In addition, the power amplifier according to the embodiment of the present invention is applicable to most circuits, such as amplifiers, voltage controlled oscillators, mixers, etc. using MOSFETs in ICs that can use a triple-well process.
도 14는 종래 기술에 따른 전력 증폭기와 본 발명의 실시예에 따른 전력 증폭기의 선형성을 비교한 결과를 나타내는 그래프이다.14 is a graph showing a result of comparing the linearity of the power amplifier according to the embodiment of the present invention and the power amplifier according to the prior art.
도 14에서 보는 것처럼, 본 발명의 실시예에 따른 전력 증폭기를 이용한 경우(Proposed), 종래 기술(Conventional)에 따른 전력 증폭기에 비하여 선형성의 지표로 볼 수 있는 P1dB가 약 2dBm이상 향상됨을 확인할 수 있다. As shown in Figure 14, when using the power amplifier according to an embodiment of the present invention (Proposed), compared to the power amplifier according to the prior art (Conventional) it can be seen that P1dB which can be seen as an indicator of linearity is improved by about 2dBm or more. .
이와 같이 본 발명의 실시예에 따르면 게이트 입력 신호가 증폭되면서 생성되는 고조파를 감쇄시키기 위하여 벌크에 3차 고조파 신호를 피드백시킴으로써 종래 기술에 비하여 출력 전력의 선형성을 향상시킬 수 있다.As described above, according to the exemplary embodiment of the present invention, the linearity of the output power may be improved as compared with the conventional art by feeding back the third harmonic signal to the bulk in order to attenuate the harmonics generated while the gate input signal is amplified.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of right.
310 : 고조파 피드백부, 320 : 직류 전원
310: harmonic feedback unit, 320: DC power supply
Claims (9)
상기 제1 트랜지스터의 제1단에 제1단이 연결되며, 상기 제1 트랜지스터의 벌크에 제2단이 연결되는 고조파 피드백부, 그리고
상기 벌크에 제1단이 연결되고 직류 전원에 제2단이 연결되는 저항을 포함하며,
상기 고조파 피드백부는,
상기 제1 트랜지스터의 제1단에 입력단이 연결되는 변압기, 그리고
상기 변압기의 출력단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 커패시터를 포함하는 고조파 감쇄를 위한 전력 증폭기. A first transistor to which an input signal is applied through a gate and output a signal amplified by the input signal through a first stage;
A harmonic feedback unit having a first end connected to a first end of the first transistor and a second end connected to a bulk of the first transistor, and
A first end connected to the bulk and a second end connected to a direct current power source;
The harmonic feedback unit,
A transformer having an input coupled to a first stage of the first transistor, and
And a capacitor having a first end connected to an output terminal of the transformer and a second end connected to the bulk.
상기 출력 신호 및 상기 고조파 피드백부를 통해 상기 벌크로 인가되는 3차 고조파 신호는 상기 게이트에 인가되는 신호와 반대 위상을 가지는 고조파 감쇄를 위한 전력 증폭기. The method of claim 1,
And a third harmonic signal applied to the bulk through the output signal and the harmonic feedback unit has a phase opposite to that applied to the gate.
상기 고조파 피드백부는,
상기 제1 트랜지스터에 의한 증폭 과정에서 발생하는 상기 3차 고조파 신호를 상기 제1 트랜지스터의 벌크로 인가시키는 고조파 감쇄를 위한 전력 증폭기. 3. The method of claim 2,
The harmonic feedback unit,
The power amplifier for harmonic attenuation for applying the third harmonic signal generated in the amplification process by the first transistor to the bulk of the first transistor.
상기 고조파 피드백부는,
상기 제1 트랜지스터의 제1단에 제1단이 연결된 커패시터, 그리고
상기 커패시터의 제2단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 저항 또는 인덕터를 포함하는 고조파 감쇄를 위한 전력 증폭기. The method of claim 3,
The harmonic feedback unit,
A capacitor coupled to a first end of the first transistor, and
And a resistor or an inductor having a first end connected to the second end of the capacitor and a second end connected to the bulk.
상기 제1 트랜지스터가 N형의 MOSFET(NMOS)인 경우, 상기 트랜지스터의 제1단은 드레인이고 제2단은 소스이며,
상기 제1 트랜지스터가 P형의 MOSFET(PMOS)인 경우, 상기 트랜지스터의 제1단은 소스이고 제2단은 드레인인 고조파 감쇄를 위한 전력 증폭기. 5. The method of claim 4,
When the first transistor is an N-type MOSFET (NMOS), the first end of the transistor is a drain and the second end is a source,
Power amplifier for harmonic attenuation when the first transistor is a P-type MOSFET (PMOS), the first end of the transistor being a source and the second end being a drain.
상기 트랜지스터의 제1단과 상기 고조파 피드백부 사이에 위치하는 제2 트랜지스터를 더 포함하며,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드 증폭 구조를 형성하는 고조파 감쇄를 위한 전력 증폭기. The method of claim 1,
A second transistor positioned between the first end of the transistor and the harmonic feedback unit;
And the first transistor and the second transistor form a cascode amplifying structure.
상기 고조파 피드백부의 제1단에 제1단이 연결되고, 상기 제1 트랜지스터의 제2단에 제2단이 연결되며, 게이트를 통하여 상기 입력 신호와 반대 위상의 신호가 입력되고 상기 고조파 피드백부의 제2단이 벌크에 연결되는 제2 트랜지스터를 더 포함하며,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 차동 증폭 구조를 형성하는 고조파 감쇄를 위한 전력 증폭기. The method of claim 1,
A first end is connected to a first end of the harmonic feedback unit, a second end is connected to a second end of the first transistor, and a signal having a phase opposite to that of the input signal is input through a gate, and the first harmonic feedback unit is connected. A second transistor having two stages connected to the bulk;
And the first transistor and the second transistor form a differential amplifying structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120149670A KR101363818B1 (en) | 2012-12-20 | 2012-12-20 | Power amplifier for attenuating harmonic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120149670A KR101363818B1 (en) | 2012-12-20 | 2012-12-20 | Power amplifier for attenuating harmonic |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101363818B1 true KR101363818B1 (en) | 2014-02-18 |
Family
ID=50271188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120149670A KR101363818B1 (en) | 2012-12-20 | 2012-12-20 | Power amplifier for attenuating harmonic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101363818B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101895210B1 (en) * | 2017-04-05 | 2018-09-07 | 한국과학기술원 | Power amplifier |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041301A1 (en) | 1999-12-02 | 2001-06-07 | Yamaha Corporation | Differential amplifier |
| KR101046151B1 (en) * | 2009-10-08 | 2011-07-01 | 고려대학교 산학협력단 | Wideband Active Circuit with Feedback Structure |
| KR20120024843A (en) * | 2009-11-17 | 2012-03-14 | 인디안 인스티투트 오브 싸이언스 | System for reducing distortion in an electronic circuit using nonlinear feedback |
| KR101123211B1 (en) * | 2011-01-20 | 2012-03-20 | 한국과학기술원 | Low noise amplifier and radio receiver |
-
2012
- 2012-12-20 KR KR1020120149670A patent/KR101363818B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041301A1 (en) | 1999-12-02 | 2001-06-07 | Yamaha Corporation | Differential amplifier |
| KR101046151B1 (en) * | 2009-10-08 | 2011-07-01 | 고려대학교 산학협력단 | Wideband Active Circuit with Feedback Structure |
| KR20120024843A (en) * | 2009-11-17 | 2012-03-14 | 인디안 인스티투트 오브 싸이언스 | System for reducing distortion in an electronic circuit using nonlinear feedback |
| KR101123211B1 (en) * | 2011-01-20 | 2012-03-20 | 한국과학기술원 | Low noise amplifier and radio receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101895210B1 (en) * | 2017-04-05 | 2018-09-07 | 한국과학기술원 | Power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI716500B (en) | Amplifier circuit and voltage regulator | |
| US7560994B1 (en) | Systems and methods for cascode switching power amplifiers | |
| KR101133416B1 (en) | Feedback biasing for cascode amplifiers | |
| US8736383B2 (en) | Power amplifier circuit and control method | |
| US9246451B2 (en) | Power amplifiers with push-pull transistors, capacitive coupling for harmonic cancellation, and inductive coupling to provide differential output signals | |
| US9407219B2 (en) | Electronic Circuit | |
| JP6783802B2 (en) | Driver with transformer feedback | |
| KR101363818B1 (en) | Power amplifier for attenuating harmonic | |
| KR101415733B1 (en) | Voltage controlled oscillator | |
| KR101496004B1 (en) | Power amplifier using feedback signal | |
| US20140198550A1 (en) | Frequency multiplier | |
| KR101449690B1 (en) | Differential amplifier using feedback signal | |
| WO2011012473A4 (en) | Dual use transistor | |
| KR101646471B1 (en) | Active balun device | |
| KR20100031900A (en) | Frequency converter and driving method of frequency converter | |
| KR100824773B1 (en) | Method for linear power amplification | |
| CA2922301C (en) | High voltage wide bandwidth amplifier | |
| CN104506151A (en) | An operational amplifier for medical electronics | |
| JP6494908B2 (en) | High frequency amplifier | |
| KR101181470B1 (en) | Transmitter for wireless energy transmission | |
| JP5213823B2 (en) | POWER AMPLIFICATION SYNTHESIS CIRCUIT, POWER AMPLIFICATION CIRCUIT USING THE SAME, TRANSMITTER DEVICE AND COMMUNICATION DEVICE | |
| KR101392884B1 (en) | Power amplifier using feedforward signal | |
| US20160241159A1 (en) | Resonant type high frequency power supply device | |
| JP5859416B2 (en) | High frequency amplifier | |
| KR101480224B1 (en) | Power amplifier using feedforward signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190604 Year of fee payment: 6 |