JP2016163016A - Manufacturing method of device chip - Google Patents
Manufacturing method of device chip Download PDFInfo
- Publication number
- JP2016163016A JP2016163016A JP2015043601A JP2015043601A JP2016163016A JP 2016163016 A JP2016163016 A JP 2016163016A JP 2015043601 A JP2015043601 A JP 2015043601A JP 2015043601 A JP2015043601 A JP 2015043601A JP 2016163016 A JP2016163016 A JP 2016163016A
- Authority
- JP
- Japan
- Prior art keywords
- modified layer
- wafer
- modified
- semiconductor wafer
- device wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 64
- 238000005520 cutting process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
Description
本発明は、長尺のラインセンサーやLEDプリンタヘッド等に用いるデバイスチップの製造方法に関する。 The present invention relates to a device chip manufacturing method used for a long line sensor, an LED printer head, or the like.
半導体ウェーハや光デバイスウェーハ等のデバイスウェーハを分割して得られるデバイスチップを利用した電子部品として、長尺のラインセンサーやLEDプリンタヘッド等の電子部品がある。 Electronic components using device chips obtained by dividing device wafers such as semiconductor wafers and optical device wafers include electronic components such as long line sensors and LED printer heads.
これらの電子部品の特徴として、製造したデバイスバスチップを1列に隙間なく並べ、デバイスチップ同士の間隔を極限まで減らすことで、複数のデバイスが整列した電子部品を形成する。 As a feature of these electronic components, the manufactured device bus chips are arranged in a line without gaps, and the distance between the device chips is reduced to the limit, thereby forming an electronic component in which a plurality of devices are aligned.
センシングの抜け又は印字の抜け等を防止するために、デバイスは極力連続して隙間なく並べることが重要なので、デバイスチップを製造する際に、デバイスウェーハの分割予定ラインをできるだけ残さないようにデバイスチップに分割することが重要となる。 In order to prevent missing of sensing or printing, etc., it is important to arrange the devices as continuously as possible without gaps. Therefore, when manufacturing the device chip, the device chip should not be left as much as possible with the planned division line of the device wafer. It is important to divide into
また、チップ同士を1列に並べた際に、隣接するデバイス同士に隙間ができないよう、チップの側面に凸部が残らないように製造するのも同時に重要であり、この要望を満たすために斜めに傾斜した切削ブレードで分割予定ラインの幅方向両縁を角度を変えて切削する加工方法が提案されている(例えば、特開2010−073821号公報又は特開2007−273743号公報参照)。 In addition, when chips are arranged in a row, it is also important to manufacture so that no protrusions remain on the side surfaces of the chips so that there is no gap between adjacent devices. There has been proposed a machining method in which both edges in the width direction of a division-scheduled line are cut at different angles with a cutting blade inclined in a slanting direction (see, for example, JP 2010-073821 A or JP 2007-273743 A).
しかしながら、切削ブレードを利用した従来の方法では、切削ブレードを傾斜させた専用の切削装置を用意するコストが必要であり、チッピング(欠け)が発生するため、チッピングがデバイスに進行しないよう、デバイスと切削ブレードとの距離にマージンを設ける必要があり、複数のデバイスを連続して1列に並べるにも限界があった。 However, in the conventional method using a cutting blade, the cost of preparing a dedicated cutting device in which the cutting blade is inclined is required, and chipping occurs, so that the chipping does not proceed to the device. It is necessary to provide a margin for the distance from the cutting blade, and there is a limit to arranging a plurality of devices in a row continuously.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、複数のデバイスを隙間なく連続して1列に並べることが可能なデバイスチップの製造方法を提供することである。 The present invention has been made in view of the above points, and an object of the present invention is to provide a device chip manufacturing method capable of arranging a plurality of devices in a row continuously without a gap. is there.
本発明によると、互いに交差する所定の幅を有する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたデバイスウェーハからデバイスチップを製造するデバイスチップの製造方法であって、デバイスウェーハの表面側をチャックテーブルの保持面に対面させてデバイスウェーハを保持する保持ステップと、該保持ステップを実施した後、デバイスウェーハに対して透過性を有する波長のレーザービームの集光点をデバイスウェーハの内部に位置づけて、該レーザービームをデバイスウェーハの裏面から該分割予定ラインの幅方向の両縁に沿って照射し、互いに平行な2条の改質層を上下方向に複数層形成する改質層形成ステップと、該改質層形成ステップを実施した後、デバイスウェーハに外力を付与し、該改質層を破断起点にデバイスウェーハを複数のデバイスチップに分割する分割ステップと、を備え、該改質層形成ステップでは、裏面側の改質層を表面側の改質層より該デバイス側にずらした位置に形成し、該複数層の改質層に沿って破断した該デバイスチップの側面は、表面側が最も突出していることを特徴とするデバイスチップの製造方法が提供される。 According to the present invention, there is provided a device chip manufacturing method for manufacturing a device chip from a device wafer in which a device is formed in each region of a surface defined by a plurality of division lines having a predetermined width intersecting each other, A holding step for holding the device wafer with the front side of the wafer facing the holding surface of the chuck table, and after performing the holding step, a condensing point of a laser beam having a wavelength that is transmissive to the device wafer Positioned inside the wafer, the laser beam is irradiated from the back surface of the device wafer along both edges in the width direction of the planned dividing line to form a plurality of parallel modified layers in the vertical direction. After performing the quality layer forming step and the modified layer forming step, external force is applied to the device wafer, and the modified layer is formed. Dividing the device wafer into a plurality of device chips at the starting point of breakage, and in the modified layer forming step, a position where the modified layer on the back surface side is shifted to the device side from the modified layer on the front surface side The device chip manufacturing method is characterized in that the side surface of the device chip formed in the above-described manner and broken along the plurality of modified layers has the surface side most protruding.
本発明のデバイスチップの製造方法によると、レーザービームでデバイスウェーハ内部に改質層を複数層形成してデバイスウェーハを個々のデバイスチップに破断するが、分割予定ラインに沿って形成する2条の改質層を表面側では分割予定ラインの両縁から中心寄りに形成し、裏面側では改質層を両縁に沿って形成する。 According to the device chip manufacturing method of the present invention, a plurality of modified layers are formed inside a device wafer with a laser beam to break the device wafer into individual device chips. The modified layer is formed closer to the center from both edges of the planned dividing line on the front surface side, and the modified layer is formed along both edges on the back surface side.
従って、デバイスウェーハを分割したデバイスチップにおいて、チップの側面が表面から斜め下側(チップ中心側)へ傾斜するため、チップ同士を連結させた際、デバイス面側で隣接するチップ間に隙間を形成することがない。よって、複数のデバイスチップを1列に並べた際、隣接するデバイス間にほとんど隙間なく複数のデバイスチップを1列に並べることができる。 Therefore, in the device chip obtained by dividing the device wafer, since the side surface of the chip is inclined obliquely downward (chip center side) from the surface, a gap is formed between adjacent chips on the device surface side when the chips are connected. There is nothing to do. Therefore, when a plurality of device chips are arranged in one row, the plurality of device chips can be arranged in one row with almost no gap between adjacent devices.
また、デバイスウェーハに形成された改質層を破断起点に複数のデバイスチップに分割するため、チッピングの発生がなく、分割予定ラインの縁部に極力近い部分でデバイスチップに破断できるという効果もある。 In addition, since the modified layer formed on the device wafer is divided into a plurality of device chips from the starting point of breakage, there is no chipping, and there is an effect that the device chip can be broken at a portion as close as possible to the edge of the planned dividing line. .
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、半導体ウェーハ(デバイスウェーハ)の斜視図が示されている。図1に示すデバイスウェーハ11は、例えば厚さが300μmのシリコンウェーハからなっており、表面11aに複数の分割予定ライン(ストリート)13が格子状に形成されていると共に、複数の分割予定ライン13によって区画された各領域にCCD、CMOS等のデバイス15が形成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, a perspective view of a semiconductor wafer (device wafer) is shown. A
このように構成された半導体ウェーハ11は、複数のデバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19をその表面11aに備えている。11bは半導体ウェーハ11の裏面である。
The
本発明のデバイスチップの製造方法の加工対象となるウェーハは図1に示すような半導体ウェーハ11に限定されるものではなく、サファイア基板上に窒化ガリウム等のエピタキシャル層(発光層)が形成されて構成される光デバイスウェーハ等のデバイスウェーハも含まれるものである。
The wafer to be processed by the device chip manufacturing method of the present invention is not limited to the
本発明実施形態に係るデバイスチップの製造方法では、加工に先立ち、図2に示すように、外周部が環状フレームFに装着された粘着テープからなるエキスパンドテープTにデバイスウェーハ11の表面11aを貼着する。従って、加工に際しては、デバイスウェーハ11の裏面11bが露出される。
In the device chip manufacturing method according to the embodiment of the present invention, prior to processing, as shown in FIG. 2, the
本実施形態のデバイスチップの製造方法では、まず、デバイスウェーハ11の表面11a側をレーザー加工装置のチャックテーブルの保持面に対面させてデバイスウェーハ11を保持する保持ステップを実施する。
In the device chip manufacturing method of the present embodiment, first, a holding step of holding the device wafer 11 with the
即ち、図3に示したように、レーザー加工装置のチャックテーブル10でエキスパンドテープTを介してデバイスウェーハ11を吸引保持し、デバイスウェーハ11の裏面11b側を上方に露出させる。そして、クランプ12で環状フレームFをクランプして固定する。
That is, as shown in FIG. 3, the
デバイスウェーハ11をチャックテーブル10で保持した状態で、レーザービーム発生ユニットの集光器14でデバイスウェーハ11に対して透過性を有する波長(例えば1064nm)のパルスレーザービームの集光点を分割予定ライン13に対応するウェーハ11の内部に位置づけて、レーザービームをウェーハ11の裏面11b側から照射すると共に、チャックテーブル10を矢印X1方向又はX2方向に加工送りして、ウェーハ内部に改質層21を複数層形成する改質層形成ステップを実施する。
With the
この改質層形成ステップで形成される改質層の位置について図4を参照して説明する。図4では、デバイスを密に並べる必要がある辺側の分割予定ラインを13aとし、デバイスを密に並べる必要がない辺側の分割予定ラインを13bとして説明する。 The position of the modified layer formed in this modified layer forming step will be described with reference to FIG. In FIG. 4, description will be made assuming that the side division planned line where devices need to be arranged closely is 13 a and the side division planned line where devices do not need to be arranged closely is 13 b.
分割予定ライン13aでは、分割予定ライン13aの幅方向の両縁に沿ってウェーハ11の内部に2条の改質層21を形成する。この方向の改質層21の形成はウェーハ11の厚み方向に複数層形成する。
In the planned dividing
分割予定ライン13bについては、分割予定ライン13bの概略中心に沿ってウェーハ内部に1本の改質層21を形成する。この方向の改質層21の形成もウェーハ11の厚み方向に複数層形成する。
For the planned
図5を参照して、改質層形成ステップについて更に詳細に説明する。図5(A)は第1実施形態の改質層形成ステップを示す断面図である。第1実施形態の改質層形成ステップでは、まずデバイスウェーハ11の表面11aに近い側に、分割予定ライン13aの両縁から所定距離中心側によった位置に2条の互いに平行な改質層21を形成する。
With reference to FIG. 5, the modified layer forming step will be described in more detail. FIG. 5A is a cross-sectional view showing a modified layer forming step of the first embodiment. In the modified layer forming step of the first embodiment, two parallel modified layers are first placed on the side close to the
次いで、集光器14で集光されるレーザービームの集光点Pをウェーハ11の裏面11b側に上昇した位置で、分割予定ライン13aの両縁に沿って互いに平行な2条の改質層21を形成する。更に、レーザービームの集光点Pをウェーハ11の裏面11b側に位置づけて、直前に形成した改質層21と上下方向に重なるように互いに平行な2条の改質層21を形成する。ウェーハ11を割り出し送りすることにより、隣接する分割予定ライン13aに沿って同様な2条の改質層21を複数層形成する。
Next, two modified layers parallel to each other along both edges of the planned dividing
尚、図5(A)に示した実施形態では、ウェーハ11の表面11aに近い側の改質層21を1層形成し、上下方向に重なる裏面11b側の改質層21を2層形成しているが、改質層21の層数はこれに限定されるものではなく、表面11a側の改質層21を2層以上形成してもよく、裏面11b側の改質層21を1層のみ、又は3層以上形成するようにしてもよい。
In the embodiment shown in FIG. 5A, one modified
分割予定ライン13bについては、デバイスを密に並べる必要がない辺側であるため、分割予定ライン13bの中心に沿って上下方向に重なるように複数層の改質層21を形成する。
Since the planned dividing
図5(B)を参照すると、本発明第2実施形態の改質層形成ステップを示す断面図が示されている。本実施形態の改質層形成ステップでは、ウェーハ11の表面11a側の改質層21と次に形成する改質層21とがウェーハ11の厚み方向にオーバーラップするように形成する。
Referring to FIG. 5B, a cross-sectional view showing a modified layer forming step of the second embodiment of the present invention is shown. In the modified layer forming step of the present embodiment, the modified
このオーバーラップの長さは、30μm程度が好ましい。このように改質層21をオーバーラップして形成することにより、改質層21から伝播する所望のクラックを確実に形成できることを確認した。
The overlap length is preferably about 30 μm. It was confirmed that desired cracks propagated from the modified
改質層形成ステップにおける加工条件は、例えば次のように設定されている。 The processing conditions in the modified layer forming step are set as follows, for example.
光源 :LD励起QスイッチNd:YVO4パルスレーザー
波長 :1064nm
平均出力 :0.2W
繰り返し周波数 :80kHz
集光スポット径 :φ1μm
加工送り速度 :100nm/s
Light source: LD excitation Q switch Nd: YVO 4 pulse laser Wavelength: 1064 nm
Average output: 0.2W
Repetition frequency: 80 kHz
Condensing spot diameter: φ1μm
Processing feed rate: 100 nm / s
改質層形成ステップを実施した後、デバイスウェーハ11に外力を付与し、改質層21を破断起点にデバイスウェーハ11を複数のデバイスチップに分割する分割ステップを実施する。
After performing the modified layer forming step, an external force is applied to the
この分割ステップについて図6を参照して説明する。図6(A)を参照すると、分割装置20は、拡張ドラム22と、環状フレームFを保持するフレーム保持手段24とを具備している。拡張ドラム22は、環状フレームFの内径より小さく、環状フレームFに装着されたエキスパンドテープTに貼着されるウェーハ11の外径より大きい内径を有している。
This division step will be described with reference to FIG. Referring to FIG. 6A, the dividing
フレーム保持手段24は、環状のフレーム保持部材26と、フレーム保持部材26の外周に配設された固定手段としての複数のクランプ28とから構成される。フレーム保持部材26の上面は環状フレームFを載置する載置面26aを形成しており、この載置面26a上に環状フレームFが載置される。
The frame holding means 24 includes an annular
そして、載置面26a上に載置された環状フレームFは、クランプ28によってフレーム保持部材26に固定される。このように構成されたフレーム保持手段24はエアシリンダ30のピストンロッド32に連結されており、エアシリンダ30を作動することによりフレーム保持部材26は上下方向に移動される。
The annular frame F placed on the
このように構成された分割装置20を用いて実施するウェーハ分割ステップについて図6(A)〜図6(C)を参照して説明する。図6(A)に示すように、ウェーハ11をエキスパンドテープTを介して支持した環状フレームFを、フレーム保持部材26の載置面26a上に載置し、クランプ28によってフレーム保持部材26に固定する。この時、フレーム保持部材26はその載置面26aが拡張ドラム22の上端と略同一高さとなる基準位置に位置づけられる。
A wafer dividing step performed using the dividing
次いで、エアシリンダ30を駆動してフレーム保持部材26を図6(B)に示す拡張位置に下降する。これにより、フレーム保持部材26の載置面26a上に固定されている環状フレームFも下降するため、環状フレームFに装着されたエキスパンドテープTは拡張ドラム22の上端縁に当接して主に半径方向に拡張される。
Next, the
その結果、エキスパンドテープTに貼着されているウェーハ11には放射状に引っ張り力が作用する。このようにウェーハ11に放射状に引っ張り力が作用すると、ウェーハ11は改質層21を破断起点に破断され、個々のデバイスチップ23に分割される。
As a result, a tensile force acts radially on the
本実施形態のデバイスチップの製造方法では、デバイスを密に並べる必要がある辺側の分割予定ライン13aについては、各分割予定ライン13aに沿って同一高さに2条の改質層21が形成され、ウェーハ11の厚さ方向に複数の改質層21が形成されている。
In the device chip manufacturing method according to the present embodiment, the two reformed
更に、ウェーハ11の表面11a側に1番近い一対の改質層21よりも裏面側に近い一対の改質層21がデバイス15に近い側に形成されているため、図6(B)のA部分の拡大図である図6(C)に示すように、ウェーハ11を分割して得られたデバイスチップ23の側面がデバイス15が形成されている表面からチップ中心側へ斜めに傾斜する。更に、隣接するデバイスチップ23の間にストリート部25が残存する。
Further, since the pair of modified
特に図示しないが、第1の方向に伸長する分割予定ライン13aに直交する分割予定ライン13bについては、図4に示すように、分割予定ライン13bの略中心部分に1本の改質層21が形成されているため、図6に示す分割ステップを実施すると、各デバイスチップ23の側面は表面に形成されたデバイス15に対して垂直となる。
Although not particularly illustrated, for the
上述した実施形態のデバイスチップの製造方法によると、デバイスを密に並べる必要がある辺側については、チップの側面が表面からチップ中心側へ斜めに傾斜するため、複数のデバイスチップ23を連結させて例えば、図7に示すような、ラインセンサー27を構成した場合、隣接するデバイス15同士にほとんど隙間ができないようにデバイスチップ23を整列することができる。
According to the device chip manufacturing method of the above-described embodiment, a plurality of
上述した実施形態では、本発明のデバイスチップを半導体ウェーハに適用してCCD、CMOS等の撮像デバイスチップを製造する例について説明したが、本発明の製造方法はこれに限定されるものではなく、表面に複数のLEDが形成された光デバイスウェーハの分割に適用して、LEDチップを製造する方法にも同様に適用できる。 In the above-described embodiment, the example in which the device chip of the present invention is applied to a semiconductor wafer to manufacture an imaging device chip such as a CCD or CMOS has been described. However, the manufacturing method of the present invention is not limited to this, The present invention can be applied to a method of manufacturing an LED chip by applying it to the division of an optical device wafer having a plurality of LEDs formed on the surface.
10 チャックテーブル
11 半導体ウェーハ
13,13a,13b 分割予定ライン(ストリート)
14 集光器
15 デバイス
20 分割装置
21 改質層
22 拡張ドラム
23 デバイスチップ
24 フレーム保持手段
25 ストリート部
26 フレーム保持部材
27 ラインセンサー
10 Chuck table 11
14
Claims (1)
デバイスウェーハの表面側をチャックテーブルの保持面に対面させてデバイスウェーハを保持する保持ステップと、
該保持ステップを実施した後、デバイスウェーハに対して透過性を有する波長のレーザービームの集光点をデバイスウェーハの内部に位置づけて、該レーザービームをデバイスウェーハの裏面から該分割予定ラインの幅方向の両縁に沿って照射し、互いに平行な2条の改質層を上下方向に複数層形成する改質層形成ステップと、
該改質層形成ステップを実施した後、デバイスウェーハに外力を付与し、該改質層を破断起点にデバイスウェーハを複数のデバイスチップに分割する分割ステップと、を備え、
該改質層形成ステップでは、裏面側の改質層を表面側の改質層より該デバイス側にずらした位置に形成し、
該複数層の改質層に沿って破断した該デバイスチップの側面は、表面側が最も突出していることを特徴とするデバイスチップの製造方法。 A device chip manufacturing method for manufacturing a device chip from a device wafer in which a device is formed in each region of a surface defined by a plurality of division lines having a predetermined width intersecting each other,
A holding step of holding the device wafer with the front side of the device wafer facing the holding surface of the chuck table;
After performing the holding step, a condensing point of a laser beam having a wavelength that is transmissive to the device wafer is positioned inside the device wafer, and the laser beam is directed from the back surface of the device wafer in the width direction of the division line. A modified layer forming step of irradiating along both edges and forming a plurality of parallel modified layers of the two strips in the vertical direction;
A step of dividing the device wafer into a plurality of device chips by applying an external force to the device wafer after performing the modified layer forming step,
In the modified layer forming step, the modified layer on the back side is formed at a position shifted to the device side from the modified layer on the front side,
The device chip manufacturing method, wherein the side surface of the device chip that is broken along the plurality of modified layers has a surface side that protrudes most.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043601A JP6494334B2 (en) | 2015-03-05 | 2015-03-05 | Device chip manufacturing method |
TW105103299A TWI700735B (en) | 2015-03-05 | 2016-02-02 | Component chip manufacturing method |
CN201610110135.2A CN105935842B (en) | 2015-03-05 | 2016-02-29 | The manufacturing method of device chip |
KR1020160025128A KR102379114B1 (en) | 2015-03-05 | 2016-03-02 | Method of manufacturing device chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043601A JP6494334B2 (en) | 2015-03-05 | 2015-03-05 | Device chip manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016163016A true JP2016163016A (en) | 2016-09-05 |
JP6494334B2 JP6494334B2 (en) | 2019-04-03 |
Family
ID=56847355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043601A Active JP6494334B2 (en) | 2015-03-05 | 2015-03-05 | Device chip manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6494334B2 (en) |
KR (1) | KR102379114B1 (en) |
CN (1) | CN105935842B (en) |
TW (1) | TWI700735B (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106328778A (en) * | 2016-09-14 | 2017-01-11 | 中国科学院半导体研究所 | Method of preparing LED chips with upright, inverted and inverted trapezoidal substrates through invisible cutting |
JP2018026426A (en) * | 2016-08-09 | 2018-02-15 | 株式会社ディスコ | Processing method of wafer |
US20180161921A1 (en) * | 2016-12-14 | 2018-06-14 | Disco Corporation | Substrate processing method |
CN108735666A (en) * | 2017-04-21 | 2018-11-02 | 株式会社迪思科 | The processing method of machined object |
US10727127B2 (en) | 2017-01-17 | 2020-07-28 | Disco Corporation | Method of processing a substrate |
JP2021185594A (en) * | 2019-09-30 | 2021-12-09 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7007052B2 (en) * | 2017-09-19 | 2022-01-24 | 株式会社ディスコ | Wafer processing method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101416A (en) * | 2003-09-26 | 2005-04-14 | Disco Abrasive Syst Ltd | Laser machining method and laser machining equipment |
JP2006245043A (en) * | 2005-02-28 | 2006-09-14 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor element, and light emitting element |
JP2009124077A (en) * | 2007-11-19 | 2009-06-04 | Denso Corp | Semiconductor chip and its production process |
JP2013004957A (en) * | 2011-06-17 | 2013-01-07 | National Cheng Kung Univ | Light-emitting element structure and manufacturing method of the same |
JP2013089714A (en) * | 2011-10-17 | 2013-05-13 | Disco Abrasive Syst Ltd | Chip formation method |
JP2014017433A (en) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | Optical device and processing method of the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4385746B2 (en) * | 2003-11-28 | 2009-12-16 | 三菱化学株式会社 | Nitride semiconductor device manufacturing method |
JP2007273743A (en) | 2006-03-31 | 2007-10-18 | Kyocera Corp | Semiconductor substrate and dicing method thereof |
JP2010073821A (en) | 2008-09-17 | 2010-04-02 | Disco Abrasive Syst Ltd | Wafer dividing method |
CN102326232B (en) * | 2009-02-25 | 2016-01-20 | 日亚化学工业株式会社 | The manufacture method of semiconductor element |
JP5446325B2 (en) * | 2009-03-03 | 2014-03-19 | 豊田合成株式会社 | Laser processing method and compound semiconductor light emitting device manufacturing method |
CN101807647A (en) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | Process for manufacturing AlGaInP light-emitting diode with inclined side face |
JP5361916B2 (en) * | 2011-02-04 | 2013-12-04 | 三星ダイヤモンド工業株式会社 | Laser scribing method |
-
2015
- 2015-03-05 JP JP2015043601A patent/JP6494334B2/en active Active
-
2016
- 2016-02-02 TW TW105103299A patent/TWI700735B/en active
- 2016-02-29 CN CN201610110135.2A patent/CN105935842B/en active Active
- 2016-03-02 KR KR1020160025128A patent/KR102379114B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101416A (en) * | 2003-09-26 | 2005-04-14 | Disco Abrasive Syst Ltd | Laser machining method and laser machining equipment |
JP2006245043A (en) * | 2005-02-28 | 2006-09-14 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor element, and light emitting element |
JP2009124077A (en) * | 2007-11-19 | 2009-06-04 | Denso Corp | Semiconductor chip and its production process |
JP2013004957A (en) * | 2011-06-17 | 2013-01-07 | National Cheng Kung Univ | Light-emitting element structure and manufacturing method of the same |
JP2013089714A (en) * | 2011-10-17 | 2013-05-13 | Disco Abrasive Syst Ltd | Chip formation method |
JP2014017433A (en) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | Optical device and processing method of the same |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018026426A (en) * | 2016-08-09 | 2018-02-15 | 株式会社ディスコ | Processing method of wafer |
CN106328778A (en) * | 2016-09-14 | 2017-01-11 | 中国科学院半导体研究所 | Method of preparing LED chips with upright, inverted and inverted trapezoidal substrates through invisible cutting |
US20180161921A1 (en) * | 2016-12-14 | 2018-06-14 | Disco Corporation | Substrate processing method |
JP2018129504A (en) * | 2016-12-14 | 2018-08-16 | 株式会社ディスコ | Substrate processing method |
TWI689365B (en) * | 2016-12-14 | 2020-04-01 | 日商迪思科股份有限公司 | Substrate processing method |
US10702946B2 (en) | 2016-12-14 | 2020-07-07 | Disco Corporation | Substrate processing method |
US10727127B2 (en) | 2017-01-17 | 2020-07-28 | Disco Corporation | Method of processing a substrate |
CN108735666A (en) * | 2017-04-21 | 2018-11-02 | 株式会社迪思科 | The processing method of machined object |
CN108735666B (en) * | 2017-04-21 | 2023-10-27 | 株式会社迪思科 | Method for processing object to be processed |
JP2021185594A (en) * | 2019-09-30 | 2021-12-09 | 日亜化学工業株式会社 | Method of manufacturing light-emitting element |
JP7148816B2 (en) | 2019-09-30 | 2022-10-06 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
CN105935842A (en) | 2016-09-14 |
JP6494334B2 (en) | 2019-04-03 |
KR102379114B1 (en) | 2022-03-25 |
TWI700735B (en) | 2020-08-01 |
CN105935842B (en) | 2019-08-16 |
KR20160108183A (en) | 2016-09-19 |
TW201709290A (en) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6494334B2 (en) | Device chip manufacturing method | |
JP4769560B2 (en) | Wafer division method | |
JP4909657B2 (en) | Processing method of sapphire substrate | |
JP4767711B2 (en) | Wafer division method | |
JP5995563B2 (en) | Optical device processing method | |
JP2006229021A (en) | Wafer dividing method | |
JP2015032794A (en) | Processing method of wafer | |
JP2008294191A (en) | Wafer dividing method | |
TWI697946B (en) | Wafer processing method | |
JP4630689B2 (en) | Wafer division method | |
JP6189066B2 (en) | Wafer processing method | |
KR20160006109A (en) | Wafer processing method | |
JP2014216344A (en) | Wafer processing method | |
JP2006114691A (en) | Division method of wafer | |
JP2005332841A (en) | Method of dividing wafer | |
KR20160053783A (en) | Wafer processing method | |
JP2006202933A (en) | Wafer dividing method | |
JP6147982B2 (en) | Wafer processing method | |
JP5860221B2 (en) | Laser processing method for nonlinear crystal substrate | |
JP2016111119A (en) | Processing method of optical device | |
JP2008311404A (en) | Working method of wafer | |
KR20150118024A (en) | Machining method of laminated substrate | |
JP2019033212A (en) | Division method | |
JP6029348B2 (en) | Wafer processing method | |
JP2014082317A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6494334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |