KR20150118024A - Machining method of laminated substrate - Google Patents

Machining method of laminated substrate Download PDF

Info

Publication number
KR20150118024A
KR20150118024A KR1020150041316A KR20150041316A KR20150118024A KR 20150118024 A KR20150118024 A KR 20150118024A KR 1020150041316 A KR1020150041316 A KR 1020150041316A KR 20150041316 A KR20150041316 A KR 20150041316A KR 20150118024 A KR20150118024 A KR 20150118024A
Authority
KR
South Korea
Prior art keywords
substrate
laminated substrate
laser
cutting
grooves
Prior art date
Application number
KR1020150041316A
Other languages
Korean (ko)
Other versions
KR102256562B1 (en
Inventor
사토시 구마자와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20150118024A publication Critical patent/KR20150118024A/en
Application granted granted Critical
Publication of KR102256562B1 publication Critical patent/KR102256562B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

The present invention aims to provide a method for processing a laminated substrate, which can reduce defects in a chip by exfoliation of a first substrate regardless of the object to be processed. According to the present invention, the method is a method for processing a laminated substrate wherein a second substrate is attached to a first substrate through an adhesive layer and multiple streets having a predetermined width are set, and comprises: a step for forming a laser processing grooves to irradiate a laser beam with a wavelength having an absorbing property for the laminated substrate along the street from the side of the second substrate and to form a pair of laser processing grooves reaching the first substrate on both sides within the width of the streets; and, a step for cutting to cut the area inserted in between the pair of laser processing grooves within the streets with a cutting blade with a width not exceeding the pair of laser processing grooves after the step for forming the laser processing grooves.

Description

적층 기판의 가공 방법{MACHINING METHOD OF LAMINATED SUBSTRATE}[0001] MACHINING METHOD OF LAMINATED SUBSTRATE [0002]

본 발명은 제1 기판 상에 접착층을 통해 제2 기판이 접착된 적층 웨이퍼를 개개의 칩으로 분할하는 적층 기판의 가공 방법에 관한 것이다.The present invention relates to a method of processing a laminated substrate in which a laminated wafer on which a second substrate is bonded via an adhesive layer on a first substrate is divided into individual chips.

예컨대, 가속도 센서나 압력 센서 등의 MEMS(Micro Electro Mechanical Systems) 디바이스의 제조 프로세스에서는, 웨이퍼 상에 형성된 복수의 스트리트(분할 예정 라인)로 구획된 각 영역에 MEMS 디바이스를 배치한 디바이스 웨이퍼(제1 기판)가 형성된다. 그 후, 디바이스 웨이퍼를 스트리트를 따라 예컨대 일본 특허 공개 제2008-307646호 공보에 개시되는 절삭 장치로 절삭하여 분할함으로써, 개개의 MEMS 디바이스를 제조한다.For example, in a manufacturing process of a MEMS (Micro Electro Mechanical Systems) device such as an acceleration sensor or a pressure sensor, a device wafer in which a MEMS device is disposed in each region partitioned by a plurality of streets Substrate) is formed. Then, the device wafer is cut along the street with the cutting apparatus disclosed in, for example, Japanese Patent Application Laid-Open No. 2008-307646 to divide the device wafer into individual MEMS devices.

대부분의 MEMS 디바이스에는, MEMS 구조를 보호하는 캡이라고 불리는 보호 커버가 설치되어 있다. 이러한 보호 커버가 설치된 MEMS 디바이스는, 디바이스 웨이퍼(제1 기판)와 커버 플레이트(제2 기판)를 접합시켜 적층 웨이퍼(적층 기판)를 형성한 후, 적층 웨이퍼를 스트리트를 따라 분할함으로써 제조된다.Most MEMS devices have a protective cover, called a cap, that protects the MEMS structure. A MEMS device provided with such a protective cover is manufactured by bonding a device wafer (first substrate) and a cover plate (second substrate) to form a laminated wafer (laminated substrate), and then dividing the laminated wafer along the street.

제1 기판 상에 접착층을 통해 제2 기판이 접착된 적층 기판을 절삭 블레이드로 분할하는 경우, 적층 기판의 제1 기판에 다이싱 테이프를 접착하고, 절삭 장치의 척 테이블로 다이싱 테이프를 통해 적층 기판을 흡인 유지하며, 제2 기판측으로부터 절삭 블레이드를 절입시켜 적층 기판을 개개의 칩으로 분할하고 있었다(예컨대, 일본 특허 공개 제2006-228816호 공보 참조).In the case of dividing the laminated substrate on which the second substrate is adhered with the adhesive layer on the first substrate by cutting blades, a dicing tape is adhered to the first substrate of the laminated substrate, and the dicing tape is stacked on the chuck table of the cutting apparatus The substrate is sucked and held, and the cutting blade is cut from the second substrate side to divide the laminated substrate into individual chips (for example, see Japanese Patent Application Laid-Open No. 2006-228816).

[특허문헌 1] 일본 특허 공개 제2008-307646호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2008-307646 [특허문헌 2] 일본 특허 공개 제2006-228816호 공보[Patent Document 2] Japanese Unexamined Patent Publication No. 2006-228816

그러나, 적층 기판을 절삭 블레이드로 절삭하여 개개의 칩으로 분할하는 경우, 접착층의 접착력이 충분하지 않으면, 접착층으로부터 제1 기판이 박리되어 버린다고 하는 문제가 있다. 절삭 제거해야 할 스트리트 이외의 영역에서 제1 기판이 박리되어 버리면, 그 영역의 칩은 불량이 되어 버리기 때문에, 개선이 요망되고 있다. However, when the laminated board is cut with cutting blades and divided into individual chips, there is a problem that if the adhesive force of the adhesive layer is insufficient, the first substrate is peeled off from the adhesive layer. If the first substrate is peeled off in an area other than the street to be cut off, the chip in the area becomes defective, so improvement is desired.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 피가공물에 상관없이 제1 기판의 박리에 의한 칩 불량을 저감 가능한 적층 기판의 가공 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in view of this point, and it is an object of the present invention to provide a method of processing a laminated board capable of reducing chip defects due to peeling of a first substrate regardless of a processing object.

본 발명에 의하면, 제1 기판 상에 접착층을 통해 제2 기판이 접착되고, 미리 정해진 폭을 갖는 스트리트가 복수로 설정되어 있는 적층 기판의 가공 방법으로서, 상기 적층 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 상기 스트리트를 따라 상기 제2 기판측으로부터 조사하여, 상기 제1 기판에 도달하는 한 쌍의 레이저 가공홈을 상기 스트리트의 폭 내의 양측에 각각 형성하는 레이저 가공홈 형성 단계와, 상기 레이저 가공홈 형성 단계를 수행한 후에, 상기 스트리트 내에서 상기 한 쌍의 레이저 가공홈 사이에 끼워진 영역을 상기 한 쌍의 레이저 가공홈을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 포함하는 것을 특징으로 하는 적층 기판의 가공 방법이 제공된다. According to the present invention, there is provided a method of processing a laminated substrate in which a second substrate is bonded to a first substrate via an adhesive layer and a plurality of streets having a predetermined width are set, A laser machining groove forming step of irradiating a beam from the side of the second substrate along the street and forming a pair of laser machining grooves reaching the first substrate on both sides of the width of the street, And a cutting step of cutting an area sandwiched between the pair of laser machining grooves in the street into a cutting blade having a width not exceeding the pair of laser machining grooves, A method of processing a laminated substrate is provided.

본 발명의 레이저 가공홈 단계에서는, 레이저 빔의 조사에 의해 제1 기판에 도달하는 레이저 가공홈을 형성하기 때문에, 적층 기판에는 물리적 부하가 가해지는 일이 없다. 따라서, 접착층의 접착력이 충분하지 않은 적층 기판이라도 박리가 발생하는 일은 없다.In the laser machining groove step of the present invention, since the laser machining groove reaching the first substrate is formed by the irradiation of the laser beam, no physical load is applied to the laminated substrate. Therefore, peeling does not occur even in a laminated substrate in which the adhesive force of the adhesive layer is insufficient.

한편, 레이저 빔의 조사에 의해 형성할 수 있는 레이저 가공홈의 깊이에는 한계가 있으며, 적층 기판이 두꺼운 경우에는 복수 패스의 레이저 빔의 조사가 필요해져, 레이저 가공만으로 적층 기판을 완전히 절단하려고 하면 생산성이 매우 나쁘다. On the other hand, there is a limit to the depth of the laser processing grooves that can be formed by the irradiation of the laser beam. When the laminated substrate is thick, it is necessary to irradiate laser beams of multiple passes. This is very bad.

본원 발명에서는, 스트리트 내의 양측에 한 쌍의 레이저 가공홈을 형성하고, 한 쌍의 레이저 가공홈 사이의 영역을 절삭 블레이드로 절삭하여 적층 기판을 완전 절단하여 칩으로 분할하거나, 또는 불완전 절단한 후, 칩으로 분할한다. 따라서, 생산성을 떨어뜨리지 않고, 스트리트 이외의 영역에서 제1 기판의 박리가 발생하는 일 없이 가공할 수 있으며, 제1 기판의 박리에 의한 칩 불량을 저감할 수 있다.In the present invention, a pair of laser machining grooves are formed on both sides in a street, a region between the pair of laser machining grooves is cut into cutting blades, and the laminated substrate is completely cut and divided into chips or incompletely cut, Chip. Therefore, the first substrate can be processed without peeling off the region other than the street without deteriorating the productivity, and the chip defect due to peeling of the first substrate can be reduced.

도 1은 적층 기판의 단면도.
도 2는 레이저 가공홈 형성 단계를 도시한 사시도.
도 3은 레이저 빔 발생 유닛의 블록도.
도 4는 레이저 가공홈 형성 단계를 도시한 단면도.
도 5의 (a)는 절삭 단계의 제1 실시형태를 도시한 단면도이며, 도 5의 (b)는 절삭 단계의 제2 실시형태를 도시한 단면도.
도 6의 (a)는 제1 실시형태의 절삭 단계에 의해 분할된 칩의 단면도이며, 도 6의 (b)는 절삭시에 스트리트 내의 제1 기판이 날아간 경우의 단면도.
도 7은 연삭에 의한 분할 단계를 도시한 일부 단면 측면도.
도 8은 테이프 익스팬드에 의한 분할 단계를 도시한 단면도. 1 is a sectional view of a laminated substrate;
FIG. 2 is a perspective view showing a laser machining groove forming step. FIG.
3 is a block diagram of a laser beam generating unit;
FIG. 4 is a sectional view showing a laser machining groove forming step. FIG.
FIG. 5A is a sectional view showing a first embodiment of a cutting step, and FIG. 5B is a sectional view showing a second embodiment of a cutting step. FIG.
FIG. 6A is a cross-sectional view of the chip divided by the cutting step of the first embodiment, and FIG. 6B is a cross-sectional view of the first substrate in the street when the cutting is performed.
7 is a partial cross-sectional side view showing the step of dividing by grinding;
8 is a cross-sectional view showing a dividing step by a tape expand.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 적층 기판(10)의 단면도가 도시되어 있다. 적층 기판(10)은, 제1 기판(12) 상에 접착층(16)을 통해 제2 기판(14)이 접착되어 구성되어 있다. 적층 기판(10)의 일례로서는, 복수의 디바이스가 형성된 디바이스 웨이퍼 상에 Si로 이루어지는 커버 기판이 접착되어 구성되어 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1, a cross-sectional view of a laminated substrate 10 is shown. The laminated substrate 10 is formed by adhering a second substrate 14 to the first substrate 12 through an adhesive layer 16. As an example of the laminated substrate 10, a cover substrate made of Si is adhered to a device wafer on which a plurality of devices are formed.

도 2를 참조하면, 레이저 가공홈 형성 단계를 나타낸 사시도가 도시되어 있다. 제1 기판(12)의 표면(12a) 상에는 격자형으로 형성된 복수의 스트리트(분할 예정 라인)(13)에 의해 구획된 각 영역에 디바이스(15)가 형성되어 있다. Referring to FIG. 2, there is shown a perspective view illustrating a laser machining groove forming step. On the surface 12a of the first substrate 12, a device 15 is formed in each area defined by a plurality of streets (line to be divided) 13 formed in a grid shape.

레이저 가공 장치의 레이저 빔 조사 유닛(18)은, 케이싱(20) 내에 수용된 도 3에 도시한 레이저 빔 발생 유닛(20)과, 레이저 빔 발생 유닛(20)이 발생한 레이저 빔을 집광하여 적층 기판(10)에 조사하는 집광기(22)를 포함하고 있다. The laser beam irradiating unit 18 of the laser machining apparatus includes a laser beam generating unit 20 shown in Fig. 3 and accommodated in a casing 20 and a laser beam generating unit 20, 10 which is provided with a condenser 22.

레이저 빔 조사 유닛(18)의 케이싱(20)에는 촬상 유닛(24)이 부착되어 있다. 촬상 유닛(24)은, 가시광선에 의해 촬상하는 통상의 CCD 등의 촬상 소자 외에, 적층 기판(10)에 적외선을 조사하는 적외선 조사 수단과, 적외선에 대응한 전기 신호를 출력하는 적외선 CCD 등의 적외선 촬상 소자를 포함하고 있고, 촬상한 화상 신호는 도시하지 않은 제어 수단에 송신된다. An imaging unit (24) is attached to the casing (20) of the laser beam irradiating unit (18). The image pickup unit 24 includes an infrared ray irradiating means for irradiating the laminated substrate 10 with infrared rays and an infrared ray CCD or the like for outputting an electric signal corresponding to the infrared ray in addition to an ordinary image pickup element such as a CCD And an infrared image pickup element, and the picked up image signal is transmitted to a control means (not shown).

도 3에 도시한 바와 같이, 레이저 빔 발생 유닛(20)은, YAG 펄스 레이저 또는 YVO4 펄스 레이저 등으로 이루어지는 레이저 발진기(26)와, 반복 주파수 설정 수단(28)과, 펄스폭 조정 수단(30)과, 파워 조정 수단(32)을 포함하고 있다. 레이저 발진기(26)에서 발진된 펄스 레이저 빔이 파워 조정 수단(32)에 의해 소정 파워로 조정되어, 집광기(22)로부터 적층 기판(10)에 조사된다. 3, the laser beam generating unit 20 includes a laser oscillator 26 composed of a YAG pulse laser or YVO4 pulse laser, a repetition frequency setting means 28, a pulse width adjusting means 30, And a power adjusting means 32. [0031] The pulse laser beam emitted from the laser oscillator 26 is adjusted to a predetermined power by the power adjusting means 32 and irradiated from the condenser 22 to the laminated substrate 10. [

도 2를 다시 참조하면, 적층 기판(10)의 제1 기판(12)이 레이저 가공 장치의 도시하지 않은 척 테이블에 흡인 유지되어 있다. 본 발명의 실시형태의 적층 기판의 가공 방법에서는, 레이저 가공홈 형성 단계를 실시하기 전에, 레이저 가공해야 할 스트리트(13)를 검출하는 얼라인먼트 단계를 수행한다. Referring again to FIG. 2, the first substrate 12 of the laminated substrate 10 is sucked and held on a chuck table (not shown) of the laser processing apparatus. In the method of processing a laminated substrate according to the embodiment of the present invention, an alignment step for detecting the street 13 to be laser-processed is performed before the laser machining groove forming step is performed.

이 얼라인먼트 단계에서는, 촬상 유닛(24)의 적외선 촬상 소자로 제2 기판(14)을 통해 제1 기판(12)의 표면(12a)을 촬상하여, 레이저 가공해야 할 스트리트(13)를 집광기(22)와 X축 방향으로 정렬시킨다. In this alignment step, the surface 12a of the first substrate 12 is imaged through the second substrate 14 with the infrared imaging element of the imaging unit 24, and the street 13 to be laser-processed is placed on the condenser 22 ) In the X-axis direction.

얼라인먼트 단계 실시 후, 적층 기판(10)에 대해 흡수성을 갖는 파장의 레이저 빔을 레이저 빔 조사 유닛(18)의 집광기(22)로부터 스트리트(13)를 따라 제2 기판(14)측으로부터 조사하고, 도시하지 않은 척 테이블을 X축 방향으로 가공 이송함으로써, 도 4에 도시한 바와 같이, 스트리트(13)의 폭(W1)의 내측의 양측에 각각 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 형성한다(레이저 가공홈 형성 단계). After the alignment step is performed, a laser beam of a wavelength having absorbency to the laminated substrate 10 is irradiated from the condenser 22 of the laser beam irradiation unit 18 along the street 13 from the second substrate 14 side, A chuck table (not shown) is processed and transferred in the X-axis direction so that a pair of lasers reaching the first substrate 12 on both sides of the inside of the width W1 of the street 13 Thereby forming a machining groove 17 (laser machining groove forming step).

적층 기판(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장하는 스트리트(13)의 폭 내의 양측에 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 차례로 형성한다. 제1 방향으로 신장하는 모든 스트리트(13)의 폭 내의 양측에 한 쌍의 레이저 가공홈(17)을 형성한 후, 도시하지 않은 척 테이블을 90° 회전시켜, 제1 방향에 직교하는 제2 방향으로 신장하는 스트리트(13)의 폭 내의 양측에 각각 제1 기판(12)에 도달하는 한 쌍의 레이저 가공홈(17)을 형성한다.A pair of laser processing grooves 17 reaching the first substrate 12 are formed on both sides of the width of the street 13 extending in the first direction while the laminated substrate 10 is being indexed and transferred in the Y- do. A pair of laser processing grooves 17 are formed on both sides of the width of all the streets 13 extending in the first direction and then a chuck table (not shown) is rotated by 90 degrees to form a second direction perpendicular to the first direction A pair of laser processing grooves 17 reaching the first substrate 12 are formed on both sides of the width of the street 13 extending to the first substrate 12.

한편, 레이저 가공홈 형성 단계에서의 레이저 가공 조건은 예컨대 이하와 같다. On the other hand, the laser processing conditions in the laser processing groove formation step are as follows.

광원 : YAG 펄스 레이저Light source: YAG pulsed laser

파장 : 355 ㎚(YAG 펄스 레이저의 제3 고조파)Wavelength: 355 nm (third harmonic of YAG pulse laser)

평균 출력 : 3.0 WAverage power: 3.0 W

반복 주파수 : 20 ㎑Repetition frequency: 20 ㎑

집광 스폿 직경 : 1.0 ㎛Condensing spot diameter: 1.0 占 퐉

이송 속도 : 100 ㎜/sFeeding speed: 100 mm / s

레이저 가공홈 형성 단계를 수행한 후에, 스트리트(13) 내에서 한 쌍의 레이저 가공홈(17) 사이에 끼워진 영역을, 한 쌍의 레이저 가공홈(17)을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 수행한다. After performing the laser machining groove forming step, the area sandwiched between the pair of laser machining grooves 17 in the street 13 is cut into a cutting blade having a width not exceeding the pair of laser machining grooves 17 .

이 절삭 단계의 제1 실시형태에서는, 도 5의 (a)에 도시한 바와 같이, 스핀들(34)의 선단에 장착된 절삭 블레이드(36)를 고속 회전시키면서 적층 기판(10)에 제2 기판(12)측으로부터 절입하고, 적층 기판(10)을 흡인 유지한 도시하지 않은 척 테이블을 X축 방향으로 가공 이송함으로써, 적층 기판(10)을 완전 절단한다(풀 컷한다).5 (a), the cutting blade 36 attached to the tip of the spindle 34 is rotated at a high speed while the second substrate (not shown) is mounted on the laminated substrate 10 12), and the chuck table (not shown) holding the multilayer substrate 10 sucked and held is transferred and processed in the X-axis direction so that the laminated substrate 10 is completely cut (full cut).

절삭 단계의 제1 실시형태에서는, 적층 기판(10)을 다이싱 테이프(T1)에 접착하고, 절삭 블레이드(36)의 선단이 다이싱 테이프(T1)에 이를 때까지 풀 컷하여, 절삭홈(19)을 형성한다.In the first embodiment of the cutting step, the laminated substrate 10 is adhered to the dicing tape T1, and the tip of the cutting blade 36 is fully cut until reaching the dicing tape T1, 19).

제1 방향으로 신장하는 모든 스트리트(13)를 따라 동일한 절삭홈(19)을 형성한 후, 적층 기판(10)을 흡인 유지하는 도시하지 않은 척 테이블을 90° 회전시키고 나서, 제2 방향으로 신장하는 스트리트(13)를 따라 적층 기판(10)을 풀 컷하여, 동일한 절삭홈(19)을 형성함으로써, 적층 기판(10)을 개개의 칩(21)으로 분할한다.After forming the same cut grooves 19 along all the streets 13 extending in the first direction, a chuck table (not shown) for holding the laminated substrate 10 by suction is rotated by 90 degrees and then stretched in the second direction The laminated substrate 10 is divided into individual chips 21 by cutting the laminated substrate 10 along the street 13 to form the same cut grooves 19. [

도 6의 (a)를 참조하면, 이렇게 해서 형성된 칩(21)의 단면도가 도시되어 있다. 절삭 단계에서는, 스트리트(13) 내에서 한 쌍의 레이저 가공홈(17) 사이에 끼워진 영역을 절삭 블레이드(36)로 절삭하기 때문에, 절삭시의 충격에 의해, 도 6의 (b)에 도시한 바와 같이, 때때로 스트리트(13) 내의 제1 기판(12)이 비산하여 칩(21A)이 제조된다. Referring to Fig. 6 (a), a cross-sectional view of the chip 21 thus formed is shown. In the cutting step, since the area sandwiched between the pair of laser processing grooves 17 in the street 13 is cut by the cutting blade 36, As occasionally, the first substrate 12 within the street 13 is scattered to produce the chip 21A.

도 5의 (b)를 참조하면, 제2 실시형태의 절삭 단계의 단면도가 도시되어 있다. 제2 실시형태의 절삭 단계에서는, 고속 회전하는 절삭 블레이드(36)로 적층 기판(10)의 제1 기판(12)을 완전 절단하는 것이 아니라, 불완전 절단(하프 컷)하여, 제2 기판(14)측으로부터 제1 기판(12)에 부분적으로 절입하는 절삭홈(23)을 형성한다. Referring to Fig. 5 (b), a sectional view of the cutting step of the second embodiment is shown. In the cutting step of the second embodiment, the first substrate 12 of the laminated substrate 10 is not completely cut but is incompletely cut (half cut) by the cutting blade 36 rotating at a high speed, and the second substrate 14 The cut grooves 23 are partially formed in the first substrate 12.

제1 방향으로 신장하는 모든 분할 예정 라인(13)을 따라 절삭홈(23)을 형성한 후, 적층 기판(10)을 흡인 유지하는 도시하지 않은 척 테이블을 90° 회전시키고 나서, 제2 방향으로 신장하는 모든 스트리트(13)를 따라 동일한 절삭홈(23)을 형성한다.After cutting grooves 23 are formed along all the lines 13 to be divided extending in the first direction, a chuck table (not shown) for holding the laminated substrate 10 by suction is rotated by 90 degrees, The same cutting grooves 23 are formed along all of the stretching streets 13. As shown in Fig.

제2 실시형태의 절삭 단계를 수행한 후에, 적층 기판(10)을 개개의 칩으로 분할하는 분할 단계를 수행한다. 분할 단계의 제1 실시형태는, 도 7에 도시한 바와 같이, 연삭에 의해 수행한다. After performing the cutting step of the second embodiment, a dividing step of dividing the laminated substrate 10 into individual chips is performed. The first embodiment of the dividing step is performed by grinding as shown in Fig.

도 7에 있어서, 연삭 유닛(38)은, 모터에 의해 회전 구동되는 스핀들(40)과, 스핀들(40)의 선단에 고정된 휠 마운트(42)와, 휠 마운트(42)에 착탈 가능하게 장착된 연삭 휠(44)을 포함하고 있다. 연삭 휠(44)은, 환형의 휠 베이스(46)와, 휠 베이스(46)의 하단부 외주에 고착된 복수의 연삭 지석(48)으로 구성된다.7, the grinding unit 38 includes a spindle 40 rotationally driven by a motor, a wheel mount 42 fixed to the tip of the spindle 40, And a grinding wheel (44). The grinding wheel 44 is composed of an annular wheel base 46 and a plurality of grinding wheels 48 fixed to the outer periphery of the lower end of the wheel base 46.

연삭 단계에서는, 적층 기판(10)의 제2 기판(14)의 표면에 보호 테이프(T2)를 접착하고, 척 테이블(50)로 적층 기판(10)의 보호 테이프(T2)측을 흡인 유지하여, 제1 기판(12)의 이면(12b)을 노출시킨다. In the grinding step, the protective tape T2 is adhered to the surface of the second substrate 14 of the laminated substrate 10, and the protective tape T2 side of the laminated substrate 10 is sucked and held by the chuck table 50 And the back surface 12b of the first substrate 12 are exposed.

그리고, 척 테이블(50)을 화살표 a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(44)을 화살표 b로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키며, 도시하지 않은 절삭 유닛 이송 기구를 작동하여, 연삭 지석(48)을 제1 기판(12)의 이면(12b)에 접촉시킨다.Then, the chuck table 50 is rotated at a speed of, for example, 6000 rpm in the direction indicated by an arrow b while rotating the chuck table 50 in the direction indicated by the arrow a at 300 rpm, for example, , The grinding wheel 48 is brought into contact with the back surface 12b of the first substrate 12. [

그리고, 연삭 휠(44)을 미리 정해진 연삭 이송 속도로 하방으로 소정량 연삭 이송하면, 제1 기판(12)이 절삭홈(23)에 이를 때까지 연삭되어, 적층 기판(10)이 개개의 디바이스 칩으로 분할된다. When the grinding wheel 44 is fed by a predetermined amount of grinding downward at a predetermined grinding feed rate, the first substrate 12 is ground until it reaches the cutting grooves 23, so that the laminate substrate 10 is cut into individual devices Chip.

분할 단계의 제2 실시형태는, 절삭홈(23)이 형성된 적층 기판(10)에 외력을 부여함으로써, 적층 기판(10)을 개개의 칩으로 분할한다. 이 제2 실시형태의 분할 단계에서는, 도 8의 (a)에 도시한 바와 같이, 절삭홈(23)이 형성된 적층 기판(10)의 제1 기판(12)측을 외주부가 환형 프레임(F)에 접착된 익스팬드 테이프(T3)에 접착한다. The second embodiment of the dividing step divides the laminated substrate 10 into individual chips by applying an external force to the laminated substrate 10 on which the cut grooves 23 are formed. 8 (a), the outer peripheral portion of the laminated substrate 10 on the side of the first substrate 12 on which the cutting grooves 23 are formed is placed in the annular frame F, To the expanded tape T3.

그리고, 환형 프레임(F)을, 프레임 유지 부재(58)의 배치면(58a) 상에 배치하고, 클램프(60)에 의해 프레임 유지 부재(58)를 고정한다. 이때, 프레임 유지 부재(58)는 그 배치면(58a)이 확장 드럼(56)의 상단과 대략 동일 높이가 되는 기준 위치에 위치하게 된다.The annular frame F is arranged on the arrangement surface 58a of the frame holding member 58 and the frame holding member 58 is fixed by the clamp 60. [ At this time, the frame holding member 58 is positioned at a reference position where the placement surface 58a thereof is approximately flush with the upper end of the extension drum 56. [

계속해서, 에어 실린더(64)를 구동하여 프레임 유지 부재(58)를 도 8의 (b)에 도시한 확장 위치로 하강한다. 이에 의해, 프레임 유지 부재(58)의 배치면(58a) 상에 고정되어 있는 환형 프레임(F)도 하강하기 때문에, 환형 프레임(F)에 접착된 익스팬드 테이프(T3)는 확장 드럼(56)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다. Subsequently, the air cylinder 64 is driven to lower the frame holding member 58 to the extended position shown in Fig. 8 (b). The annular frame F fixed on the placement surface 58a of the frame holding member 58 also descends so that the expanded tape T3 adhered to the annular frame F is pulled out of the extension drum 56, Lt; RTI ID = 0.0 > radially < / RTI >

그 결과, 익스팬드 테이프(T3)에 접착되어 있는 적층 기판(10)에는 방사상으로 인장력이 작용한다. 이와 같이 적층 기판(10)에 방사상으로 인장력이 작용하면, 절삭홈(23)이 분할 기점이 되어, 적층 기판(10)은 절삭홈(23)을 따라 파단되어 개개의 칩(21B)으로 분할된다.As a result, tensile force acts radially on the laminated substrate 10 bonded to the expanded tape T3. When radial tensile force acts on the laminated substrate 10 as described above, the cutting grooves 23 become the dividing origin, and the laminated substrate 10 is broken along the cutting grooves 23 and divided into the individual chips 21B .

전술한 실시형태의 적층 기판의 가공 방법에서는, 제1 기판(12)의 표면에 격자형으로 형성된 스트리트(13)에 의해 구획되어 복수의 디바이스(15)가 형성되어 있는 제1 기판(12)에 대해 설명하였으나, 본 발명의 적층 기판의 가공 방법은, 패턴을 갖는 기판에 한정되는 것은 아니며, 패턴이 없는 피가공물이나 분할 방향이 일방향인 피가공물도 포함하는 것이다. In the method of processing a laminated substrate according to the above-described embodiment, the first substrate 12 is divided into the plurality of devices 15 by the streets 13 formed in a lattice shape on the surface of the first substrate 12 The method of processing a laminated substrate of the present invention is not limited to a substrate having a pattern but also includes a workpiece having no pattern and a workpiece having a direction of division in one direction.

10: 적층 기판 12: 제1 기판
13: 스트리트 14: 제2 기판
15: 디바이스 16: 접착층
17: 레이저 가공홈 18: 레이저 빔 조사 유닛
19, 23: 절삭홈 20: 레이저 빔 발생 유닛
21, 21A, 21B: 칩 22: 집광기
24: 촬상 유닛 36: 절삭 블레이드
44: 연삭 휠 48: 연삭 지석
52: 분할 장치 54: 프레임 유지 유닛
56: 확장 드럼 10: laminated substrate 12: first substrate
13: Street 14: Second substrate
15: Device 16: Adhesive layer
17: laser machining groove 18: laser beam irradiation unit
19, 23: cutting groove 20: laser beam generating unit
21, 21A, 21B: chip 22: condenser
24: image pickup unit 36: cutting blade
44: grinding wheel 48: grinding wheel
52: dividing device 54: frame holding unit
56: Extension drum

Claims (1)

제1 기판 상에 접착층을 통해 제2 기판이 접착되고, 미리 정해진 폭을 갖는 스트리트가 복수로 설정되어 있는 적층 기판의 가공 방법으로서,
상기 적층 기판에 대해 흡수성을 갖는 파장의 레이저 빔을 상기 스트리트를 따라 상기 제2 기판측으로부터 조사하여, 상기 제1 기판에 도달하는 한 쌍의 레이저 가공홈을 상기 스트리트의 폭 내의 양측에 각각 형성하는 레이저 가공홈 형성 단계와,
상기 레이저 가공홈 형성 단계를 수행한 후에, 상기 스트리트 내에서 상기 한 쌍의 레이저 가공홈 사이에 끼워진 영역을 상기 한 쌍의 레이저 가공홈을 초과하지 않는 폭의 절삭 블레이드로 절삭하는 절삭 단계를 포함하는 것을 특징으로 하는 적층 기판의 가공 방법. A method of processing a laminated board in which a second substrate is bonded to a first substrate via an adhesive layer and a plurality of streets having a predetermined width are set,
A pair of laser processing grooves reaching the first substrate are formed on both sides of the width of the street by irradiating the laminated substrate with a laser beam of a wavelength having an absorption property along the street from the side of the second substrate A laser machining groove forming step,
And a cutting step of cutting an area sandwiched between the pair of laser machining grooves in the street into a cutting blade having a width not exceeding the pair of laser machining grooves after performing the laser machining groove forming step Wherein the substrate is a substrate.
KR1020150041316A 2014-04-11 2015-03-25 Machining method of laminated substrate KR102256562B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-081541 2014-04-11
JP2014081541A JP6234312B2 (en) 2014-04-11 2014-04-11 Multilayer substrate processing method

Publications (2)

Publication Number Publication Date
KR20150118024A true KR20150118024A (en) 2015-10-21
KR102256562B1 KR102256562B1 (en) 2021-05-25

Family

ID=54275584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150041316A KR102256562B1 (en) 2014-04-11 2015-03-25 Machining method of laminated substrate

Country Status (5)

Country Link
JP (1) JP6234312B2 (en)
KR (1) KR102256562B1 (en)
CN (1) CN104979183B (en)
PH (1) PH12015000103B1 (en)
TW (1) TWI640038B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071065A (en) * 2018-01-23 2019-07-30 株式会社迪思科 The cutting process of machined object

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890885B2 (en) * 2017-04-04 2021-06-18 株式会社ディスコ Processing method
US11081392B2 (en) 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
KR102152007B1 (en) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 Method and apparatus for cutting substrate

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208954A (en) * 1989-02-08 1990-08-20 Fujitsu Ltd Manufacture of semiconductor device
JP2005064231A (en) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd Dividing method of plate-shaped article
JP2005142398A (en) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
JP2006228816A (en) 2005-02-15 2006-08-31 Tokyo Electron Ltd Method and apparatus of setting temperature of heat treating board, program and computer readable recording medium recording program
JP2007165789A (en) * 2005-12-16 2007-06-28 Olympus Corp Method for manufacturing semiconductor device
JP2008307646A (en) 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd Cutting apparatus
JP2009021476A (en) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd Wafer dividing method
KR20100082711A (en) * 2009-01-09 2010-07-19 가부시기가이샤 디스코 Laser machining apparatus
KR20110089053A (en) * 2010-01-29 2011-08-04 가부시기가이샤 디스코 Laser-machining apparatus
KR20130052721A (en) * 2011-11-11 2013-05-23 가부시기가이샤 디스코 Manufacturing method of chip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP2007294729A (en) * 2006-04-26 2007-11-08 Fujikura Ltd Method of manufacturing semiconductor package
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
JP5381240B2 (en) * 2009-03-31 2014-01-08 凸版印刷株式会社 IC chip and manufacturing method thereof
JP2011146552A (en) * 2010-01-15 2011-07-28 Toshiba Corp Method of manufacturing semiconductor device, and semiconductor device
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208954A (en) * 1989-02-08 1990-08-20 Fujitsu Ltd Manufacture of semiconductor device
JP2005064231A (en) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd Dividing method of plate-shaped article
JP2005142398A (en) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
JP2006228816A (en) 2005-02-15 2006-08-31 Tokyo Electron Ltd Method and apparatus of setting temperature of heat treating board, program and computer readable recording medium recording program
JP2007165789A (en) * 2005-12-16 2007-06-28 Olympus Corp Method for manufacturing semiconductor device
JP2008307646A (en) 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd Cutting apparatus
JP2009021476A (en) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd Wafer dividing method
KR20100082711A (en) * 2009-01-09 2010-07-19 가부시기가이샤 디스코 Laser machining apparatus
KR20110089053A (en) * 2010-01-29 2011-08-04 가부시기가이샤 디스코 Laser-machining apparatus
KR20130052721A (en) * 2011-11-11 2013-05-23 가부시기가이샤 디스코 Manufacturing method of chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071065A (en) * 2018-01-23 2019-07-30 株式会社迪思科 The cutting process of machined object
CN110071065B (en) * 2018-01-23 2023-08-04 株式会社迪思科 Cutting method for workpiece

Also Published As

Publication number Publication date
PH12015000103A1 (en) 2016-10-17
TWI640038B (en) 2018-11-01
KR102256562B1 (en) 2021-05-25
CN104979183A (en) 2015-10-14
TW201546890A (en) 2015-12-16
CN104979183B (en) 2019-06-14
JP6234312B2 (en) 2017-11-22
JP2015204314A (en) 2015-11-16
PH12015000103B1 (en) 2016-10-17

Similar Documents

Publication Publication Date Title
US9269624B2 (en) Wafer processing method
KR102272434B1 (en) Wafer processing method
JP6078376B2 (en) Wafer processing method
US9093519B2 (en) Wafer processing method
JP5221279B2 (en) Manufacturing method of laminated device
JP5992731B2 (en) Wafer processing method
US20160111331A1 (en) Wafer processing method
JP2007173475A (en) Method for dividing wafer
JP6189066B2 (en) Wafer processing method
US20100015784A1 (en) Semiconductor device manufacturing method
KR102349663B1 (en) Wafer processing method
JP2006344795A (en) Dividing method of wafer
KR20180050225A (en) Method for processing wafer
JP6034219B2 (en) Wafer processing method
KR20090123777A (en) Wafer dividing method
KR20130111994A (en) Forming method of chip with die attach film
JP2011003757A (en) Method of dividing wafer
KR20150118024A (en) Machining method of laminated substrate
JP2006040988A (en) Wafer dividing method and apparatus thereof
JP2008311404A (en) Working method of wafer
JP7088768B2 (en) Wafer division method
US9455149B2 (en) Plate-like object processing method
JP2015149445A (en) Method for processing wafer
JP2006059941A (en) Manufacturing method of semiconductor chip
JP2005244030A (en) Wafer dividing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant