KR102272434B1 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
KR102272434B1
KR102272434B1 KR1020150088915A KR20150088915A KR102272434B1 KR 102272434 B1 KR102272434 B1 KR 102272434B1 KR 1020150088915 A KR1020150088915 A KR 1020150088915A KR 20150088915 A KR20150088915 A KR 20150088915A KR 102272434 B1 KR102272434 B1 KR 102272434B1
Authority
KR
South Korea
Prior art keywords
wafer
substrate
functional layer
line
along
Prior art date
Application number
KR1020150088915A
Other languages
Korean (ko)
Other versions
KR20160006109A (en
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160006109A publication Critical patent/KR20160006109A/en
Application granted granted Critical
Publication of KR102272434B1 publication Critical patent/KR102272434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명은, 기판의 표면에 저유전률 절연체 피막(Low-k막) 등의 기능층이 적층된 웨이퍼를 디바이스를 구획하는 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
기판의 표면에 적층된 기능층이 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획되고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서, 기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인에 폭 방향 중앙의 양측을 따라 조사하고, 적어도 2개의 레이저 가공 홈을 형성함으로써 기능층을 분할 예정 라인을 따라 분단하는 레이저 가공 홈 형성 공정과, 기판에 대하여 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 이면측으로부터 분할 예정 라인을 따라 조사하고, 기판의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 포함한다.The present invention provides a wafer processing method in which a wafer in which a functional layer such as a low-k insulator film (Low-k film) is laminated on the surface of a substrate can be reliably divided along a division scheduled line dividing a device. The purpose.
A method of processing a wafer in which a functional layer laminated on the surface of a substrate is partitioned by a plurality of division lines formed in a grid pattern, and devices are formed in a plurality of regions partitioned by the plurality of division lines, the functional layer A laser processing groove forming step of irradiating a laser beam having an absorption wavelength along both sides of the center in the width direction to a division scheduled line, and forming at least two laser processing grooves to divide the functional layer along the division scheduled line; and a modified layer forming step of irradiating a laser beam having a wavelength having transparency to the wafer along a line to be divided from the back side of the wafer, and forming a modified layer serving as a fracture origin along the line to be divided in the interior of the substrate.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}Wafer processing method {WAFER PROCESSING METHOD}

본 발명은, 기판의 표면에 적층된 기능층에 의해 디바이스가 형성된 웨이퍼를, 디바이스를 구획하는 복수의 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a wafer processing method in which a wafer having a device formed thereon by a functional layer laminated on the surface of a substrate is divided along a plurality of division lines dividing the device.

당업자에게는 주지된 바와 같이, 반도체 디바이스 제조 공정에 있어서는, 실리콘 등의 기판의 표면에 절연막과 기능막이 적층된 기능층에 의해 복수의 IC, LSI 등의 디바이스를 매트릭스 형상으로 형성한 반도체 웨이퍼가 형성된다. 이와 같이 형성된 반도체 웨이퍼는 상기 디바이스가 분할 예정 라인에 의해 구획되어 있고, 이 분할 예정 라인을 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다.As is well known to those skilled in the art, in a semiconductor device manufacturing process, a semiconductor wafer is formed in which a plurality of devices such as ICs and LSIs are formed in a matrix shape by a functional layer in which an insulating film and a functional film are laminated on the surface of a substrate such as silicon. . In the semiconductor wafer thus formed, the device is divided by a division scheduled line, and individual semiconductor devices are manufactured by dividing the device along the division scheduled line.

최근에 있어서는, IC, LSI 등의 반도체 디바이스의 처리 능력을 향상시키기 위해서, 실리콘 등의 기판의 표면에 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)이 적층된 기능층에 의해 반도체 디바이스를 형성시킨 형태의 반도체 웨이퍼가 실용화되고 있다.In recent years, in order to improve the processing capability of semiconductor devices such as IC and LSI, an inorganic film such as SiOF or BSG (SiOB) or a polymer film such as polyimide or parylene is applied to the surface of a substrate such as silicon. A semiconductor wafer of a form in which a semiconductor device is formed by a functional layer in which a low-k insulator film (Low-k film) made of an organic material is laminated is put into practical use.

이러한 반도체 웨이퍼의 분할 예정 라인을 따른 분할은, 통상, 다이서라고 불리고 있는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 피가공물인 반도체 웨이퍼를 유지하는 척 테이블과, 상기 척 테이블에 유지된 반도체 웨이퍼를 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 이동 수단을 구비하고 있다. 절삭 수단은, 고속 회전시키는 회전 스핀들과 상기 스핀들에 장착된 절삭 블레이드를 포함하고 있다. 절삭 블레이드는 원반 형상의 베이스와 상기 베이스의 측면 외주부에 장착된 환상의 절삭날로 이루어져 있고, 절삭날은 예컨대 입경 3 ㎛ 정도의 다이아몬드 지립을 전주(電鑄)에 의해 고정하여 형성되어 있다.The division of such a semiconductor wafer along the division scheduled line is usually performed by a cutting device called a dicer. This cutting device includes a chuck table holding a semiconductor wafer as a workpiece, cutting means for cutting the semiconductor wafer held on the chuck table, and moving means for relatively moving the chuck table and the cutting means. The cutting means includes a rotating spindle that rotates at a high speed and a cutting blade mounted on the spindle. The cutting blade consists of a disk-shaped base and an annular cutting edge mounted on the outer peripheral portion of the side of the base, and the cutting edge is formed by, for example, fixing diamond abrasive grains having a particle diameter of about 3 μm by an electric pole.

그런데, 전술한 Low-k막은, 절삭 블레이드에 의해 절삭하는 것이 곤란하다. 즉, Low-k막은 운모와 같이 매우 무르기 때문에, 절삭 블레이드에 의해 분할 예정 라인을 따라 절삭하면, Low-k막이 박리되고, 이 박리가 디바이스에까지 이르러 디바이스에 치명적인 손상을 부여한다고 하는 문제가 있다.However, it is difficult to cut the aforementioned Low-k film with a cutting blade. That is, since the low-k film is very soft like mica, when it is cut along the line to be divided with a cutting blade, the low-k film is peeled off, and this peeling reaches the device, causing fatal damage to the device.

한편, 최근 반도체 웨이퍼 등의 판상의 피가공물을 분할하는 방법으로서, 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 맞추어 펄스 레이저 광선을 조사하는 레이저 가공 방법도 시도되고 있다. 이 레이저 가공 방법을 이용한 분할 방법은, 피가공물의 한쪽 면측으로부터 내부에 집광점을 위치시켜 피가공물에 대하여 투과성을 갖는 적외광 영역의 펄스 레이저 광선을 조사하고, 피가공물의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성되는 것에 의해 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 피가공물을 분할하는 것이다(예컨대, 특허문헌 1 참조).On the other hand, as a method of dividing a plate-shaped workpiece such as a semiconductor wafer in recent years, a pulse laser beam having a wavelength that is transmissive to the workpiece is used to set a converging point inside the area to be divided and irradiate a pulse laser beam. Laser processing methods are also being tried. In the division method using this laser processing method, a light-converging point is positioned inside from one side of the workpiece, a pulse laser beam of an infrared light region having transparency to the workpiece is irradiated, and a line to be divided is formed inside the workpiece. It divides a to-be-processed object by continuously forming a modified layer along with it, and applying an external force along the division|segmentation schedule line in which the intensity|strength fell by the formation of this modified layer (for example, refer patent document 1).

그런데, 표면에 저유전률 절연체 피막(Low-k막)이 적층된 웨이퍼를 전술한 레이저 가공 방법을 이용하여 분할하려고 하여도 분할 예정 라인을 따라 확실하게 분할할 수 없다. 즉, 웨이퍼의 한쪽 면측으로부터 내부에 집광점을 맞추어 웨이퍼에 대하여 투과성을 갖는 적외광 영역의 펄스 레이저 광선을 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성한 후에 분할 예정 라인을 따라 외력을 부여하여도, 저유전률 절연체 피막(Low-k막) 등의 기능층을 확실하게 파단할 수 없다. 또한, 웨이퍼가 분할 예정 라인을 따라 파단되었다고 해도 기능층이 박리되어 개개의 분할된 디바이스의 품질을 저하시킨다고 하는 문제가 있다.However, even if a wafer having a low dielectric constant insulator film (Low-k film) laminated on its surface is attempted to be divided using the above-described laser processing method, it cannot be reliably divided along the dividing line. That is, the laser beam is irradiated with a pulsed laser beam in the infrared light region having transparency to the wafer by setting a light-converging point inside from one side of the wafer, forming a modified layer along the dividing line in the inside of the wafer, and then along the dividing line Even if an external force is applied, a functional layer such as a low-dielectric insulator film (Low-k film) cannot be reliably broken. Further, even if the wafer is fractured along the dividing line, there is a problem that the functional layer is peeled off and the quality of each divided device is deteriorated.

전술한 문제를 해소하기 위해서, 기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라 조사하여 기능층을 어블레이션 가공하여 레이저 가공 홈을 형성함으로써 제거하고, 그 후, 기판에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 기판의 이면측으로부터 분할 예정 라인에 대응하는 내부에 위치시켜 조사하고, 기판의 내부에 분할 예정 라인을 따라 개질층을 형성하고, 이 개질층이 형성되는 것에 의해 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 분할하는 기술이 제안되어 있다(예컨대, 특허문헌 2 참조).In order to solve the above problem, the functional layer is irradiated with a laser beam of a wavelength having absorptivity along a line to be divided, the functional layer is ablated to form a laser processing groove to remove it, and thereafter, transmittance to the substrate The light-converging point of the laser beam having a wavelength of is irradiated from the back side of the substrate to the inside corresponding to the line to be divided, and a modified layer is formed along the line to be divided on the inside of the substrate, and the modified layer is formed. The technique of dividing a wafer by applying an external force along the division|segmentation schedule line whose intensity|strength fell by this is proposed (for example, refer patent document 2).

[특허문헌 1] 일본 특허 제3408805호 공보[Patent Document 1] Japanese Patent No. 3408805 [특허문헌 2] 일본 특허 공개 제2012-89709호 공보[Patent Document 2] Japanese Patent Laid-Open No. 2012-89709

그렇게 하여, 분할 예정 라인에 대응하는 내부에 개질층을 형성하면 기능층을 제거하기 위해서 형성된 레이저 가공 홈을 피하도록 개질층으로부터 크랙이 성장하고, 웨이퍼에 외력을 부여함으로써 개개의 디바이스로 분할하면 분할 예정 라인으로부터 벗어난 위치에서 분할되어, 디바이스의 품질을 저하시킨다고 하는 문제가 있다.In this way, when a modified layer is formed inside corresponding to the dividing line, cracks grow from the modified layer so as to avoid the laser processing groove formed to remove the functional layer, and the wafer is divided into individual devices by applying an external force. There is a problem that it is divided at a position deviated from the intended line, and the quality of the device is deteriorated.

본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술적 과제는, 기판의 표면에 저유전률 절연체 피막(Low-k막) 등의 기능층이 적층된 웨이퍼를 디바이스를 구획하는 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.The present invention has been made in view of the above facts, and its main technical task is to ensure a wafer in which a functional layer such as a low-k insulator film (Low-k film) is laminated on the surface of the substrate along the division scheduled line dividing the device. It is to provide a processing method of a wafer that can be divided evenly.

상기 주된 기술 과제를 해결하기 위해서, 본 발명에 따르면, 기판의 표면에 적층된 기능층이 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획되고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서,In order to solve the above main technical problem, according to the present invention, a functional layer laminated on the surface of a substrate is partitioned by a plurality of division lines formed in a grid pattern, and a plurality of regions are partitioned by the plurality of division lines. As a processing method of a wafer on which a device is formed,

기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인에 폭 방향 중앙의 양측을 따라 조사하고, 적어도 2개의 레이저 가공 홈을 형성함으로써 기능층을 분할 예정 라인을 따라 분단하는 레이저 가공 홈 형성 공정과,A laser processing groove forming process in which a laser beam having a wavelength having absorptivity to the functional layer is irradiated along both sides of the center in the width direction to a line to be divided, and the functional layer is divided along the line to be divided by forming at least two laser processing grooves and,

기판에 대하여 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 이면측으로부터 분할 예정 라인을 따라 조사하고, 기판의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.A modified layer forming step of irradiating a laser beam having a wavelength having transparency to the substrate along a division line from the back side of the wafer, and forming a modified layer serving as a fracture origin along the division line inside the substrate A method of processing a wafer characterized in that it is provided.

상기 개질층 형성 공정을 실시한 후에, 웨이퍼의 기판의 이면에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지하는 웨이퍼 지지 공정과, 다이싱 테이프를 통해 웨이퍼에 외력을 부여함으로써 웨이퍼를 개개의 디바이스로 분할하는 분할 공정을 실시한다.After carrying out the modified layer forming step, a wafer supporting step of adhering a dicing tape to the back surface of the substrate of the wafer to support the outer periphery of the dicing tape with an annular frame, and applying an external force to the wafer through the dicing tape. is divided into individual devices.

또한, 상기 개질층 형성 공정을 실시하기 전 또는 실시한 후에 웨이퍼의 기능층의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 상기 보호 부재 접착 공정이 실시된 후에 웨이퍼의 기판의 이면을 연삭하여 정해진 두께로 형성함과 함께 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정과, 웨이퍼의 기판의 이면에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지함과 함께 웨이퍼의 기능층의 표면에 접착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 실시한다.In addition, a protection member bonding step of adhering a protection member to the surface of the functional layer of the wafer before or after the modifying layer forming step is performed, and after the protection member bonding step is performed, the back surface of the wafer substrate is ground A backside grinding process of dividing the wafer into individual devices along a line to be divided using the modified layer as a fracture starting point while forming to a thickness, and adhering a dicing tape to the backside of the substrate of the wafer to annular the outer periphery of the dicing tape A wafer support step of peeling the protective member adhered to the surface of the functional layer of the wafer while being supported by the frame is performed.

본 발명에 따른 웨이퍼의 분할 방법은, 기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인에 폭 방향 중앙의 양측을 따라 조사하고, 적어도 2개의 레이저 가공 홈을 형성함으로써 기능층을 분할 예정 라인을 따라 분단하는 레이저 가공 홈 형성 공정과, 기판에 대하여 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 이면측으로부터 분할 예정 라인을 따라 조사하고, 기판의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 포함하고 있고, 개질층 형성 공정에서 개질층이 형성되면, 웨이퍼의 기판에는 개질층으로부터 크랙이 발생하지만, 이 크랙은 기능층을 분단하여 형성된 적어도 2줄의 레이저 가공 홈 사이의 범위에서 성장하고, 분할 예정 라인으로부터 벗어난 영역에는 성장하지 않는다. 따라서, 웨이퍼에 외력을 부여함으로써 강도가 저하되고 있는 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할할 때에, 개질층으로부터 발생한 크랙이 더욱 성장하지만, 이 크랙은 기능층을 분단하여 형성된 적어도 2줄의 레이저 가공 홈 사이의 범위에서 성장하고, 분할 예정 라인으로부터 벗어난 영역에는 성장하지 않으므로 디바이스에 도달하지 않기 때문에, 분할 예정 라인을 따라 분할된 디바이스의 품질을 저하시키는 일은 없다.In the method of dividing a wafer according to the present invention, the functional layer is divided by irradiating a laser beam having a wavelength having absorptivity to the functional layer along both sides of the center in the width direction to a dividing line, and forming at least two laser processing grooves. A laser processing groove forming step of dividing along a line, and irradiating a laser beam having a wavelength that is transmissive to the substrate from the back side of the wafer along a dividing line, and reforming to become a fracture starting point along the dividing line inside the substrate and a modified layer forming step of forming a layer, and when the modified layer is formed in the modified layer forming step, cracks are generated from the modified layer in the substrate of the wafer, but the cracks are formed by dividing the functional layer with at least two laser lines. It grows in the range between the machining grooves and does not grow in a region deviating from the line to be divided. Accordingly, when dividing into individual devices along the division line on which the modified layer is formed, the strength of which is lowered by applying an external force to the wafer, cracks generated from the modified layer further grow, but these cracks are at least formed by dividing the functional layer. Since it grows in the range between the two laser processing grooves and does not grow in an area deviating from the line to be divided and does not reach the device, the quality of the device divided along the line to be divided is not deteriorated.

도 1은 본 발명에 따른 웨이퍼의 가공 방법에 의해 가공되는 웨이퍼로서의 반도체 웨이퍼를 나타낸 사시도 및 주요부 확대 단면도.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 레이저 가공 홈 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 레이저 가공 홈 형성 공정의 설명도.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정의 설명도.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 설명도.
도 7은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정을 실시하기 위한 테이프 확장 장치의 사시도.
도 8은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 설명도.
도 9는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 픽업 공정의 설명도.
도 10은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 보호 부재 접착 공정의 설명도.
도 11은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정의 설명도.
도 12는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 다른 실시형태를 나타낸 설명도.1 is a perspective view showing a semiconductor wafer as a wafer processed by a wafer processing method according to the present invention, and an enlarged cross-sectional view of a principal part;
Fig. 2 is a perspective view of a main part of a laser processing apparatus for performing a laser processing groove forming step in the wafer processing method according to the present invention.
3 is an explanatory view of a laser processing groove forming step in the wafer processing method according to the present invention.
Fig. 4 is a perspective view of an essential part of a laser processing apparatus for performing a modified layer forming step in the wafer processing method according to the present invention.
5 is an explanatory view of a modified layer forming step in the wafer processing method according to the present invention;
6 is an explanatory view of a wafer support step in the wafer processing method according to the present invention;
Fig. 7 is a perspective view of a tape expanding device for performing a dividing step in a method for processing a wafer according to the present invention;
Fig. 8 is an explanatory diagram of a division step in the method for processing a wafer according to the present invention;
Fig. 9 is an explanatory view of a pick-up process in the wafer processing method according to the present invention;
Fig. 10 is an explanatory view of a protective member bonding step in the wafer processing method according to the present invention;
11 is an explanatory view of a back surface grinding step in the wafer processing method according to the present invention;
12 is an explanatory view showing another embodiment of a wafer support step in the wafer processing method according to the present invention;

이하, 본 발명에 따른 웨이퍼의 가공 방법에 대해서 첨부 도면을 참조하여 더욱 상세히 설명한다.Hereinafter, a method of processing a wafer according to the present invention will be described in more detail with reference to the accompanying drawings.

도 1의 (a) 및 (b)에는 본 발명에 따른 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼의 사시도 및 주요부 확대 단면도가 도시되어 있다. 도 1의 (a) 및 (b)에 도시된 반도체 웨이퍼(2)는, 두께가 600 ㎛인 실리콘 등의 기판(20)의 표면(20a)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(21)에 의해 복수의 IC, LSI 등의 디바이스(22)가 매트릭스 형상으로 형성되어 있다. 그리고, 각 디바이스(22)는, 격자형으로 형성된 분할 예정 라인(23)에 의해 구획되어 있다. 또한, 도시한 실시형태에 있어서는, 기능층(21)을 형성하는 절연막은, SiO2막 또는, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)으로 이루어져 있고, 두께가 10 ㎛로 설정되어 있다.1 (a) and (b) are a perspective view and an enlarged cross-sectional view of a main part of a semiconductor wafer processed by the wafer processing method according to the present invention. The semiconductor wafer 2 shown in FIGS. 1A and 1B is a functional layer in which an insulating film and a functional film for forming a circuit are laminated on a surface 20a of a substrate 20 such as silicon having a thickness of 600 µm. By (21), a plurality of devices 22 such as ICs and LSIs are formed in a matrix shape. And each device 22 is partitioned by the division|segmentation schedule line 23 formed in the grid|lattice shape. In addition, in the illustrated embodiment, the insulating film forming the functional layer 21 is a SiO 2 film, an inorganic film such as SiOF or BSG (SiOB), or an organic material such as a polyimide-based or parylene-based polymer film. It is made of a low-k insulator film (Low-k film) made of a series film, and the thickness is set to 10 mu m.

전술한 반도체 웨이퍼(2)를 분할 예정 라인(23)을 따라 개개의 디바이스로 분할하기 위해서는, 우선 기능층(21)에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인(23)에 폭 방향 중앙의 양측을 따라 조사하고, 적어도 2개의 레이저 가공 홈을 형성함으로써 기능층(21)을 분할 예정 라인(23)을 따라 분단하는 레이저 가공 홈 형성 공정을 실시한다. 이 레이저 가공 홈 형성 공정은, 도 2에 도시된 레이저 가공 장치(3)를 이용하여 실시한다. 도 2에 도시된 레이저 가공 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(32)과, 척 테이블(31) 상에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 2에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동됨과 함께, 도시하지 않은 인덱싱 이송 수단에 의해 도 2에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.In order to divide the above-mentioned semiconductor wafer 2 into individual devices along the dividing line 23 , first, a laser beam having a wavelength having absorptivity to the functional layer 21 is centered in the width direction on the dividing line 23 . A laser processing groove forming process of dividing the functional layer 21 along the dividing line 23 by irradiating along both sides of the , and forming at least two laser processing grooves is performed. This laser processing groove formation process is implemented using the laser processing apparatus 3 shown in FIG. The laser processing apparatus 3 shown in FIG. 2 includes a chuck table 31 for holding a workpiece, and laser beam irradiation means 32 for irradiating a laser beam to the workpiece held on the chuck table 31 . and imaging means (33) for imaging the to-be-processed object held on the chuck table (31). The chuck table 31 is configured to suck and hold the workpiece, and is moved in the machining feed direction indicated by an arrow X in Fig. 2 by a machining feed means (not shown), and is moved in the machining feed direction indicated by an arrow X in Fig. 2 by an indexing feed means (not shown). 2, it is made to move in the indexing conveyance direction indicated by the arrow Y.

상기 레이저 광선 조사 수단(32)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(321)을 포함하고 있다. 케이싱(321) 내에는 도시하지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치되어 있다. 상기 케이싱(321)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(322)가 장착되어 있다. 또한, 레이저 광선 조사 수단(32)은, 집광기(322)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.The laser beam irradiating means 32 includes a cylindrical casing 321 arranged substantially horizontally. In the casing 321, a pulse laser beam oscillator (not shown) or a pulse laser beam oscillation means including a repetition frequency setting means is arranged. A condenser 322 for condensing the pulsed laser beam oscillated from the pulsed laser beam oscillation means is attached to the front end of the casing 321 . In addition, the laser beam irradiation means 32 is provided with a light-converging point position adjustment means (not shown) for adjusting the light-converging point position of the pulsed laser beam condensed by the condenser 322 .

상기 레이저 광선 조사 수단(32)을 구성하는 케이싱(321)의 선단부에 장착된 촬상 수단(33)은, 도시한 실시형태에 있어서는 가시광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 상기 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 상기 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단으로 보낸다.The imaging means 33 attached to the distal end of the casing 321 constituting the laser beam irradiating means 32 includes, in the illustrated embodiment, an object to be processed in addition to a normal imaging device (CCD) for imaging with visible light. Infrared illuminating means for irradiating infrared rays to the light source, an optical system for capturing the infrared ray irradiated by the infrared illuminating means, and an imaging device (infrared CCD) for outputting an electrical signal corresponding to the infrared ray captured by the optical system, etc. and sends the captured image signal to a control unit (not shown).

전술한 레이저 가공 장치(3)를 이용하여, 기능층(21)에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인(23)에 폭 방향 중앙의 양측을 따라 조사하고, 적어도 2개의 레이저 가공 홈을 형성함으로써 기능층(21)을 분할 예정 라인(23)을 따라 분단하는 레이저 가공 홈 형성 공정에 대해서 도 2 및 도 3을 참조하여 설명한다.Using the laser processing apparatus 3 described above, a laser beam having a wavelength having absorptivity to the functional layer 21 is irradiated to the dividing line 23 along both sides of the center in the width direction, and at least two laser processing grooves A laser processing groove forming step of dividing the functional layer 21 along the division scheduled line 23 by forming the ? will be described with reference to FIGS. 2 and 3 .

우선, 전술한 도 2에 도시된 레이저 가공 장치(3)의 척 테이블(31) 상에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써, 반도체 웨이퍼(2)를 척 테이블(31) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(33)의 바로 아래에 위치된다.First, the back surface 20b side of the substrate 20 constituting the semiconductor wafer 2 is placed on the chuck table 31 of the laser processing apparatus 3 shown in Fig. 2 described above. Then, the semiconductor wafer 2 is held on the chuck table 31 by operating a suction means (not shown) (wafer holding step). Accordingly, in the semiconductor wafer 2 held by the chuck table 31 , the surface 21a of the functional layer 21 is on the upper side. In this way, the chuck table 31 holding the semiconductor wafer 2 by suction is positioned directly below the imaging means 33 by a processing transfer means (not shown).

척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 정해진 방향으로 형성되어 있는 분할 예정 라인(23)과, 상기 분할 예정 라인(23)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)와의 위치맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라이먼트를 수행한다(얼라이먼트 공정). 또한, 반도체 웨이퍼(2)에 상기 정해진 방향과 직교하는 방향으로 형성된 분할 예정 라인(23)에 대해서도, 동일하게 레이저 광선 조사 위치의 얼라이먼트가 수행된다.When the chuck table 31 is positioned immediately below the imaging means 33, an alignment operation for detecting a processing area to be laser processed of the semiconductor wafer 2 is executed by the imaging means 33 and a control means (not shown). do. That is, the imaging means 33 and the control means (not shown) include a predetermined division line 23 formed in a predetermined direction of the semiconductor wafer 2 and a laser beam irradiating a laser beam along the division scheduled line 23 . Image processing such as pattern matching for aligning the light irradiation means 32 with the condenser 322 is performed, and alignment of the laser light irradiation position is performed (alignment process). Moreover, alignment of the laser beam irradiation position is performed similarly also about the division schedule line 23 formed in the direction orthogonal to the said predetermined direction on the semiconductor wafer 2 similarly.

전술한 얼라이먼트 공정을 실시했다면, 도 3에서 도시된 바와 같이 척 테이블(31)을 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)가 위치하는 레이저 광선 조사 영역으로 이동시키고, 도 3의 (a)에서 도시된 바와 같이 반도체 웨이퍼(2)에 형성된 정해진 분할 예정 라인(23)의 일단(도 3의 (a)에 있어서 좌단)이 집광기(322)의 바로 아래에 위치하도록 위치된다. 이 때, 분할 예정 라인(23)의 폭 방향 중앙으로부터 한쪽 측에 5∼10 ㎛의 위치가 집광기(322)의 바로 아래에 위치하도록 위치시킨다. 다음에, 레이저 광선 조사 수단(32)의 집광기(322)로부터 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 3의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 가공 이송 속도로 이송시킨다. 그리고, 도 3의 (b)에서 도시된 바와 같이 분할 예정 라인(23)의 타단(도 3의 (b)에 있어서 우단)이 집광기(322)의 바로 아래 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블(31)의 이동을 정지한다. 이 레이저 가공 홈 형성 공정에 있어서는, 펄스 레이저 광선의 집광점(P)을 분할 예정 라인(23)의 표면 부근에 맞춘다.If the above-described alignment process is performed, as shown in FIG. 3, the chuck table 31 is moved to the laser beam irradiation area where the condenser 322 of the laser beam irradiating means 32 for irradiating the laser beam is located, as shown in FIG. As shown in (a) of 3, one end (the left end in FIG. 3 (a)) of the predetermined division line 23 formed on the semiconductor wafer 2 is positioned so as to be located immediately below the light collector 322 . At this time, a position of 5 to 10 µm on one side from the center of the division scheduled line 23 in the width direction is positioned so as to be located immediately below the condenser 322 . Next, while irradiating a pulsed laser beam from the condenser 322 of the laser beam irradiating means 32, the chuck table 31 is fed at a processing feed rate determined in the direction indicated by the arrow X1 in FIG. 3A. And, if the other end (the right end in FIG. 3(b)) of the division scheduled line 23 as shown in FIG. 3(b) has reached a position just below the condenser 322, the pulse laser beam is irradiated while stopping the movement of the chuck table 31 . In this laser processing groove formation process, the condensing point P of a pulsed laser beam is matched with the surface vicinity of the division schedule line 23.

다음에, 척 테이블(31)을 지면에 수직인 방향(인덱싱 이송 방향)으로 10∼20 ㎛ 이동시킨다. 이 결과, 분할 예정 라인(23)의 폭 방향 중앙으로부터 다른 쪽의 측에 5∼10 ㎛의 위치가 집광기(322)의 바로 아래에 위치되게 된다. 그리고, 레이저 광선 조사 수단(32)의 집광기(322)로부터 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 3의 (b)에 있어서 화살표 X2로 나타내는 방향으로 정해진 가공 이송 속도로 이동시키고, 도 3의 (a)에 도시된 위치에 도달했다면 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블(31)의 이동을 정지한다.Next, the chuck table 31 is moved by 10 to 20 mu m in a direction perpendicular to the paper surface (indexing feed direction). As a result, a position of 5 to 10 mu m on the other side from the center of the dividing line 23 in the width direction is located just below the light collector 322 . Then, while irradiating a pulsed laser beam from the condenser 322 of the laser beam irradiating means 32, the chuck table 31 is moved at a processing feed rate determined in the direction indicated by the arrow X2 in FIG. When the position shown in (a) of 3 is reached, irradiation of the pulsed laser beam is stopped and the movement of the chuck table 31 is stopped.

전술한 레이저 가공 홈 형성 공정을 실시함으로써, 반도체 웨이퍼(2)에는 도 3의 (c)에 도시된 바와 같이 기능층(21)의 두께보다 깊은, 즉 기판(20)에 이르는 2줄의 레이저 가공 홈(24, 24)이 형성된다. 이 결과, 기능층(21)은, 2줄의 레이저 가공 홈(24, 24)에 의해 분단된다. 그리고, 전술한 레이저 가공 홈 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(23)을 따라 실시한다.By performing the above-described laser processing groove forming step, the semiconductor wafer 2 has two lines of laser processing that is deeper than the thickness of the functional layer 21 , that is, reaching the substrate 20 as shown in FIG. 3C . Grooves 24 and 24 are formed. As a result, the functional layer 21 is divided by the two laser processing grooves 24 and 24 . Then, the above-described laser processing groove forming step is performed along all the divisional lines 23 formed on the semiconductor wafer 2 .

또한, 상기 레이저 가공 홈 형성 공정은, 예컨대 이하의 가공 조건으로 행해진다.In addition, the said laser processing groove|channel formation process is performed, for example under the following processing conditions.

레이저 광선의 파장 : 355 ㎚Wavelength of laser beam: 355 nm

평균 출력 : 2WAverage power: 2W

반복 주파수 : 200 kHzRepetition frequency: 200 kHz

집광 스폿 직경 : φ 6 ㎛Condensing spot diameter: φ 6 μm

가공 이송 속도 : 500 ㎜/초Machining feed rate: 500 mm/sec

전술한 레이저 가공 홈 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 기판(20)에 대하여 투과성을 갖는 파장의 레이저 광선을 반도체 웨이퍼(2)의 기판(20)의 이면(20b)측으로부터 분할 예정 라인(23)을 따라 조사하고, 기판(20)의 내부에 분할 예정 라인(23)을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 4에 도시된 레이저 가공 장치(30)를 이용하여 실시한다. 또한, 레이저 가공 장치(30)는, 상기 도 2에 도시된 레이저 가공 장치(3)와 마찬가지로 구성되어 있고, 동일 부재에는 동일 부호를 붙여 상세한 설명은 생략한다. 레이저 가공 장치(30)를 이용하여 실시하는 개질층 형성 공정에 대해서, 도 4 및 도 5를 참조하여 설명한다.If the above-described laser processing groove forming step is performed, a laser beam having a wavelength that is transparent to the substrate 20 of the semiconductor wafer 2 is scheduled to be split from the back surface 20b side of the substrate 20 of the semiconductor wafer 2 . A modified layer forming process of irradiating along the line 23 and forming a modified layer serving as a fracture origin along the dividing line 23 inside the substrate 20 is performed. This modified layer forming process is implemented using the laser processing apparatus 30 shown in FIG. In addition, the laser processing apparatus 30 is comprised similarly to the laser processing apparatus 3 shown in said FIG. 2, The same code|symbol is attached|subjected to the same member, and detailed description is abbreviate|omitted. The modified layer forming process performed using the laser processing apparatus 30 is demonstrated with reference to FIG.4 and FIG.5.

우선, 도 4에 도시된 레이저 가공 장치(30)의 척 테이블(31) 상에 상기 레이저 가공 홈 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)측을 배치하고, 도시하지 않은 흡인 수단을 작동시킴으로써 척 테이블(31) 상에 반도체 웨이퍼(2)를 흡착 유지한다. 따라서, 척 테이블(31) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 하여 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 이동 기구에 의해 촬상 수단(33)의 바로 아래에 위치된다.First, on the chuck table 31 of the laser processing apparatus 30 shown in FIG. 4, the surface 21a side of the functional layer 21 constituting the semiconductor wafer 2 to which the laser processing groove forming process was performed The semiconductor wafer 2 is adsorbed and held on the chuck table 31 by operating a suction means (not shown). Accordingly, in the semiconductor wafer 2 held on the chuck table 31 , the back surface 20b of the substrate 20 is on the upper side. The chuck table 31 holding the semiconductor wafer 2 by suction in this way is positioned directly below the imaging means 33 by a moving mechanism (not shown).

척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 이 얼라이먼트 작업은, 레이저 가공 홈 형성 공정에 있어서의 얼라이먼트 작업과 실질적으로 동일하다. 또한, 이 얼라이먼트 작업에 있어서는, 반도체 웨이퍼(2)의 분할 예정 라인(23)이 형성되어 있는 기능층(21)의 표면(21a)은 하측에 위치하고 있지만, 촬상 수단(33)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(2b)으로부터 투과하여 분할 예정 라인(23)을 촬상할 수 있다.When the chuck table 31 is positioned immediately below the imaging means 33, an alignment operation for detecting a processing area to be laser processed of the semiconductor wafer 2 is executed by the imaging means 33 and a control means (not shown). do. This alignment operation is substantially the same as the alignment operation in the laser processing groove forming step. In addition, in this alignment operation, the surface 21a of the functional layer 21 on which the division scheduled line 23 of the semiconductor wafer 2 is formed is located on the lower side, but the imaging means 33 is Since the imaging means is provided with an infrared illuminator, an optical system for capturing infrared rays, and an image pickup device (infrared CCD) for outputting an electric signal corresponding to infrared rays, etc., it transmits through the back surface 2b and divides the line 23 to be divided. can be photographed.

이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(23)을 검출하고, 레이저 광선 조사 위치의 얼라이먼트가 행해졌다면, 도 5의 (a)에서 도시된 바와 같이 척 테이블(31)을 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)가 위치하는 레이저 광선 조사 영역으로 이동시키고, 정해진 분할 예정 라인(23)의 일단(도 5의 (a)에 있어서 좌단)을 레이저 광선 조사 수단(32)의 집광기(322)의 바로 아래에 위치시킨다. 이 때, 분할 예정 라인(23)의 폭 방향 중앙 위치가 집광기(322)의 바로 아래에 위치하도록 위치된다. 그리고, 집광기(322)로부터 기판(20)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 5의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 이송 속도로 이동시킨다. 그리고, 도 5의 (b)에서 도시된 바와 같이 집광기(322)의 조사 위치가 분할 예정 라인(23)의 타단의 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블(31)의 이동을 정지한다. 이 개질층 형성 공정에서는, 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 기판(20)의 내부에 맞춤으로써, 도 5의 (b) 및 도 5의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 기판(20)의 내부에 분할 예정 라인(23)을 따라 개질층(25)이 형성된다. 이와 같이 하여 개질층(25)이 형성되면, 도 5의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 기판(20)에는 개질층(25)으로부터 크랙(26)이 발생하지만, 이 크랙(26)은 기능층(21)을 분단하여 형성된 2줄의 레이저 가공 홈(24, 24) 사이의 범위에서 성장하고, 분할 예정 라인(23)으로부터 벗어난 영역에는 성장하지 않는다.If the division scheduled line 23 formed on the semiconductor wafer 2 held on the chuck table 31 is detected as described above, and alignment of the laser beam irradiation position is performed, in Fig. 5(a) As shown, the chuck table 31 is moved to the laser beam irradiation area in which the condenser 322 of the laser beam irradiating means 32 for irradiating the laser beam is located, and one end of the predetermined dividing line 23 (FIG. 5) In (a), the left end) is positioned directly below the condenser 322 of the laser beam irradiating means 32 . At this time, the width direction central position of the dividing line 23 is positioned so as to be located directly below the light collector 322 . Then, while irradiating a pulsed laser beam having a wavelength having a transmittance to the substrate 20 from the condenser 322, the chuck table 31 is moved in the direction indicated by the arrow X1 in FIG. . And, when the irradiation position of the light concentrator 322 reaches the position of the other end of the dividing line 23 as shown in FIG. 5(b), the irradiation of the pulse laser beam is stopped and the chuck table 31 is used. stop the movement of In this modified layer forming process, the light-converging point P of the pulsed laser beam is aligned with the inside of the substrate 20 of the semiconductor wafer 2, so that as shown in FIGS. 5(b) and 5(c) Similarly, the modified layer 25 is formed along the dividing line 23 inside the substrate 20 of the semiconductor wafer 2 . When the modified layer 25 is formed in this way, cracks 26 are generated from the modified layer 25 in the substrate 20 of the semiconductor wafer 2 as shown in FIG. Reference numeral 26 grows in the range between the two laser processing grooves 24 and 24 formed by dividing the functional layer 21 , and does not grow in a region deviating from the division scheduled line 23 .

전술한 개질층 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(23)을 따라 실시한다.The above-described modified layer forming process is performed along all the division lines 23 formed on the semiconductor wafer 2 .

상기 개질층 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.The processing conditions in the said modified layer formation process are set as follows, for example.

광원 : LD 여기 Q 스위치 Nd: YVO4 스레이저Light Source: LD Excitation Q Switch Nd: YVO4 Laser

파장 : 1064 ㎚Wavelength: 1064 nm

출력 : 0.5 WOutput: 0.5 W

반복 주파수 : 100 kHzRepetition frequency: 100 kHz

집광 스폿 직경 : φ 1 ㎛Condensing spot diameter: φ 1 μm

가공 이송 속도 : 200 ㎜/초Machining feed rate: 200 mm/sec

전술한 개질층 형성 공정을 실시했다면, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 즉, 도 6의 (a) 및 (b)에 도시된 바와 같이 상기 개질층 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 환상 프레임(F)에 장착된 다이싱 테이프(T)에 접착한다. 또한, 도 6의 (a) 및 (b)에 도시된 실시형태에 있어서는, 환상 프레임(F)에 장착된 다이싱 테이프(T)에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 접착하는 예를 나타내었지만, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 다이싱 테이프(T)를 접착함과 함께 다이싱 테이프(T)의 외주부를 환상 프레임(F)에 동시에 장착하여도 좋다.If the above-described modified layer forming step is performed, a wafer supporting step of adhering a dicing tape to the back surface 20b of the substrate 20 constituting the semiconductor wafer 2 to support the outer periphery of the dicing tape with an annular frame. Conduct. That is, as shown in FIGS. 6A and 6B , the back surface 20b of the substrate 20 constituting the semiconductor wafer 2 on which the modified layer forming process has been performed is mounted on the annular frame F. It is adhered to the dicing tape (T). Further, in the embodiment shown in FIGS. 6A and 6B , the back surface of the substrate 20 constituting the semiconductor wafer 2 on the dicing tape T attached to the annular frame F ( Although the example of bonding 20b) was shown, while bonding the dicing tape T to the back surface 20b of the board|substrate 20 which comprises the semiconductor wafer 2, the outer periphery of the dicing tape T is annular frame. (F) may be installed at the same time.

전술한 웨이퍼 지지 공정을 실시했다면, 다이싱 테이프(T)를 통해 반도체 웨이퍼(2)에 외력을 부여함으로써 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 도 7에 도시된 테이프 확장 장치(4)를 이용하여 실시한다. 도 7에 도시된 테이프 확장 장치(4)는, 상기 환상 프레임(F)을 유지하는 프레임 유지 수단(41)과, 상기 프레임 유지 수단(41)에 유지된 환상 프레임(F)에 장착된 다이싱 테이프(T)를 확장하는 테이프 확장 수단(42)과, 픽업 콜릿(43)을 구비하고 있다. 프레임 유지 수단(41)은, 환상의 프레임 유지 부재(411)와, 상기 프레임 유지 부재(411)의 외주에 배치된 고정 수단으로서의 복수의 클램프(412)로 이루어져 있다. 프레임 유지 부재(411)의 상면은 환상 프레임(F)을 배치하는 배치면(411a)을 형성하고 있고, 이 배치면(411a) 상에 환상 프레임(F)이 배치된다. 그리고, 배치면(411a) 상에 배치된 환상 프레임(F)은, 클램프(412)에 의해 프레임 유지 부재(411)에 고정된다. 이와 같이 구성된 프레임 유지 수단(41)은, 테이프 확장 수단(42)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.If the above-described wafer support step has been performed, a division step of dividing the semiconductor wafer 2 into individual devices by applying an external force to the semiconductor wafer 2 via the dicing tape T is performed. This division process is implemented using the tape expansion apparatus 4 shown in FIG. The tape expanding device 4 shown in Fig. 7 includes a frame holding means 41 for holding the annular frame F, and a dicing mounted on the annular frame F held by the frame holding means 41. A tape expanding means 42 for expanding the tape T, and a pickup collet 43 are provided. The frame holding means 41 includes an annular frame holding member 411 and a plurality of clamps 412 as fixing means arranged on the outer periphery of the frame holding member 411 . The upper surface of the frame holding member 411 forms an arrangement surface 411a for arranging the annular frame F, and the annular frame F is arranged on the arrangement surface 411a. And the annular frame F arrange|positioned on the mounting surface 411a is fixed to the frame holding member 411 by the clamp 412. The frame holding means 41 comprised in this way is supported so that advancing and retreating in an up-down direction is possible by the tape extending means 42.

테이프 확장 수단(42)은, 상기 환상의 프레임 유지 부재(411)의 내측에 배치되는 확장 드럼(421)을 구비하고 있다. 이 확장 드럼(421)은, 환상 프레임(F)의 내경보다 작고 상기 환상 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(421)은, 하단에 지지 플랜지(422)를 구비하고 있다. 도시된 실시형태에 있어서의 테이프 확장 수단(42)은, 상기 환상의 프레임 유지 부재(411)를 상하 방향으로 진퇴 가능한 지지 수단(423)을 구비하고 있다. 이 지지 수단(423)은, 상기 지지 플랜지(422) 상에 배치된 복수의 에어 실린더(423a)로 이루어져 있고, 그 피스톤 로드(423b)가 상기 환상의 프레임 유지 부재(411)의 하면에 연결된다. 이와 같이 복수의 에어 실린더(423a)로 이루어진 지지 수단(423)은, 도 8의 (a)에 도시된 바와 같이 환상의 프레임 유지 부재(411)를 배치면(411a)이 확장 드럼(421)의 상단과 거의 동일 높이가 되는 기준 위치와, 도 8의 (b)에 도시된 바와 같이 확장 드럼(421)의 상단보다 소정량 아래쪽의 확장 위치 사이를 상하 방향으로 이동시킨다.The tape expanding means 42 includes an expanding drum 421 disposed inside the annular frame holding member 411 . This expansion drum 421 has inner and outer diameters smaller than the inner diameter of the annular frame F and larger than the outer diameter of the semiconductor wafer 2 adhered to the dicing tape T mounted on the annular frame F. . Moreover, the expansion drum 421 is equipped with the support flange 422 at the lower end. The tape expanding means 42 in the illustrated embodiment is provided with a supporting means 423 capable of moving the annular frame holding member 411 in an up-down direction. This supporting means 423 is composed of a plurality of air cylinders 423a disposed on the supporting flange 422 , and the piston rod 423b is connected to the lower surface of the annular frame holding member 411 . . As shown in FIG. 8(a), the supporting means 423 composed of a plurality of air cylinders 423a in this way has an annular frame holding member 411, the mounting surface 411a of the expansion drum 421 As shown in FIG. 8(b) , the reference position at which the height is substantially the same as the upper end and the extension position lower than the upper end of the expansion drum 421 by a predetermined amount are moved in the vertical direction.

이상과 같이 구성된 테이프 확장 장치(4)를 이용하여 실시하는 분할 공정에 대해서 도 8을 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 환상 프레임(F)을, 도 8의 (a)에 도시된 바와 같이 프레임 유지 수단(41)을 구성하는 프레임 유지 부재(411)의 배치면(411a) 상에 배치하고, 클램프(412)에 의해 프레임 유지 부재(411)에 고정한다(프레임 유지 공정). 이 때, 프레임 유지 부재(411)는 도 8의 (a)에 도시된 기준 위치에 위치되어 있다.The division|segmentation process implemented using the tape expansion apparatus 4 comprised as mentioned above is demonstrated with reference to FIG. That is, the frame holding member constituting the frame holding means 41 of the annular frame F to which the dicing tape T to which the semiconductor wafer 2 is adhered is mounted, as shown in Fig. 8A. It arranges on the mounting surface 411a of 411, and is fixed to the frame holding member 411 by the clamp 412 (frame holding process). At this time, the frame holding member 411 is positioned at the reference position shown in FIG. 8A.

전술한 프레임 유지 공정을 실시했다면, 도 8의 (b)에 도시된 바와 같이 테이프 확장 수단(42)을 구성하는 지지 수단(423)으로서의 복수의 에어 실린더(423a)를 작동시켜, 환상의 프레임 유지 부재(411)를 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(411)의 배치면(411a) 상에 고정되어 있는 환상 프레임(F)도 하강하기 때문에, 도 8의 (b)에 도시된 바와 같이 환상 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(421)의 상단 가장자리에 접하여 확장된다(테이프 확장 공정). 이 결과, 다이싱 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)는 방사상으로 인장력이 작용한다. 이와 같이 반도체 웨이퍼(2)에 방사상으로 인장력이 작용하면, 분할 예정 라인(23)을 따라 형성된 개질층(25)은 강도가 저하되고 있기 때문에, 반도체 웨이퍼(2)를 구성하는 기판(20)은 강도가 저하되고 있는 개질층(25)이 파단 기점이 되어 분할 예정 라인(23)을 따라 파단되어 개개의 디바이스(22)로 분할된다. 이 분할 공정에 있어서는, 전술한 개질층 형성 공정에서 개질층(25)으로부터 발생한 크랙(26)이 더욱 성장하지만, 이 크랙(26)은 기능층(21)을 분단하여 형성된 2줄의 레이저 가공 홈(24, 24) 사이의 범위에서 성장하고, 분할 예정 라인(23)으로부터 벗어난 영역에는 성장하지 않으므로 디바이스(22)에 도달하지 않기 때문에, 분할 예정 라인(23)을 따라 분할된 디바이스(22)의 품질을 저하시키는 일은 없다.If the above-described frame holding step is performed, as shown in Fig. 8(b), the plurality of air cylinders 423a as the supporting means 423 constituting the tape expanding means 42 are operated to maintain the annular frame. The member 411 is lowered to the extended position. Accordingly, since the annular frame F fixed on the arrangement surface 411a of the frame holding member 411 is also lowered, the dicing mounted on the annular frame F as shown in Fig. 8(b) . The tape T is expanded in contact with the upper edge of the expansion drum 421 (tape expansion process). As a result, a tensile force is applied radially to the semiconductor wafer 2 adhered to the dicing tape T. When a tensile force is applied radially to the semiconductor wafer 2 in this way, the strength of the modified layer 25 formed along the scheduled division line 23 is lowered. Therefore, the substrate 20 constituting the semiconductor wafer 2 is The modified layer 25 whose strength is lowered becomes a fracture origin and is fractured along the division scheduled line 23 to be divided into individual devices 22 . In this dividing step, the cracks 26 generated from the modified layer 25 in the above-described modified layer forming step further grow, but these cracks 26 are two laser processing grooves formed by dividing the functional layer 21 . Since it grows in a range between (24, 24) and does not grow in a region deviating from the dividing line 23 and thus does not reach the device 22, the division of the divided device 22 along the dividing line 23 is There is no deterioration in quality.

전술한 분할 공정을 실시했다면, 도 9에 도시된 바와 같이 픽업 콜릿(43)을 작동시켜 디바이스(22)를 흡착하고, 다이싱 테이프(T)로부터 박리하여 픽업한다. 또한, 픽업 공정에 있어서는, 개개의 디바이스(22) 사이의 간극(S)이 넓어지고 있기 때문에, 인접한 디바이스(22)와 접촉하지 않고 용이하게 픽업할 수 있다.If the above-described dividing process has been performed, as shown in FIG. 9 , the pickup collet 43 is operated to adsorb the device 22 , and the device 22 is peeled off and picked up from the dicing tape T. As shown in FIG. In addition, in the pick-up process, since the gap S between the individual devices 22 is widened, it can be easily picked up without coming into contact with the adjacent devices 22 .

다음에, 전술한 개질층 형성 공정이 실시된 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 다른 실시형태에 대해서 설명한다.Next, another embodiment in which the semiconductor wafer 2 subjected to the above-described modified layer forming step is divided into individual devices will be described.

우선, 전술한 개질층 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 보호 부재를 접착하는 보호 부재 접착 공정을 실시한다. 즉, 도 10에 도시된 바와 같이 반도체 웨이퍼(2)를 구성하는 기능층(21)에 형성된 디바이스(22)를 보호하기 위해서, 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 보호 부재로서의 보호 테이프(5)를 접착한다. 이 보호 테이프(5)는, 도시된 실시형태에 있어서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다. 또한, 보호 부재 접착 공정은, 전술한 개질층 형성 공정을 실시하기 전에 실시하여도 좋다.First, a protection member bonding step of bonding a protection member to the surface 21a of the functional layer 21 constituting the semiconductor wafer 2 to which the above-described modified layer forming step has been applied is performed. That is, as shown in FIG. 10 , in order to protect the device 22 formed in the functional layer 21 constituting the semiconductor wafer 2 , the surface 21a of the functional layer 21 constituting the semiconductor wafer 2 . ) is adhered with a protective tape 5 as a protective member. In the illustrated embodiment, this protective tape 5 is coated with an acrylic resin paste having a thickness of about 5 µm on the surface of a sheet-like substrate made of polyvinyl chloride (PVC) having a thickness of 100 µm. In addition, you may implement the protective member adhesion|attachment process before implementing the above-mentioned modified layer formation process.

다음에, 반도체 웨이퍼(2)의 기판(20)의 이면(20b)을 연삭하여 정해진 두께로 형성함과 함께 반도체 웨이퍼(2)를 개질층을 파단 기점으로 하여 분할 예정 라인(23)을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 11의 (a)에 도시된 연삭 장치(6)를 이용하여 실시한다. 도 11의 (a)에 도시된 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 상기 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비하고 있다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 11의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전시킨다. 연삭 수단(62)은, 스핀들 하우징(63)과, 상기 스핀들 하우징(63)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(64)과, 상기 회전 스핀들(64)의 하단에 장착된 마운터(65)와, 상기 마운터(65)의 하면에 부착된 연삭 휠(66)을 구비하고 있다. 이 연삭 휠(66)은, 원환 형상의 베이스(67)와, 상기 베이스(67)의 하면에 환상으로 장착된 연삭 지석(68)으로 이루어져 있고, 베이스(67)가 마운터(65)의 하면에 체결 볼트(69)에 의해 부착되어 있다.Next, the back surface 20b of the substrate 20 of the semiconductor wafer 2 is ground to a predetermined thickness, and the semiconductor wafer 2 is individually separated along the division scheduled line 23 using the modified layer as the fracture starting point. The backside grinding process of dividing into a device of This back surface grinding process is implemented using the grinding apparatus 6 shown to Fig.11 (a). The grinding device 6 shown in FIG. 11A includes a chuck table 61 as holding means for holding a workpiece, and a grinding means 62 for grinding the workpiece held by the chuck table 61 . is provided. The chuck table 61 is configured to suck and hold the workpiece on its upper surface, and is rotated in the direction indicated by the arrow A in FIG. 11A by a rotation drive mechanism (not shown). The grinding means (62) includes a spindle housing (63), a rotating spindle (64) rotatably supported by the spindle housing (63) and rotated by a rotating drive mechanism (not shown), and the rotating spindle (64). A mounter (65) mounted on the lower end and a grinding wheel (66) attached to the lower surface of the mounter (65) are provided. This grinding wheel 66 is composed of an annular base 67 and a grinding wheel 68 mounted in an annular shape on the lower surface of the base 67 , and the base 67 is mounted on the lower surface of the mounter 65 . It is attached by fastening bolts (69).

전술한 연삭 장치(6)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 11의 (a)에 도시된 바와 같이 척 테이블(61)의 상면(유지면)에 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 접착되어 있는 보호 테이프(5)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(5)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 반도체 웨이퍼(2)를 보호 테이프(5)를 통해 흡인 유지했다면, 척 테이블(61)을 도 11의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(62)의 연삭 휠(66)을 도 11의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 11의 (b)에 도시된 바와 같이 연삭 지석(68)을 피가공면인 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 접촉시키고, 연삭 휠(66)을 화살표 C로 나타낸 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽(척 테이블(61)의 유지면에 대하여 수직인 방향)으로 소정량 연삭 이송한다. 이 결과, 기판(20)의 이면(20b)이 연삭되어 반도체 웨이퍼(2)는 정해진 두께(예컨대 100 ㎛)로 형성됨과 함께, 개질층(25)이 형성되어 강도가 저하되고 있는 분할 예정 라인(23)을 따라 개개의 디바이스(22)로 분할된다. 이 이면 연삭 공정에 있어서는, 전술한 개질층 형성 공정에 있어서 개질층(25)으로부터 발생한 크랙(26)이 더욱 성장하지만, 이 크랙(26)은 기능층(21)을 분단하여 형성된 2줄의 레이저 가공 홈(24, 24) 사이의 범위에서 성장하고, 분할 예정 라인(23)으로부터 벗어난 영역에는 성장하지 않으므로 디바이스(22)에 도달하지 않기 때문에, 분할 예정 라인(23)을 따라 분할된 디바이스(22)의 품질을 저하시키는 일은 없다.In order to perform the back grinding process using the above-mentioned grinding device 6, as shown in FIG. 11(a), the semiconductor wafer 2 is formed on the upper surface (holding surface) of the chuck table 61. The side of the protective tape 5 adhere|attached to the surface 21a of the functional layer 21 is arrange|positioned. Then, the semiconductor wafer 2 is adsorbed and held on the chuck table 61 via the protective tape 5 by a suction means (not shown) (wafer holding step). Accordingly, in the semiconductor wafer 2 held on the chuck table 61 , the back surface 20b of the substrate 20 is on the upper side. In this way, if the semiconductor wafer 2 is sucked and held on the chuck table 61 through the protective tape 5, the chuck table 61 is moved in the direction indicated by the arrow A in FIG. 11A at 300 rpm, for example. While rotating, the grinding wheel 66 of the grinding means 62 is rotated, for example, at 6000 rpm in the direction indicated by the arrow B in Fig. 11(a), and as shown in Fig. 11(b), the grinding wheel ( 68) is brought into contact with the back surface 20b of the substrate 20 constituting the semiconductor wafer 2 as the surface to be processed, and the grinding wheel 66 is moved downward at a grinding feed rate of, for example, 1 µm/sec, as indicated by the arrow C. (a direction perpendicular to the holding surface of the chuck table 61) by grinding and feeding by a predetermined amount. As a result, the back surface 20b of the substrate 20 is ground to form the semiconductor wafer 2 to a predetermined thickness (for example, 100 μm), and the modified layer 25 is formed to reduce the strength of the dividing line ( 23 ) into individual devices 22 . In this backside grinding step, the cracks 26 generated from the modified layer 25 in the above-described modified layer forming step further grow, but these cracks 26 are formed by dividing the functional layer 21 by two laser lines. Since it grows in the range between the machining grooves 24 and 24 and does not reach the device 22 because it does not grow in an area deviating from the dividing line 23 , the device 22 divided along the dividing line 23 . ) does not degrade the quality of

전술한 이면 연삭 공정을 실시했다면, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지함과 함께 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 접착되어 있는 보호 부재로서의 보호 테이프(5)를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 12에 도시된 바와 같이 상기 개질층 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 환상 프레임(F)에 장착된 다이싱 테이프(T)에 접착한다. 그리고, 기능층(21)의 표면(21a)에 접착되어 있는 보호 테이프(5)를 박리한다.If the above-mentioned backside grinding process has been performed, the dicing tape is adhered to the backside 20b of the substrate 20 constituting the semiconductor wafer 2, and the outer periphery of the dicing tape is supported by the annular frame, and the semiconductor wafer ( A wafer supporting step of peeling off the protective tape 5 as a protective member adhered to the surface 21a of the functional layer 21 constituting 2) is performed. That is, as shown in FIG. 12 , the back surface 20b of the substrate 20 constituting the semiconductor wafer 2 on which the modified layer forming process has been performed is applied to the dicing tape T mounted on the annular frame F. Adhere. And the protective tape 5 adhered to the surface 21a of the functional layer 21 is peeled.

전술한 바와 같이 웨이퍼 지지 공정을 실시했다면, 분할 예정 라인(23)을 따라 분할된 디바이스(22)를 다이싱 테이프(T)로부터 박리하여 픽업하는 픽업 공정으로 반송된다. 이 픽업 공정은 상기 도 7에 도시된 테이프 확장 장치(4)를 이용하여 도 9에 도시된 바와 같이 실시할 수 있다.If the wafer support process has been performed as described above, the device 22 divided along the division schedule line 23 is peeled off from the dicing tape T and transported to the pickup process for picking up. This pickup process may be performed as shown in FIG. 9 using the tape expansion device 4 shown in FIG. 7 .

2 : 반도체 웨이퍼
20 : 기판
21 : 기능층
22 : 디바이스
23 : 분할 예정 라인
3 : 레이저 가공 홈 형성 공정을 실시하는 레이저 가공 장치
30 : 개질층 형성 공정을 실시하는 레이저 가공 장치
31 : 척 테이블
32 : 레이저 광선 조사 수단
322 : 집광기
4 : 테이프 확장 장치
41 : 프레임 유지 수단
42 : 테이프 확장 수단
43 : 픽업 콜릿
5 : 보호 테이프
6 : 연삭 장치
61 : 척 테이블
62 : 연삭 수단
66 : 연삭 휠
F : 환상 프레임
T : 다이싱 테이프2: semiconductor wafer
20: substrate
21: functional layer
22: device
23: line to be split
3: Laser processing apparatus performing a laser processing groove forming process
30: laser processing apparatus for performing a modified layer forming process
31: chuck table
32: laser beam irradiation means
322 : condenser
4: Tape expansion unit
41: frame holding means
42: tape extension means
43: pick-up collet
5: protective tape
6: grinding device
61: chuck table
62: grinding means
66: grinding wheel
F: annular frame
T: dicing tape

Claims (3)

기판의 표면에 적층된 기능층이 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획되고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼의 가공 방법으로서,
기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인에 있어서의 폭 방향 중앙의 양측을 따라 조사하고, 상기 분할 예정 라인 내에 적어도 2개의 레이저 가공 홈을 형성하고 상기 레이저 가공 홈 사이에는 기능층이 잔존하도록 함으로써 상기 분할 예정 라인 내의 기능층을 상기 적어도 2개의 레이저 가공 홈에 의해 분단하는 레이저 가공 홈 형성 공정과,
기판에 대하여 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 이면측으로부터 분할 예정 라인을 따라 조사하고, 기판의 내부에 분할 예정 라인을 따라 파단 기점이 되는 개질층을 형성하는 개질층 형성 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.A method of processing a wafer in which a functional layer laminated on the surface of a substrate is partitioned by a plurality of division lines formed in a grid pattern, and devices are formed in a plurality of regions partitioned by the plurality of division lines,
A laser beam of a wavelength having absorptivity to the functional layer is irradiated along both sides of the center in the width direction in a line to be divided, and at least two laser processing grooves are formed in the line to be divided, and a functional layer is formed between the laser processing grooves. a laser processing groove forming step of dividing the functional layer in the scheduled division line by the at least two laser processing grooves by allowing this to remain;
A modified layer forming step of irradiating a laser beam having a wavelength having transparency to the substrate along a division line from the back side of the wafer, and forming a modified layer serving as a fracture origin along the division line inside the substrate Wafer processing method characterized in that. 제1항에 있어서, 상기 개질층 형성 공정을 실시한 후에, 웨이퍼의 기판의 이면에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지하는 웨이퍼 지지 공정과, 다이싱 테이프를 통해 웨이퍼에 외력을 부여함으로써 웨이퍼를 개개의 디바이스로 분할하는 분할 공정을 실시하는 웨이퍼의 가공 방법.The wafer support process according to claim 1, wherein, after performing the modified layer forming process, a dicing tape is adhered to the back surface of the substrate of the wafer to support the outer periphery of the dicing tape with an annular frame; A wafer processing method in which a division step of dividing the wafer into individual devices is performed by applying an external force to the wafer. 제1항에 있어서, 상기 개질층 형성 공정을 실시하기 전 또는 실시한 후에 웨이퍼의 기능층의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 상기 보호 부재 접착 공정이 실시된 후에 웨이퍼의 기판의 이면을 연삭하여 정해진 두께로 형성함과 함께 웨이퍼를 개질층을 파단 기점으로 하여 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정과, 웨이퍼의 기판의 이면에 다이싱 테이프를 접착하여 다이싱 테이프의 외주부를 환상 프레임에 의해 지지함과 함께 웨이퍼의 기능층의 표면에 접착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 실시하는 웨이퍼의 가공 방법.The back surface of the substrate of the wafer according to claim 1, wherein a protection member bonding step of adhering a protection member to the surface of the functional layer of the wafer before or after the modifying layer forming step is performed, and after the protection member bonding step is performed A backside grinding process of dividing the wafer into individual devices along a line to be divided using the modified layer as a fracture starting point, and a dicing tape by adhering a dicing tape to the backside of the wafer substrate A wafer processing method comprising a wafer supporting step of peeling a protective member adhered to the surface of a functional layer of the wafer while supporting the outer periphery of the wafer with an annular frame.
KR1020150088915A 2014-07-08 2015-06-23 Wafer processing method KR102272434B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014140432A JP6305853B2 (en) 2014-07-08 2014-07-08 Wafer processing method
JPJP-P-2014-140432 2014-07-08

Publications (2)

Publication Number Publication Date
KR20160006109A KR20160006109A (en) 2016-01-18
KR102272434B1 true KR102272434B1 (en) 2021-07-01

Family

ID=55101190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088915A KR102272434B1 (en) 2014-07-08 2015-06-23 Wafer processing method

Country Status (4)

Country Link
JP (1) JP6305853B2 (en)
KR (1) KR102272434B1 (en)
CN (1) CN105261560B (en)
TW (1) TWI650809B (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6608713B2 (en) * 2016-01-19 2019-11-20 株式会社ディスコ Wafer processing method
JP6721420B2 (en) * 2016-06-02 2020-07-15 株式会社ディスコ Leakage light detection method
JP6731793B2 (en) * 2016-06-08 2020-07-29 株式会社ディスコ Wafer processing system
JP6749727B2 (en) * 2016-10-14 2020-09-02 株式会社ディスコ Inspection wafer and method of using inspection wafer
JP6760820B2 (en) * 2016-11-01 2020-09-23 株式会社ディスコ Scratch detection method
KR102399356B1 (en) * 2017-03-10 2022-05-19 삼성전자주식회사 Substrate, method of sawing substrate, and semiconductor device
JP6821261B2 (en) * 2017-04-21 2021-01-27 株式会社ディスコ Processing method of work piece
CN108381042A (en) * 2018-03-23 2018-08-10 伊欧激光科技（苏州）有限公司 Chip processing system and wafer processing method
JP7027234B2 (en) * 2018-04-16 2022-03-01 株式会社ディスコ Wafer processing method
JP7139037B2 (en) * 2018-05-11 2022-09-20 株式会社ディスコ Chip manufacturing method
JP7154860B2 (en) * 2018-07-31 2022-10-18 株式会社ディスコ Wafer processing method
US20220040800A1 (en) * 2018-12-21 2022-02-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
KR20210100168A (en) * 2018-12-21 2021-08-13 도쿄엘렉트론가부시키가이샤 Substrate processing apparatus and substrate processing method
CN111618439A (en) * 2019-02-28 2020-09-04 三星钻石工业株式会社 Method and apparatus for dicing semiconductor substrate, and method and apparatus for removing coating film
JP2023108398A (en) * 2022-01-25 2023-08-04 浜松ホトニクス株式会社 Laser processing method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196641A (en) 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd Laser machining method of wafer
JP2011187479A (en) * 2010-03-04 2011-09-22 Disco Corp Wafer processing method
JP2012024784A (en) 2010-07-20 2012-02-09 Disco Corp Optical device and laser beam machining apparatus having the same
JP2012089709A (en) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd Method for dividing workpiece
JP2012114322A (en) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd Dicing method of semiconductor wafer
JP2012199399A (en) * 2011-03-22 2012-10-18 Panasonic Corp Laser processing method and laser processing apparatus
JP5284651B2 (en) 2008-01-29 2013-09-11 株式会社ディスコ Wafer processing method
JP2014069981A (en) 2012-09-28 2014-04-21 Shibaura Mechatronics Corp Substrate processing device and substrate processing method
JP2014099522A (en) 2012-11-15 2014-05-29 Disco Abrasive Syst Ltd Processing method of tabular object

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (en) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 Cutting origin region forming method and workpiece cutting method
JP4571850B2 (en) * 2004-11-12 2010-10-27 東京応化工業株式会社 Protective film agent for laser dicing and wafer processing method using the protective film agent
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
JP2009021476A (en) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd Wafer dividing method
JP5770446B2 (en) * 2010-09-30 2015-08-26 株式会社ディスコ Split method
JP5995428B2 (en) * 2011-11-11 2016-09-21 株式会社ディスコ Manufacturing method of chip with cover
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196641A (en) 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd Laser machining method of wafer
JP5284651B2 (en) 2008-01-29 2013-09-11 株式会社ディスコ Wafer processing method
JP2011187479A (en) * 2010-03-04 2011-09-22 Disco Corp Wafer processing method
JP2012024784A (en) 2010-07-20 2012-02-09 Disco Corp Optical device and laser beam machining apparatus having the same
JP2012089709A (en) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd Method for dividing workpiece
JP2012114322A (en) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd Dicing method of semiconductor wafer
JP2012199399A (en) * 2011-03-22 2012-10-18 Panasonic Corp Laser processing method and laser processing apparatus
JP2014069981A (en) 2012-09-28 2014-04-21 Shibaura Mechatronics Corp Substrate processing device and substrate processing method
JP2014099522A (en) 2012-11-15 2014-05-29 Disco Abrasive Syst Ltd Processing method of tabular object

Also Published As

Publication number Publication date
KR20160006109A (en) 2016-01-18
JP2016018881A (en) 2016-02-01
JP6305853B2 (en) 2018-04-04
TW201603130A (en) 2016-01-16
CN105261560A (en) 2016-01-20
TWI650809B (en) 2019-02-11
CN105261560B (en) 2019-09-17

Similar Documents

Publication Publication Date Title
KR102272434B1 (en) Wafer processing method
TWI598950B (en) Wafer processing methods
JP5307612B2 (en) Processing method of optical device wafer
KR101595580B1 (en) Processing method of optical device wafer
KR102198123B1 (en) Method for processing wafer
KR20150142597A (en) Wafer machining method
JP2011187479A (en) Wafer processing method
KR20160072775A (en) Method of machining wafer
JP5992731B2 (en) Wafer processing method
KR20160046726A (en) Wafer processing method
JP6189208B2 (en) Wafer processing method
JP2008294191A (en) Wafer dividing method
JP2013008831A (en) Processing method of wafer
KR20140126247A (en) Wafer machining method
JP2007305687A (en) Dicing method and dicing device of wafer
KR20170049397A (en) Wafer processing method
KR20150140215A (en) Wafer machining method
KR20180050225A (en) Method for processing wafer
KR102409135B1 (en) Wafer machining method
KR20180048376A (en) Method for processing wafer
KR102256562B1 (en) Machining method of laminated substrate
JP2011151070A (en) Processing method for wafer
JP2008311404A (en) Working method of wafer
JP2016086089A (en) Wafer processing method
JP2015023135A (en) Wafer processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant