JP2011151070A - Processing method for wafer - Google Patents

Processing method for wafer Download PDF

Info

Publication number
JP2011151070A
JP2011151070A JP2010009176A JP2010009176A JP2011151070A JP 2011151070 A JP2011151070 A JP 2011151070A JP 2010009176 A JP2010009176 A JP 2010009176A JP 2010009176 A JP2010009176 A JP 2010009176A JP 2011151070 A JP2011151070 A JP 2011151070A
Authority
JP
Japan
Prior art keywords
wafer
street
deteriorated layer
grinding
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010009176A
Other languages
Japanese (ja)
Other versions
JP2011151070A5 (en
Inventor
Masaru Nakamura
勝 中村
Yasukichi Yuhira
泰吉 湯平
Hideki Koshimizu
秀輝 小清水
Hajime Takeshita
元 竹下
Takuya Mihara
拓也 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2010009176A priority Critical patent/JP2011151070A/en
Priority to CN2011100035026A priority patent/CN102152413A/en
Publication of JP2011151070A publication Critical patent/JP2011151070A/en
Publication of JP2011151070A5 publication Critical patent/JP2011151070A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a processing method for a wafer that removes an altered layer on a side face without cracking peripheral edges of individual devices. <P>SOLUTION: The processing method includes a wafer grinding process of grinding a reverse surface of the wafer 2 so that the wafer has a predetermined thickness, an altered layer forming process of forming the altered layer having a depth, which does not reach a finish thickness of a device, in the wafer 2 from a top surface of the wafer along a street by irradiating the reverse surface side of the wafer 2 with a laser light beam which is transmissive in the wafer 2 along the street, a wafer dividing process of dividing the wafer 2 into the individual devices 22 along the street where the altered layer is formed by applying external force to the wafer 2, and an altered layer removing process of removing the altered layer by grinding the reverse surface of the wafer 2 to form the devices to the finish thickness, the altered layer removing process being performed using a grinding wheel 321 having diamond abrasive grains of 0.5 to 7 μm in grain size fixed with a vitrified bond. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って個々のデバイスに分割するウエーハの加工方法に関する。   The present invention relates to a wafer processing method in which a wafer in which devices are formed in a plurality of regions partitioned by streets formed in a lattice shape on the surface is divided into individual devices along the streets.

半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。また、サファイア基板や炭化珪素基板の表面に窒化ガリウム系化合物半導体等が積層された光デバイスウエーハもストリートに沿って切断することにより個々の発光ダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。   In the semiconductor device manufacturing process, a plurality of regions are partitioned by dividing lines called streets arranged in a lattice pattern on the surface of a substantially wafer-shaped semiconductor wafer, and devices such as ICs, LSIs, etc. are partitioned in the partitioned regions. Form. Then, the semiconductor wafer is cut along the streets to divide the region in which the device is formed to manufacture individual devices. In addition, an optical device wafer in which a gallium nitride compound semiconductor or the like is laminated on the surface of a sapphire substrate or silicon carbide substrate is also divided into optical devices such as individual light emitting diodes and laser diodes by cutting along the streets. Widely used.

ウエーハをストリートに沿って分割する方法として、ウエーハに対して透過性を有するパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法が試みられている。このレーザー加工方法を用いた分割方法は、ウエーハの一方の面側から内部に集光点を合わせてウエーハに対して透過性を有する波長のパルスレーザー光線をストリートに沿って照射し、ウエーハの内部にストリートに沿って変質層を連続的に形成し、この変質層が形成されることによって強度が低下したストリートに沿って外力を加えることにより、ウエーハを個々のデバイスに分割するものである。(例えば、特許文献1参照。)   As a method of dividing the wafer along the street, a laser processing method has been attempted in which a pulsed laser beam having transparency to the wafer is used, and the focused laser beam is aligned within the region to be divided and irradiated with the pulsed laser beam. . The dividing method using this laser processing method is to irradiate the inside of the wafer with a pulsed laser beam having a wavelength that is transparent to the wafer by aligning the condensing point from one side of the wafer to the inside. An altered layer is continuously formed along the street, and an external force is applied along the street whose strength is reduced by the formation of the altered layer, thereby dividing the wafer into individual devices. (For example, refer to Patent Document 1.)

しかるに、上記特許文献1に記載された分割方法によって分割された個々のデバイスの側面には変質層が残存するため、デバイスの抗折強度が低下してデバイスの品質を低下させるという問題がある。特に、光デバイスにおいては、側面に変質層が残存すると光デバイスが発する光が変質した部分に吸収されて輝度が低下するという問題もある。   However, since the deteriorated layer remains on the side surfaces of the individual devices divided by the dividing method described in Patent Document 1, there is a problem that the bending strength of the device is lowered and the quality of the device is lowered. In particular, in the optical device, when the deteriorated layer remains on the side surface, there is a problem that the light emitted from the optical device is absorbed by the deteriorated portion and the luminance is lowered.

このような問題を解消するために、ウエーハに対して透過性を有するレーザー光線をストリートに沿って照射することによりウエーハの裏面から所定厚さの変質層を形成し、ウエーハを変質層が形成されたストリートに沿って分割した後に、ウエーハの裏面を研削し変質層を除去するウエーハの加工方法が提案されている。(例えば、特許文献2参照。)   In order to solve such problems, an altered layer having a predetermined thickness was formed from the back surface of the wafer by irradiating the wafer with a laser beam having transparency to the wafer, and the altered layer was formed on the wafer. A wafer processing method has been proposed in which after dividing along the street, the rear surface of the wafer is ground to remove the deteriorated layer. (For example, see Patent Document 2.)

特許第3408805号Japanese Patent No. 3408805 特開2005−86161号公報JP 2005-86161 A

上記特許文献2に開示されたウエーハの加工方法のように、既に個々のデバイスに分割されたウエーハの裏面を研削砥石で研削すると、分割されたデバイスの周縁に作用する砥石の衝撃力によってデバイスの周縁に割れが発生してデバイスを損傷する場合がある。また、水晶で形成されたウエーハを上述したようにウエーハに対して透過性を有する波長のレーザー光線をストリートに沿って照射することによりウエーハの裏面から所定厚さの変質層を形成し、ウエーハを変質層が形成されたストリートに沿って分割した後に、ウエーハの裏面を研削し変質層を除去することによりカバーガラスを製造する場合にも同様の問題が生ずる。   When the back surface of a wafer that has already been divided into individual devices is ground with a grinding wheel as in the wafer processing method disclosed in Patent Document 2 above, the impact force of the grindstone acting on the peripheral edge of the divided device causes The device may be damaged by cracking at the periphery. In addition, as described above, a wafer formed of quartz is irradiated with a laser beam having a wavelength that is transmissive to the wafer along the street, thereby forming an altered layer having a predetermined thickness from the back surface of the wafer, thereby altering the wafer. The same problem occurs when manufacturing a cover glass by grinding the back surface of the wafer and removing the deteriorated layer after dividing along the street where the layer is formed.

本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、個々のデバイスの周縁に割れを発生させることなく側面の変質層を除去することができるウエーハの加工方法を提供することにある。   The present invention has been made in view of the above-mentioned facts, and its main technical problem is to provide a wafer processing method capable of removing a deteriorated layer on the side surface without causing cracks in the peripheral edge of each device. It is in.

上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って分割するウエーハの加工方法であって、
ウエーハの裏面を研削してウエーハの厚みを所定の厚みに形成するウエーハ研削工程と、
該ウエーハ研削工程が実施されたウエーハの裏面側からウエーハに対して透過性を有するレーザー光線をストリートに沿って照射し、ウエーハの内部にストリートに沿ってウエーハの表面からデバイスの仕上がり厚みに至らない深さの変質層を形成する変質層形成工程と、
該変質層形成工程が実施されたウエーハに外力を付与し、ウエーハを変質層が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割行程と、
該ウエーハ分割行程が実施されたウエーハの裏面を研削し、ウエーハをデバイスの仕上がり厚みに形成することにより変質層を除去する変質層除去工程と、を含み、
該変質層除去工程は、粒径が0.5〜7μmのダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石を用いて実施する、
ことを特徴とするウエーハの加工方法が提供される。
In order to solve the above-mentioned main technical problem, according to the present invention, a wafer processing method for dividing a wafer in which devices are formed in a plurality of regions partitioned by streets formed in a lattice shape on the surface along the streets. There,
A wafer grinding process in which the back surface of the wafer is ground to form a wafer having a predetermined thickness;
A laser beam that is transparent to the wafer is irradiated along the street from the back side of the wafer on which the wafer grinding process has been performed, and the depth inside the wafer along the street does not reach the finished thickness of the device from the wafer surface. A deteriorated layer forming step for forming a deteriorated layer;
Wafer dividing step of applying an external force to the wafer on which the deteriorated layer forming step has been performed and dividing the wafer into individual devices along the street on which the deteriorated layer is formed;
A deteriorated layer removing step of removing the deteriorated layer by grinding the back surface of the wafer subjected to the wafer dividing step and forming the wafer in a finished thickness of the device,
The deteriorated layer removing step is performed using a grinding wheel in which diamond abrasive grains having a particle diameter of 0.5 to 7 μm are fixed with vitrified bonds.
A method for processing a wafer is provided.

本発明においては、変質層が形成されたストリートに沿って個々のデバイスに分割する分割行程が実施されたウエーハの裏面を研削し、ウエーハをデバイスの仕上がり厚みに形成することにより変質層を除去する変質層除去工程は、粒径が0.5〜7μmのダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石を用いて実施するので、ウエーハが個々のデバイスに分割されていても、分割されたデバイスの周縁に作用する砥石の衝撃力が小さいため、デバイスに割れが発生することはない。   In the present invention, the deteriorated layer is removed by grinding the back surface of the wafer that has been subjected to the dividing process of dividing into individual devices along the street where the deteriorated layer is formed, and forming the wafer to the finished thickness of the device. Since the deteriorated layer removing step is performed using a grinding wheel in which diamond abrasive grains having a particle diameter of 0.5 to 7 μm are fixed with vitrified bonds, even if the wafer is divided into individual devices, Since the impact force of the grindstone acting on the peripheral edge is small, the device does not crack.

ウエーハとしての半導体ウエーハを示す斜視図および要部拡大断面図。The perspective view and principal part expanded sectional view which show the semiconductor wafer as a wafer. 図1に示す半導体ウエーハの表面を環状のフレームに装着されたダイシングテープに貼着した状態を示す斜視図。The perspective view which shows the state which affixed the surface of the semiconductor wafer shown in FIG. 1 on the dicing tape with which the cyclic | annular flame | frame was mounted | worn. 本発明によるウエーハの加工方法におけるウエーハ研削工程の説明図。Explanatory drawing of the wafer grinding process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における変質層形成工程を実施するためのレーザー加工装置の要部斜視図。The principal part perspective view of the laser processing apparatus for implementing the deteriorated layer formation process in the processing method of the wafer by this invention. 本発明による光デバイスウエーハの加工方法における変質層形成工程の説明図。Explanatory drawing of the deteriorated layer formation process in the processing method of the optical device wafer by this invention. 本発明によるウエーハの加工方法におけるウエーハ分割工程を実施するための分割装置の斜視図。The perspective view of the dividing apparatus for implementing the wafer division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法におけるウエーハ分割工程の説明図。Explanatory drawing of the wafer division | segmentation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における変質層除去工程の説明図。Explanatory drawing of the deteriorated layer removal process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における変質層除去工程が実施された半導体ウエーハの要部を拡大して示す断面図。Sectional drawing which expands and shows the principal part of the semiconductor wafer in which the deteriorated layer removal process in the processing method of the wafer by this invention was implemented. 本発明によるウエーハの加工方法におけるウエーハ移し替え工程の説明図。Explanatory drawing of the wafer transfer process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法におけるピックアップ工程を実施するためのピックアップ装置の斜視図。The perspective view of the pick-up apparatus for implementing the pick-up process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法におけるピックアップ工程の説明図。Explanatory drawing of the pick-up process in the processing method of the wafer by this invention.

以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.

図1には、本発明によるウエーハの加工方法によって加工されるウエーハとしての半導体ウエーハの斜視図および要部を拡大して示す断面図が示されている。図1の(a)および(b)に示す半導体ウエーハ2はシリコンウエーハからなり、例えば厚みが600μmのシリコン基板20の表面に絶縁膜と回路を形成する機能膜が積層されたデバイス層21によって複数のIC、LSI等のデバイス22がマトリックス状に形成されている。そして、各デバイス22は、格子状に形成されたストリート23によって区画されている。デバイス層21は厚みが例えば10μmに形成されている。以下、この半導体ウエーハ2をストリート23に沿って個々のデバイス22に分割する加工方法について説明する。   FIG. 1 shows a perspective view of a semiconductor wafer as a wafer processed by the wafer processing method according to the present invention and a cross-sectional view showing an enlarged main part. A semiconductor wafer 2 shown in FIGS. 1A and 1B is made of a silicon wafer. For example, a plurality of device layers 21 are formed by laminating an insulating film and a functional film for forming a circuit on the surface of a silicon substrate 20 having a thickness of 600 μm. The devices 22 such as IC and LSI are formed in a matrix. Each device 22 is partitioned by streets 23 formed in a lattice shape. The device layer 21 is formed with a thickness of 10 μm, for example. Hereinafter, a processing method for dividing the semiconductor wafer 2 into the individual devices 22 along the streets 23 will be described.

先ず、半導体ウエーハの表面に形成されたデバイスを保護するために、半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程を実施する。即ち、図2に示すように金属材によって形成された環状のフレームFに装着された保護部材としてのダイシングテープTの表面に半導体ウエーハ2の表面2aを貼着する。なお、上記ダイシングテープTは、図示の実施形態においては厚さが100μmのポリ塩化ビニル(PVC)からなるシート基材の表面にアクリル樹脂系の糊が厚さ5μm程度塗布されている。この糊は紫外線を照射することによって粘着力が低下する性質を有するものが用いられている。   First, in order to protect the device formed on the surface of the semiconductor wafer, a protective member attaching step for attaching a protective member to the surface of the semiconductor wafer is performed. That is, as shown in FIG. 2, the surface 2a of the semiconductor wafer 2 is adhered to the surface of a dicing tape T as a protective member mounted on an annular frame F formed of a metal material. In the illustrated embodiment, the dicing tape T has an acrylic resin paste of about 5 μm thick on the surface of a sheet base material made of polyvinyl chloride (PVC) having a thickness of 100 μm. This glue has a property of reducing the adhesive strength when irradiated with ultraviolet rays.

上述した保護部材貼着工程を実施することにより半導体ウエーハ2の表面2aを環状のフレームFに装着されたダイシングテープTに貼着したならば、ウエーハの裏面を研削してウエーハの厚みを所定の厚みに形成するウエーハ研削工程を実施する。このウエーハ研削工程は、図3に示す研削装置3を用いて実施する。図3に示す研削装置3は、被加工物を保持するチャックテーブル31と、該チャックテーブル31に保持された被加工物を研削するための研削砥石321を備えた研削ホイール32を具備している。なお、チャックテーブル31は、被加工物を保持する中央部が高く形成され、外周部が中央部より低く形成されている。また、研削砥石321は、粒径が40〜50μmで集中度50のダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石が用いられている。このように構成された研削装置3を用いて上記ウエーハ研削工程を実施するには、図3に示すように研削装置3のチャックテーブル31上に上述した半導体ウエーハ2のダイシングテープT側を載置するとともに、環状のフレームFをチャックテーブル31の外周部に載置し、図示しない吸引手段を作動することによってチャックテーブル31上に半導体ウエーハ2および環状のフレームFを吸引保持する。従って、チャックテーブル31上に保持された半導体ウエーハ2は、シリコン基板20の裏面20bが上側となる。このようにして、チャックテーブル31上に半導体ウエーハ2を吸引保持したならば、チャックテーブル31を矢印31aで示す方向に例えば300rpmで回転しつつ、研削ホイール32を矢印32aで示す方向に例えば6000rpmで回転せしめて半導体ウエーハ2を構成するシリコン基板20の裏面20bに接触するとともに、研削ホイール32を矢印32bで示す方向に例えば3μm/秒の研削送り速度で例えば410μm研削送りする。この結果、シリコン基板20の裏面20bが研削されて、半導体ウエーハ2は所定の厚み(図示の実施形態においては200μm)に形成される。   If the surface 2a of the semiconductor wafer 2 is attached to the dicing tape T attached to the annular frame F by carrying out the protective member attaching step described above, the back surface of the wafer is ground to obtain a predetermined thickness of the wafer. A wafer grinding process is performed to form a thickness. This wafer grinding process is carried out using a grinding apparatus 3 shown in FIG. A grinding apparatus 3 shown in FIG. 3 includes a grinding wheel 32 including a chuck table 31 that holds a workpiece and a grinding wheel 321 for grinding the workpiece held on the chuck table 31. . Note that the chuck table 31 is formed such that the central portion for holding the workpiece is high and the outer peripheral portion is lower than the central portion. As the grinding wheel 321, a grinding wheel is used in which diamond abrasive grains having a particle size of 40 to 50 μm and a concentration degree of 50 are fixed with vitrified bonds. In order to perform the wafer grinding process using the grinding apparatus 3 configured as described above, the dicing tape T side of the semiconductor wafer 2 is placed on the chuck table 31 of the grinding apparatus 3 as shown in FIG. At the same time, the annular frame F is placed on the outer periphery of the chuck table 31 and the suction means (not shown) is operated to suck and hold the semiconductor wafer 2 and the annular frame F on the chuck table 31. Accordingly, in the semiconductor wafer 2 held on the chuck table 31, the back surface 20b of the silicon substrate 20 is on the upper side. When the semiconductor wafer 2 is sucked and held on the chuck table 31 in this manner, the grinding wheel 32 is rotated in the direction indicated by the arrow 32a at, for example, 6000 rpm while the chuck table 31 is rotated in the direction indicated by the arrow 31a at, for example, 300 rpm. It rotates and contacts the back surface 20b of the silicon substrate 20 constituting the semiconductor wafer 2, and the grinding wheel 32 is ground and fed, for example, 410 μm at a grinding feed rate of 3 μm / second in the direction indicated by the arrow 32b. As a result, the back surface 20b of the silicon substrate 20 is ground, and the semiconductor wafer 2 is formed to a predetermined thickness (200 μm in the illustrated embodiment).

上述したウエーハ研削工程を実施したならば、ウエーハの裏面側からウエーハに対して透過性を有するレーザー光線をストリートに沿って照射しウエーハの内部にストリートに沿ってウエーハの表面からデバイスの仕上がり厚みに至らない深さの変質層を形成する変質層形成工程を実施する。この変質層形成工程は、図4に示すレーザー加工装置4を用いて実施する。図4に示すレーザー加工装置4は、被加工物を保持するチャックテーブル41と、該チャックテーブル41上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段42と、チャックテーブル41上に保持された被加工物を撮像する撮像手段43を具備している。チャックテーブル41は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図4において矢印Xで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図4において矢印Yで示す割り出し送り方向に移動せしめられるようになっている。   When the wafer grinding process described above is performed, a laser beam having transparency to the wafer is irradiated along the street from the back side of the wafer, and the finished thickness of the device is reached from the wafer surface along the street inside the wafer. A deteriorated layer forming step for forming a deteriorated layer having no depth is performed. This deteriorated layer forming step is performed using a laser processing apparatus 4 shown in FIG. The laser processing apparatus 4 shown in FIG. 4 has a chuck table 41 that holds a workpiece, laser beam irradiation means 42 that irradiates a workpiece held on the chuck table 41 with a laser beam, and a chuck table 41 that holds the workpiece. An image pickup means 43 for picking up an image of the processed workpiece is provided. The chuck table 41 is configured to suck and hold a workpiece. The chuck table 41 is moved in a processing feed direction indicated by an arrow X in FIG. 4 by a processing feed means (not shown) and is also shown in FIG. 4 by an index feed means (not shown). It can be moved in the index feed direction indicated by the arrow Y.

上記レーザー光線照射手段42は、実質上水平に配置された円筒形状のケーシング421を含んでいる。ケーシング421内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング421の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器422が装着されている。なお、レーザー光線照射手段42は、集光器422によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段(図示せず)を備えている。   The laser beam application means 42 includes a cylindrical casing 421 arranged substantially horizontally. In the casing 421, pulse laser beam oscillation means including a pulse laser beam oscillator and repetition frequency setting means (not shown) are arranged. A condenser 422 for condensing the pulse laser beam oscillated from the pulse laser beam oscillating means is attached to the tip of the casing 421. The laser beam irradiating unit 42 includes a condensing point position adjusting unit (not shown) for adjusting the condensing point position of the pulsed laser beam condensed by the condenser 422.

上記レーザー光線照射手段42を構成するケーシング421の先端部には、該チャックテーブル41上に保持された被加工物の加工領域を撮像するための撮像手段43が配設されている。この撮像手段43は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を後述する制御手段に送る。   An image pickup means 43 for picking up an image of the processing area of the workpiece held on the chuck table 41 is disposed at the tip of the casing 421 constituting the laser beam irradiation means 42. In the illustrated embodiment, the imaging unit 43 includes, in addition to a normal imaging device (CCD) that captures an image with visible light, an infrared illumination unit that irradiates a workpiece with infrared rays, and an infrared ray that is irradiated by the infrared illumination units. And an imaging device (infrared CCD) that outputs an electrical signal corresponding to infrared rays captured by the optical system, and sends the captured image signal to a control means described later.

上述したレーザー加工装置4を用いて、上記半導体ウエーハ2を構成するシリコン基板20に対して透過性を有する波長のレーザー光線をシリコン基板20の裏面20b側から集光点をシリコン基板20の内部に位置付けてストリート23に沿って照射し、シリコン基板20の内部に半導体ウエーハ2の表面からデバイスの仕上がり厚みに至らない深さの変質層を形成する変質層形成工程について、図4および図5を参照して説明する。
先ず、上述した図4に示すレーザー加工装置4のチャックテーブル41上に半導体ウエーハ2が貼着されたダイシングテープT側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して半導体ウエーハ2をチャックテーブル41上に保持する(ウエーハ保持工程)。従って、チャックテーブル41に保持された半導体ウエーハ2は、シリコン基板20の裏面20bが上側となる。なお、図4においては、ダイシングテープTが装着された環状のフレームFを省いて示しているが、環状のフレームFはチャックテーブル41に配設された適宜のフレーム保持手段に保持されている。このようにして、光デバイスウエーハ2を吸引保持したチャックテーブル41は、図示しない加工送り手段によって撮像手段43の直下に位置付けられる。
Using the laser processing apparatus 4 described above, a laser beam having a wavelength that is transmissive to the silicon substrate 20 constituting the semiconductor wafer 2 is positioned from the back surface 20b side of the silicon substrate 20 at a condensing point inside the silicon substrate 20. FIG. 4 and FIG. 5 are referred to in regard to a deteriorated layer forming step of irradiating along the street 23 to form a deteriorated layer having a depth that does not reach the finished thickness of the device from the surface of the semiconductor wafer 2 inside the silicon substrate 20. I will explain.
First, the dicing tape T side on which the semiconductor wafer 2 is adhered is placed on the chuck table 41 of the laser processing apparatus 4 shown in FIG. 4 described above. Then, the semiconductor wafer 2 is held on the chuck table 41 via the dicing tape T by operating a suction means (not shown) (wafer holding step). Accordingly, the semiconductor wafer 2 held on the chuck table 41 has the back surface 20b of the silicon substrate 20 on the upper side. In FIG. 4, the annular frame F on which the dicing tape T is mounted is omitted, but the annular frame F is held by an appropriate frame holding means provided on the chuck table 41. In this way, the chuck table 41 that sucks and holds the optical device wafer 2 is positioned directly below the imaging unit 43 by a processing feed unit (not shown).

チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によってウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段43および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されているストリート23と、該ストリート23に沿ってレーザー光線を照射するレーザー光線照射手段42の集光器422との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に上記所定方向と直交する方向に形成されたストリート23に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ2におけるストリート23が形成されているデバイス層21の表面は下側に位置しているが、撮像手段43が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、シリコン基板20の裏面20bから透かしてストリート23を撮像することができる。   When the chuck table 41 is positioned immediately below the image pickup means 43, an alignment operation for detecting a processing region to be laser processed on the wafer 2 is executed by the image pickup means 43 and a control means (not shown). That is, the image pickup means 43 and the control means (not shown) align the streets 23 formed in a predetermined direction of the semiconductor wafer 2 and the condenser 422 of the laser beam irradiation means 42 that irradiates the laser beams along the streets 23. Image processing such as pattern matching is performed to perform the laser beam irradiation position alignment (alignment process). Similarly, the alignment of the laser beam irradiation position is performed on the street 23 formed on the semiconductor wafer 2 in a direction orthogonal to the predetermined direction. At this time, the surface of the device layer 21 on which the streets 23 are formed in the semiconductor wafer 2 is located on the lower side. However, the imaging means 43 is compatible with the infrared illumination means and the optical system for capturing infrared rays as described above. Since the image pickup unit (infrared CCD) that outputs the electrical signal is provided, the street 23 can be imaged through the back surface 20b of the silicon substrate 20.

以上のようにしてチャックテーブル41上に保持された半導体ウエーハ2を構成するデバイス21の表面に形成されているストリート23を検出し、レーザー光線照射位置のアライメントが行われたならば、図5の(a)で示すようにチャックテーブル41をレーザー光線照射手段42の集光器422が位置するレーザー光線照射領域に移動し、所定のストリート23の一端(図5の(a)において左端)をレーザー光線照射手段42の集光器422の直下に位置付ける。そして、集光器422から照射されるパルスレーザー光線の集光点Pを半導体ウエーハ2の表面2a(下面)から例えば80μm上側の位置に合わせる。この集光器422から照射されるパルスレーザー光線の集光点Pを半導体ウエーハ2の所定位置に位置付けるためには、例えば特開2009−63446号公報に記載されているチャックテーブルに保持された被加工物の高さ位置検出装置を用いてチャックテーブル41に保持された半導体ウエーハ2の上面の高さ位置を検出し、検出された半導体ウエーハ2の上面の高さ位置を基準として図示しない集光点位置調整手段を作動することによりパルスレーザー光線の集光点Pを所定位置に位置付ける。次に、集光器422から半導体ウエーハ2を構成するシリコン基板20に対して透過性を有する波長のパルスレーザー光線を照射しつつチャックテーブル41を図5の(a)において矢印X1で示す方向に所定の加工送り速度で移動せしめる。そして、図5の(b)で示すようにレーザー光線照射手段42の集光器422の照射位置がストリート23の他端(図5の(b)において右端)の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル41の移動を停止する。この結果、半導体ウエーハ2を構成するシリコン基板20には、図5の(b)および図5の(c)に示すように内部にストリート23に沿って連続した変質層210が形成される(変質層形成工程)。この変質層210は、シリコン基板20に半導体ウエーハ2の表面2aからデバイスの仕上がり厚み(例えば20μm)に至らない深さ位置に形成される。上述した変質層形成工程を半導体ウエーハ2に形成された全てのストリート23に沿って実施する。   If the street 23 formed on the surface of the device 21 constituting the semiconductor wafer 2 held on the chuck table 41 as described above is detected and the laser beam irradiation position is aligned, ( As shown in a), the chuck table 41 is moved to the laser beam irradiation region where the condenser 422 of the laser beam irradiation means 42 is located, and one end of the predetermined street 23 (the left end in FIG. 5A) is moved to the laser beam irradiation means 42. It is positioned directly below the light collector 422. Then, the condensing point P of the pulsed laser beam irradiated from the condenser 422 is adjusted to a position, for example, 80 μm above the surface 2 a (lower surface) of the semiconductor wafer 2. In order to position the condensing point P of the pulsed laser beam irradiated from the concentrator 422 at a predetermined position of the semiconductor wafer 2, for example, a workpiece to be processed held on a chuck table described in JP-A-2009-63446. A height position of the upper surface of the semiconductor wafer 2 held on the chuck table 41 is detected using an object height position detection device, and a light condensing point (not shown) is used on the basis of the detected height position of the upper surface of the semiconductor wafer 2. By operating the position adjusting means, the condensing point P of the pulse laser beam is positioned at a predetermined position. Next, the chuck table 41 is irradiated in a direction indicated by an arrow X1 in FIG. 5A while irradiating a pulse laser beam having a wavelength having transparency to the silicon substrate 20 constituting the semiconductor wafer 2 from the condenser 422. Move at the machining feed rate of. When the irradiation position of the condenser 422 of the laser beam irradiation means 42 reaches the position of the other end of the street 23 (the right end in FIG. 5B) as shown in FIG. And the movement of the chuck table 41 is stopped. As a result, an altered layer 210 continuous along the street 23 is formed in the silicon substrate 20 constituting the semiconductor wafer 2 as shown in (b) of FIG. 5 and (c) of FIG. Layer forming step). The altered layer 210 is formed on the silicon substrate 20 at a depth that does not reach the finished thickness of the device (for example, 20 μm) from the surface 2 a of the semiconductor wafer 2. The above-described deteriorated layer forming step is performed along all the streets 23 formed on the semiconductor wafer 2.

上記の変質層形成工程における加工条件は、例えば次のように設定されている。
光源 :LD励起QスイッチNd:YVO4レーザー
波長 :1064nmのパルスレーザー
繰り返し周波数 :80kHz
パルス幅 :120ns
平均出力 :1.2W
集光スポット径 :φ2μm
加工送り速度 :100mm/秒
The processing conditions in the above-mentioned deteriorated layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser Wavelength: 1064 nm pulse laser Repetition frequency: 80 kHz
Pulse width: 120 ns
Average output: 1.2W
Condensing spot diameter: φ2μm
Processing feed rate: 100 mm / sec

上記加工条件によって上述した変質層形成工程を実施すると、パルスレーザー光線の集光点Pを中心として上下方向に深さが100μm程度の変質層210が形成される。従って、上述した変質層形成工程を実施することにより、半導体ウエーハ2の表面2a(下面)から30μmの位置よりシリコン基板20の裏面20b(上面)側に深さが100μm程度の変質層210が形成される。即ち、シリコン基板20の内部にはストリート23に沿って半導体ウエーハ2の表面2aからデバイスの仕上がり厚み(例えば20μm)に至らない深さの変質層210が形成される。このように、変質層形成工程は、半導体ウエーハ2を構成するシリコン基板20を後述するように裏面を研削してウエーハをデバイスの仕上がり厚み(例えば20μm)に形成することにより変質層を除去する変質層除去工程を実施する前の厚い状態(例えば200μm)で実施するので、パルスレーザー光線の集光点Pを所望の位置に容易に位置付けることができ、デバイス層21にダメージを与えることなく変質層210を形成することができる。   When the above-described deteriorated layer forming step is performed under the above processing conditions, the deteriorated layer 210 having a depth of about 100 μm in the vertical direction is formed around the condensing point P of the pulse laser beam. Therefore, by performing the above-described deteriorated layer forming step, the deteriorated layer 210 having a depth of about 100 μm is formed on the back surface 20b (upper surface) side of the silicon substrate 20 from a position 30 μm from the front surface 2a (lower surface) of the semiconductor wafer 2. Is done. That is, an altered layer 210 having a depth that does not reach the finished thickness (for example, 20 μm) of the device from the surface 2 a of the semiconductor wafer 2 is formed along the street 23 inside the silicon substrate 20. As described above, the deteriorated layer forming step removes the deteriorated layer by grinding the back surface of the silicon substrate 20 constituting the semiconductor wafer 2 to form the wafer to the finished thickness of the device (for example, 20 μm). Since it is performed in a thick state (for example, 200 μm) before the layer removal step, the focused point P of the pulse laser beam can be easily positioned at a desired position, and the altered layer 210 is not damaged without damaging the device layer 21. Can be formed.

上述した変質層形成工程を実施したならば、変質層形成工程が実施されたウエーハに外力を付与し、ウエーハを変質層が形成されたストリートに沿って個々のデバイスに分割する分割行程を実施する。このウエーハ分割工程は、図6に示すウエーハ分割装置5を用いて実施する。図6に示すウエーハ分割装置5は、基台51と、該基台51上に矢印Yで示す方向に移動可能に配設された移動テーブル52を具備している。基台51は矩形状に形成され、その両側部上面には矢印Yで示す方向に2本の案内レール511、512が互いに平行に配設されている。この2本の案内レール511、512上に移動テーブル52が移動可能に配設されている。移動テーブル52は、移動手段53によって矢印Yで示す方向に移動せしめられる。移動テーブル52上には、上記環状のフレームFを保持するフレーム保持手段54が配設されている。フレーム保持手段54は、円筒状の本体541と、該本体541の上端に設けられた環状のフレーム保持部材542と、該フレーム保持部材542の外周に配設された固定手段としての複数のクランプ543とからなっている。このように構成されたフレーム保持手段54は、フレーム保持部材542上に載置された環状のフレームFをクランプ543によって固定する。また、図6に示すウエーハ分割装置5は、上記フレーム保持手段54を回動せしめる回動手段55を具備している。この回動手段55は、上記移動テーブル52に配設されたパルスモータ551と、該パルスモータ551の回転軸に装着されたプーリ552と、該プーリ552と円筒状の本体541に捲回された無端ベルト553とからなっている。このように構成された回動手段55は、パルスモータ551を駆動することにより、プーリ552および無端ベルト553を介してフレーム保持手段54を回動せしめる。   If the above-described deteriorated layer forming step is performed, an external force is applied to the wafer on which the deteriorated layer forming step has been performed, and a dividing step is performed in which the wafer is divided into individual devices along the street on which the deteriorated layer is formed. . This wafer dividing step is performed using a wafer dividing apparatus 5 shown in FIG. 6 includes a base 51 and a moving table 52 disposed on the base 51 so as to be movable in a direction indicated by an arrow Y. The base 51 is formed in a rectangular shape, and two guide rails 511 and 512 are arranged in parallel with each other in the direction indicated by the arrow Y on the upper surfaces of both side portions. A moving table 52 is movably disposed on the two guide rails 511 and 512. The moving table 52 is moved in the direction indicated by the arrow Y by the moving means 53. On the moving table 52, frame holding means 54 for holding the annular frame F is disposed. The frame holding means 54 includes a cylindrical main body 541, an annular frame holding member 542 provided at the upper end of the main body 541, and a plurality of clamps 543 as fixing means disposed on the outer periphery of the frame holding member 542. It is made up of. The frame holding means 54 configured in this manner fixes the annular frame F placed on the frame holding member 542 with the clamp 543. Further, the wafer dividing device 5 shown in FIG. 6 includes a rotating means 55 for rotating the frame holding means 54. The rotating means 55 is wound around a pulse motor 551 disposed on the moving table 52, a pulley 552 mounted on a rotation shaft of the pulse motor 551, and the pulley 552 and a cylindrical main body 541. An endless belt 553 is included. The rotation means 55 configured in this manner rotates the frame holding means 54 via the pulley 552 and the endless belt 553 by driving the pulse motor 551.

図6に示すウエーハ分割装置5は、上記環状のフレーム保持部材542に保持された環状のフレームFにダイシングテープTを介して支持されている半導体ウエーハ2にストリート23と直交する方向に引張力を作用せしめる張力付与手段56を具備している。張力付与手段56は、環状のフレーム保持部材54内に配置されている。この張力付与手段56は、矢印Y方向と直交する方向に長い長方形の保持面を備えた第1の吸引保持部材561と第2の吸引保持部材562を備えている。第1の吸引保持部材561には複数の吸引孔561aが形成されており、第2の吸引保持部材562には複数の吸引孔562aが形成されている。複数の吸引孔561aおよび562aは、図示しない吸引手段に連通されている。また、第1の吸引保持部材561と第2の吸引保持部材562は、図示しない移動手段によって矢印Y方向にそれぞれ移動せしめられるようになっている。   The wafer dividing device 5 shown in FIG. 6 applies a tensile force in a direction perpendicular to the street 23 to the semiconductor wafer 2 supported by the annular frame F held by the annular frame holding member 542 via the dicing tape T. There is provided tension applying means 56 to be applied. The tension applying means 56 is disposed in the annular frame holding member 54. The tension applying means 56 includes a first suction holding member 561 and a second suction holding member 562 having a rectangular holding surface that is long in a direction orthogonal to the arrow Y direction. A plurality of suction holes 561 a are formed in the first suction holding member 561, and a plurality of suction holes 562 a are formed in the second suction holding member 562. The plurality of suction holes 561a and 562a communicate with suction means (not shown). Further, the first suction holding member 561 and the second suction holding member 562 can be moved in the arrow Y direction by a moving means (not shown).

図6に示すウエーハ分割装置5は、上記環状のフレーム保持部材542に保持された環状のフレームFにダイシングテープTを介して支持されている半導体ウエーハ2のストリート23を検出するための検出手段57を具備している。検出手段57は、基台51に配設されたL字状の支持柱571に取り付けられている。この検出手段57は、光学系および撮像素子(CCD)等で構成されており、上記張力付与手段56の上方位置に配置されている。このように構成された検出手段57は、上記環状のフレーム保持部材542に保持された環状のフレームFにダイシングテープTを介して支持されている半導体ウエーハ2のストリート23を撮像し、これを電気信号に変換して図示しない制御手段に送る。   The wafer dividing apparatus 5 shown in FIG. 6 has a detection means 57 for detecting the street 23 of the semiconductor wafer 2 supported by the annular frame F held by the annular frame holding member 542 via the dicing tape T. It has. The detection means 57 is attached to an L-shaped support column 571 disposed on the base 51. The detection means 57 is composed of an optical system, an image sensor (CCD), and the like, and is disposed above the tension applying means 56. The detection means 57 configured in this manner images the street 23 of the semiconductor wafer 2 supported by the annular frame F held by the annular frame holding member 542 via the dicing tape T, and this is electrically captured. It converts into a signal and sends it to the control means which is not illustrated.

上述したウエーハ破断装置6を用いて実施するウエーハ破断について、図7を参照して説明する。
上述した変質層形成工程が実施された半導体ウエーハ2をダイシングテープTを介して支持する環状のフレームFを、図7の(a)に示すようにフレーム保持部材542上に載置し、クランプ543によってフレーム保持部材542に固定する。次に、移動手段53を作動して移動テーブル52を矢印Yで示す方向(図6参照)に移動し、図7の(a)に示すように半導体ウエーハ2に所定方向に形成された1本のストリート23(図示の実施形態においては最左端のストリート)が張力付与手段56を構成する第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面との間に位置付ける。このとき、検出手段57によってストリート23を撮像し、第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面との位置合わせを行う。このようにして、1本のストリート23が第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面との間に位置付けられたならば、図示しない吸引手段を作動し吸引孔561aおよび562aに負圧を作用せしめることにより、第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面上にダイシングテープTを介して半導体ウエーハ2を吸引保持する(保持工程)。
Wafer breakage performed using the wafer breaker 6 described above will be described with reference to FIG.
An annular frame F that supports the semiconductor wafer 2 on which the above-described deteriorated layer forming step has been performed via the dicing tape T is placed on the frame holding member 542 as shown in FIG. To the frame holding member 542. Next, the moving means 53 is actuated to move the moving table 52 in the direction indicated by the arrow Y (see FIG. 6). As shown in FIG. The street 23 (the leftmost street in the illustrated embodiment) is positioned between the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562 constituting the tension applying means 56. At this time, the street 23 is imaged by the detection means 57, and the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562 are aligned. In this way, if one street 23 is positioned between the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562, the suction means (not shown) is operated to perform suction. By applying a negative pressure to the holes 561a and 562a, the semiconductor wafer 2 is sucked and held via the dicing tape T on the holding face of the first suction holding member 561 and the holding face of the second suction holding member 562 ( Holding step).

上述した保持工程を実施したならば、張力付与手段56を構成する図示しない移動手段を作動し、第1の吸引保持部材561と第2の吸引保持部材562を図7の(b)に示すように互いに離反する方向に移動せしめる。この結果、第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面との間に位置付けられたストリート23には、ストリート23と直交する方向に引張力が作用し、半導体ウエーハ2はシリコン基板20に形成された変質層210が破断の起点となってストリート23に沿って破断される(ウエーハ分割工程)。このウエーハ分割工程を実施することにより、ダイシングテープTは僅かに伸びる。このウエーハ分割工程においては、半導体ウエーハ2はストリート23に沿って変質層210が形成され強度が低下せしめられているので、第1の吸引保持部材561と第2の吸引保持部材562を互いに離反する方向に0.5mm程度移動することにより、半導体ウエーハ2をシリコン基板20に形成された変質層210が破断の起点となってストリート23に沿って破断することができる。   When the holding step described above is performed, the moving means (not shown) constituting the tension applying means 56 is operated, and the first suction holding member 561 and the second suction holding member 562 are as shown in FIG. Move them away from each other. As a result, a tensile force acts in a direction perpendicular to the street 23 on the street 23 positioned between the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562, and the semiconductor In the wafer 2, the altered layer 210 formed on the silicon substrate 20 is broken along the streets 23 (wafer dividing step). By performing this wafer dividing step, the dicing tape T slightly extends. In this wafer dividing step, the semiconductor wafer 2 has a deteriorated layer 210 formed along the streets 23 to reduce its strength, so that the first suction holding member 561 and the second suction holding member 562 are separated from each other. By moving about 0.5 mm in the direction, the altered layer 210 formed on the silicon substrate 20 of the semiconductor wafer 2 can be broken along the street 23 as a starting point of breakage.

上述したように所定方向に形成された1本のストリート23に沿って破断するウエーハ分割工程を実施したならば、上述した第1の吸引保持部材561および第2の吸引保持部材562による半導体ウエーハ2の吸引保持を解除する。次に、移動手段53を作動して移動テーブル52を矢印Yで示す方向(図6参照)にストリート23の間隔に相当する分だけ移動し、上記破断工程を実施したストリート23の隣のストリート23が張力付与手段56を構成する第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面との間に位置付ける。そして、上記保持工程およびウエーハ分割工程を実施する。   As described above, when the wafer splitting process is performed along the one street 23 formed in a predetermined direction, the semiconductor wafer 2 by the first suction holding member 561 and the second suction holding member 562 described above is used. Release suction hold. Next, the moving means 53 is operated to move the moving table 52 in the direction indicated by the arrow Y (see FIG. 6) by an amount corresponding to the interval between the streets 23, and the street 23 adjacent to the street 23 on which the above-described breaking process is performed. Is positioned between the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562 constituting the tension applying means 56. Then, the holding step and the wafer dividing step are performed.

以上のようにして、所定方向に形成された全てのストリート23に対して上記保持工程およびウエーハ分割工程を実施したならば、回動手段55を作動してフレーム保持手段54を90度回動せしめる。この結果、フレーム保持手段54のフレーム保持部材542に保持された半導体ウエーハ2も90度回動することになり、所定方向に形成され上記ウエーハ分割工程が実施されたストリート23と直交する方向に形成されたストリート23が第1の吸引保持部材561の保持面と第2の吸引保持部材562の保持面と平行な状態に位置付けられる。次に、上記ウエーハ分割工程が実施されたストリート23と直交する方向に形成された全てのストリート23に対して上述し保持工程およびウエーハ分割工程を実施することにより、半導体ウエーハ2はストリート23に沿って個々のデバイス22に分割される。   As described above, when the holding process and the wafer dividing process are performed on all the streets 23 formed in a predetermined direction, the rotating means 55 is operated to rotate the frame holding means 54 by 90 degrees. . As a result, the semiconductor wafer 2 held by the frame holding member 542 of the frame holding means 54 also rotates 90 degrees, and is formed in a direction perpendicular to the street 23 formed in a predetermined direction and subjected to the wafer dividing step. The street 23 thus formed is positioned in a state parallel to the holding surface of the first suction holding member 561 and the holding surface of the second suction holding member 562. Next, the semiconductor wafer 2 extends along the street 23 by performing the above-described holding step and wafer dividing step on all the streets 23 formed in a direction orthogonal to the street 23 on which the wafer dividing step is performed. Are divided into individual devices 22.

上述したウエーハ分割工程を実施したならば、ウエーハ分割行程が実施されたウエーハの裏面を研削し、ウエーハをデバイスの仕上がり厚みに形成することにより変質層を除去する変質層除去工程を実施する。この変質層除去工程は、上記図3に示す研削装置3と実質的に同様の研削装置を用いて実施する。なお、変質層除去工程を実施する図8に示す研削装置3に装備される研削ホイール32の研削砥石321は、粒径が0.5〜7μmで集中度30〜70好ましくは集中度50のダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石を用いることが重要である。研削砥石321を構成するダイヤモンド砥粒の粒径は、ウエーハの種類(シリコンウエーハ、サファイアウエーハ、水晶ウエーハ、GaAsウエーハ、GaNウエーハ、GaPウエーハ)によって異なり、本発明者等の実験によると、ウエーハがシリコンウエーハの場合には0.5〜2μm、サファイアウエーハの場合には5〜7μm、水晶ウエーハの場合には3〜6μm、GaAsウエーハの場合には1〜3μm、GaNウエーハの場合には2〜5μm、GaPウエーハの場合には1.5〜4μmであることが望ましい。この研削砥石321を構成するダイヤモンド砥粒の下限は被加工物の研削を可能にする下限値であり、上限は後述する変質層除去工程を実施する際にデバイスの周縁に割れを発生させないで研削することができる上限値である。従って、図示の実施形態においては被加工物である半導体ウエーハ2がシリコンウエーハであるので、研削砥石321を構成するダイヤモンド砥粒の粒径が0.5〜2μmで集中度50に設定されている。   When the wafer dividing step described above is performed, the deteriorated layer removing step of removing the deteriorated layer by grinding the back surface of the wafer subjected to the wafer dividing step and forming the wafer to the finished thickness of the device is performed. This deteriorated layer removing step is performed using a grinding device substantially similar to the grinding device 3 shown in FIG. The grinding wheel 321 of the grinding wheel 32 provided in the grinding apparatus 3 shown in FIG. 8 for performing the deteriorated layer removing step is a diamond having a particle size of 0.5 to 7 μm and a concentration of 30 to 70, preferably a concentration of 50. It is important to use a grinding wheel with abrasive grains fixed with vitrified bonds. The particle size of the diamond abrasive grains constituting the grinding wheel 321 varies depending on the type of wafer (silicon wafer, sapphire wafer, crystal wafer, GaAs wafer, GaN wafer, GaP wafer). 0.5 to 2 μm for silicon wafers, 5 to 7 μm for sapphire wafers, 3 to 6 μm for quartz wafers, 1 to 3 μm for GaAs wafers, and 2 to 2 for GaN wafers. In the case of a 5 μm GaP wafer, it is preferably 1.5 to 4 μm. The lower limit of the diamond abrasive grains constituting the grinding wheel 321 is a lower limit value that enables the workpiece to be ground, and the upper limit is ground without causing cracks in the peripheral edge of the device when performing the deteriorated layer removing step described later. It is the upper limit that can be done. Therefore, in the illustrated embodiment, since the semiconductor wafer 2 as a workpiece is a silicon wafer, the grain size of diamond abrasive grains constituting the grinding wheel 321 is set to 0.5 to 2 μm and the degree of concentration is set to 50. .

上述した研削装置3を用いて変質層除去工程を実施するには、図8に示すように研削装置3のチャックテーブル31上に上述したウエーハ分割工程が実施された半導体ウエーハ2(個々のデバイス22に分割されている)のダイシングテープT側を載置するとともに、環状のフレームFをチャックテーブル31の外周部に載置し、図示しない吸引手段を作動することによってチャックテーブル31上に半導体ウエーハ2および環状のフレームFを吸引保持する。従って、チャックテーブル31上に保持された半導体ウエーハ2は、シリコン基板20の裏面20bが上側となる。このようにして、チャックテーブル31上に半導体ウエーハ2を吸引保持したならば、チャックテーブル31を矢印31aで示す方向に例えば40〜300rpmで回転しつつ、研削ホイール32を矢印32aで示す方向に例えば1000〜3500rpmで回転せしめて半導体ウエーハ2を構成するシリコン基板20の裏面20bに接触するとともに、研削ホイール32を矢印32bで示す方向に0.3μm/秒の研削送り速度で例えば180μm研削送りする。この結果、半導体ウエーハ2を構成するシリコン基板20の裏面20bが研削されて、図9に示すように個々に分割されたデバイス22の側面に残留していた変質層210が除去せしめられるとともに、半導体ウエーハ2の厚みがデバイスの仕上がり厚み(図示の実施形態においては20μm)に形成される。このように変質層除去工程は粒径が0.5〜2μmで集中度50のダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石を用いて実施するので、半導体ウエーハ2が個々のデバイス22に分割されていても、分割されたデバイス22の周縁に作用する砥石の衝撃力が小さいため、デバイス22に割れが発生することはない。   In order to perform the deteriorated layer removing process using the grinding apparatus 3 described above, as shown in FIG. 8, the semiconductor wafer 2 (individual devices 22) in which the wafer dividing process described above is performed on the chuck table 31 of the grinding apparatus 3 is performed. The dicing tape T side of the semiconductor wafer 2 is placed on the chuck table 31 by placing the annular frame F on the outer periphery of the chuck table 31 and operating a suction means (not shown). The annular frame F is sucked and held. Accordingly, in the semiconductor wafer 2 held on the chuck table 31, the back surface 20b of the silicon substrate 20 is on the upper side. When the semiconductor wafer 2 is sucked and held on the chuck table 31 in this way, the grinding wheel 32 is rotated in the direction indicated by the arrow 32a while rotating the chuck table 31 in the direction indicated by the arrow 31a, for example, at 40 to 300 rpm. The wafer is rotated at 1000 to 3500 rpm to come into contact with the back surface 20b of the silicon substrate 20 constituting the semiconductor wafer 2, and the grinding wheel 32 is ground and fed at a grinding feed rate of 0.3 μm / second, for example, 180 μm in the direction indicated by the arrow 32b. As a result, the back surface 20b of the silicon substrate 20 constituting the semiconductor wafer 2 is ground to remove the altered layer 210 remaining on the side surfaces of the devices 22 that are individually divided as shown in FIG. The thickness of the wafer 2 is formed to the finished thickness of the device (20 μm in the illustrated embodiment). Thus, the deteriorated layer removal step is performed using a grinding wheel in which diamond grains having a particle size of 0.5 to 2 μm and a concentration of 50 are fixed by vitrified bonds, so that the semiconductor wafer 2 is divided into individual devices 22. However, since the impact force of the grindstone acting on the peripheral edge of the divided device 22 is small, the device 22 is not cracked.

上述した変質層除去工程を実施したならば、個々のデバイスに分割されたウエーハの裏面を環状のフレームに装着された保護テープの表面に貼着するとともに、ウエーハの表面が貼着されている上記ダイシングテープTを剥離して上記環状のフレームFを除去するウエーハ移し替え工程を実施する。このウエーハ移し替え工程は、図10の(a)に示すように環状のフレームFに装着されたダイシングテープT(個々のデバイス22に分割された半導体ウエーハ2が貼着されている)に紫外線照射器6から紫外線を照射する。この結果、ダイシングテープTの粘着糊が硬化して粘着力が低下せしめられる。次に、図10の(b)に示すように環状のフレームFに装着されたダイシングテープTに貼着されている半導体ウエーハ2を構成するシリコン基板20の裏面20b(図10の(b)において上面)に環状のフレームFaに装着されたダイシングテープTaの表面(図10の(b)において下面)を貼着する。なお、環状のフレームFaおよびダイシングテープTaは、上記環状のフレームFおよびダイシングテープTと実質的に同一の構成でよい。次に、図10の(c)に示すようにダイシングテープTに表面が貼着されている半導体ウエーハ2(個々のデバイス22に分割されている)をダイシングテープTから剥離する。このとき、図10の(a)に示すようにダイシングテープTには紫外線が照射されダイシングテープTの粘着糊が硬化して粘着力が低下せしめられているので、半導体ウエーハ2(個々のデバイス22に分割されている)をダイシングテープTから容易に剥離することができる。そして、ダイシングテープTを装着した環状のフレームFを除去することにより、図10の(d)に示すように環状のフレームFaに装着されたダイシングテープTaの表面に個々のデバイスに分割された半導体ウエーハ2が移し替えられたことになる。このようにウエーハ移し替え工程は、環状のフレームFに装着されたダイシングテープTにウエーハの表面を貼着した状態で、上記ウエーハ研削工程と変質層工程とウエーハ分割工程および変質層除去工程を実施し、半導体ウエーハ2を個々のデバイス22に分割した後に実施するので、半導体ウエーハ2が割れることなく表裏を反転して環状のフレームFaに装着されたダイシングテープTaに張り替えることができる。従って、個々のデバイス22に分割された半導体ウエーハ2を環状のフレームFaに装着されたダイシングテープTaに張り替えた状態で、デバイス22の導通テストを実施することができる。   If the deteriorated layer removing step described above is performed, the back surface of the wafer divided into individual devices is attached to the surface of the protective tape attached to the annular frame, and the surface of the wafer is attached. A wafer transfer process is performed in which the dicing tape T is peeled off and the annular frame F is removed. In this wafer transfer process, as shown in FIG. 10 (a), the dicing tape T mounted on the annular frame F (the semiconductor wafer 2 divided into individual devices 22 is attached) is irradiated with ultraviolet rays. The container 6 is irradiated with ultraviolet rays. As a result, the adhesive paste of the dicing tape T is cured and the adhesive strength is reduced. Next, as shown in FIG. 10B, the back surface 20b of the silicon substrate 20 constituting the semiconductor wafer 2 attached to the dicing tape T attached to the annular frame F (in FIG. 10B). The surface (the lower surface in FIG. 10B) of the dicing tape Ta attached to the annular frame Fa is adhered to the upper surface. The annular frame Fa and the dicing tape Ta may have substantially the same configuration as the annular frame F and the dicing tape T. Next, as shown in FIG. 10C, the semiconductor wafer 2 (divided into individual devices 22) whose surface is bonded to the dicing tape T is peeled off from the dicing tape T. At this time, as shown in FIG. 10 (a), the dicing tape T is irradiated with ultraviolet rays, and the adhesive paste of the dicing tape T is cured to reduce the adhesive force, so that the semiconductor wafer 2 (individual device 22) is reduced. Can be easily peeled from the dicing tape T. Then, by removing the annular frame F on which the dicing tape T is attached, the semiconductor divided into individual devices on the surface of the dicing tape Ta attached to the annular frame Fa as shown in FIG. Wafer 2 has been transferred. Thus, in the wafer transfer process, the wafer grinding process, the altered layer process, the wafer dividing process, and the altered layer removing process are performed with the wafer surface adhered to the dicing tape T mounted on the annular frame F. Then, since the semiconductor wafer 2 is divided into the individual devices 22, the semiconductor wafer 2 can be reversed and replaced with the dicing tape Ta mounted on the annular frame Fa without breaking the semiconductor wafer 2. Accordingly, the continuity test of the device 22 can be performed in a state where the semiconductor wafer 2 divided into the individual devices 22 is replaced with the dicing tape Ta mounted on the annular frame Fa.

上述したようにウエーハ移し替え工程を実施したならば、環状のフレームに装着された保護テープの表面に貼着されている個々に分割されたデバイスを保護テープから剥離してピックアップするピックアップ工程を実施する。このピックアップ工程は、図11に示すピックアップ装置7を用いて実施する。図11に示すピックアップ装置7は、上記環状のフレームFaを保持するフレーム保持手段71と、該フレーム保持手段71に保持された環状のフレームFaに装着されたダイシングテープTaを拡張するテープ拡張手段72と、ピックアップコレット73を具備している。フレーム保持手段71は、環状のフレーム保持部材711と、該フレーム保持部材711の外周に配設された固定手段としての複数のクランプ712とからなっている。フレーム保持部材711の上面は環状のフレームFaを載置する載置面711aを形成しており、この載置面711a上に環状のフレームFaが載置される。そして、載置面711a上に載置された環状のフレームFaは、クランプ712によってフレーム保持部材711に固定される。このように構成されたフレーム保持手段71は、テープ拡張手段72によって上下方向に進退可能に支持されている。   Once the wafer transfer process has been performed as described above, a pick-up process is performed in which the individually divided devices attached to the surface of the protective tape attached to the annular frame are separated from the protective tape and picked up. To do. This pickup process is performed using the pickup device 7 shown in FIG. The pickup device 7 shown in FIG. 11 includes a frame holding means 71 for holding the annular frame Fa, and a tape extending means 72 for expanding the dicing tape Ta attached to the annular frame Fa held by the frame holding means 71. And a pickup collet 73. The frame holding means 71 includes an annular frame holding member 711 and a plurality of clamps 712 as fixing means provided on the outer periphery of the frame holding member 711. An upper surface of the frame holding member 711 forms a mounting surface 711a on which the annular frame Fa is mounted, and the annular frame Fa is mounted on the mounting surface 711a. The annular frame Fa placed on the placement surface 711 a is fixed to the frame holding member 711 by the clamp 712. The frame holding means 71 configured as described above is supported by the tape expanding means 72 so as to be able to advance and retreat in the vertical direction.

テープ拡張手段72は、上記環状のフレーム保持部材711の内側に配設される拡張ドラム721を具備している。この拡張ドラム721は、環状のフレームFaの内径より小さく該環状のフレームFaに装着された半導体ウエーハ2(個々のデバイス22に分割されている)の外径より大きい内径および外径を有している。また、拡張ドラム721は、下端に支持フランジ722を備えている。図示の実施形態におけるテープ拡張手段72は、上記環状のフレーム保持部材711を上下方向に進退可能な支持手段723を具備している。この支持手段723は、上記支持フランジ722上に配設された複数のエアシリンダ723aからなっており、そのピストンロッド723bが上記環状のフレーム保持部材711の下面に連結される。このように複数のエアシリンダ723aからなる支持手段723は、図12の(a)に示すように環状のフレーム保持部材711を載置面711aが拡張ドラム721の上端と略同一高さとなる基準位置と、図12の(b)に示すように拡張ドラム721の上端より所定量下方の拡張位置の間を上下方向で移動せしめる。   The tape expansion means 72 includes an expansion drum 721 disposed inside the annular frame holding member 711. The expansion drum 721 has an inner diameter and an outer diameter that are smaller than the inner diameter of the annular frame Fa and larger than the outer diameter of the semiconductor wafer 2 (divided into individual devices 22) mounted on the annular frame Fa. Yes. The expansion drum 721 includes a support flange 722 at the lower end. The tape expansion means 72 in the illustrated embodiment includes support means 723 that can advance and retract the annular frame holding member 711 in the vertical direction. The support means 723 includes a plurality of air cylinders 723 a disposed on the support flange 722, and the piston rod 723 b is connected to the lower surface of the annular frame holding member 711. As described above, the support means 723 including the plurality of air cylinders 723a is configured such that the mounting position of the annular frame holding member 711 is substantially the same as the upper end of the expansion drum 721 as shown in FIG. Then, as shown in FIG. 12 (b), it is moved in the vertical direction between the extended positions below the upper end of the expansion drum 721 by a predetermined amount.

以上のように構成されたピックアップ装置7を用いて実施するピックアップ工程について図12を参照して説明する。即ち、半導体ウエーハ2(個々のデバイスに分割されている)が貼着されているダイシングテープTaが装着された環状のフレームFaを、図12の(a)に示すようにフレーム保持手段71を構成するフレーム保持部材711の載置面711a上に載置し、クランプ712によってフレーム保持部材711に固定する(フレーム保持工程)。このとき、フレーム保持部材711は図12の(a)に示す基準位置に位置付けられている。次に、テープ拡張手段72を構成する支持手段723としての複数のエアシリンダ723aを作動して、環状のフレーム保持部材711を図12の(b)に示す拡張位置に下降せしめる。従って、フレーム保持部材711の載置面711a上に固定されている環状のフレームFaも下降するため、図12の(b)に示すように環状のフレームFaに装着されたダイシングテープTaは拡張ドラム721の上端縁に接して拡張せしめられる(テープ拡張工程)。この結果、ダイシングテープTaに貼着されている半導体ウエーハ2はストリート23に沿って個々のデバイス22に分割されているので、個々のデバイス22間が広がり、間隔Sが形成される。この状態で、ピックアップコレット73を作動してデバイス22の表面(上面)を吸着保持し、ダイシングテープTaから剥離してピックアップする。このとき、図12の(b)に示すようにダイシングテープTaの下側から突き上げ針74によってデバイス22を突き上げることにより、デバイス22をダイシングテープTaから容易に剥離することができる。この突き上げ針74はデバイス22の裏面に作用して突き上げるので、デバイス22の表面を損傷させることはない。なお、ピックアップ工程においては、上述したように個々のデバイス22間の隙間Sが広げられているので、隣接するデバイス22と接触することなく容易にピックアップすることができる。このようにピックアップコレット73によってピックアップされる光デバイス23は表面(上面)が吸着保持されるので、その後デバイス22の表裏を反転する必要がない。   A pickup process performed using the pickup apparatus 7 configured as described above will be described with reference to FIG. That is, an annular frame Fa on which a dicing tape Ta to which a semiconductor wafer 2 (divided into individual devices) is attached is configured as a frame holding means 71 as shown in FIG. It is mounted on the mounting surface 711a of the frame holding member 711 to be fixed, and is fixed to the frame holding member 711 by the clamp 712 (frame holding step). At this time, the frame holding member 711 is positioned at the reference position shown in FIG. Next, the plurality of air cylinders 723a as the supporting means 723 constituting the tape expanding means 72 are operated to lower the annular frame holding member 711 to the extended position shown in FIG. Accordingly, the annular frame Fa fixed on the mounting surface 711a of the frame holding member 711 is also lowered, so that the dicing tape Ta mounted on the annular frame Fa as shown in FIG. It is expanded in contact with the upper edge of 721 (tape expansion process). As a result, since the semiconductor wafer 2 adhered to the dicing tape Ta is divided into individual devices 22 along the streets 23, the space between the individual devices 22 is widened and a space S is formed. In this state, the pickup collet 73 is actuated to suck and hold the surface (upper surface) of the device 22 and peel off from the dicing tape Ta to pick up. At this time, as shown in FIG. 12B, the device 22 can be easily peeled from the dicing tape Ta by pushing up the device 22 from the lower side of the dicing tape Ta with the push-up needle 74. The push-up needle 74 acts on the back surface of the device 22 and pushes it up, so that the surface of the device 22 is not damaged. In the pickup process, since the gap S between the individual devices 22 is widened as described above, the pickup can be easily performed without contacting the adjacent devices 22. Thus, since the optical device 23 picked up by the pickup collet 73 has its surface (upper surface) held by suction, it is not necessary to reverse the front and back of the device 22 thereafter.

以上、本発明を図示の実施形態に基づいて説明したが、本発明は実施形態のみに限定されるものではなく、本発明の趣旨の範囲で種々の変形は可能である。例えば、上述した実施形態においてはウエーハの表面を環状のフレームに装着されたダイシングテープに貼着した状態で上記ウエーハ研削工程と変質層工程とウエーハ分割工程および変質層除去工程を実施した例を示したが、ウエーハの表面に保護テープを貼着して上記ウエーハ研削工程と変質層工程を実施し、次にウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着して保護テープを剥離した状態で上記ウエーハ分割工程を実施し、その後ウエーハの表面に保護テープを貼着しダイシングテープをウエーハの裏面から剥離して変質層除去工程を実施してもよい。   Although the present invention has been described based on the illustrated embodiment, the present invention is not limited to the embodiment, and various modifications are possible within the scope of the gist of the present invention. For example, in the embodiment described above, an example is shown in which the wafer grinding step, the altered layer step, the wafer dividing step, and the altered layer removing step are performed in a state where the wafer surface is attached to a dicing tape attached to an annular frame. However, a protective tape is applied to the surface of the wafer, the wafer grinding process and the altered layer process are performed, and then the back surface of the wafer is applied to a dicing tape attached to an annular frame, and the protective tape is peeled off. In this state, the wafer dividing step may be performed, and then the deteriorated layer removing step may be performed by attaching a protective tape to the front surface of the wafer and peeling the dicing tape from the back surface of the wafer.

2:半導体ウエーハ
20:シリコン基板
21:デバイス層
5:研削装置
51:研削装置のチャックテーブル
52:研削ホイール
521:研削砥石
4:レーザー加工装置
41:レーザー加工装置のチャックテーブル
42:レーザー光線照射手段
5:ウエーハ分割装置
56:張力付与手段
7:ピックアップ装置
F:環状のフレーム
T:ダイシングテープ
2: Semiconductor wafer 20: Silicon substrate 21: Device layer 5: Grinding device 51: Chuck table of grinding device 52: Grinding wheel 521: Grinding wheel 4: Laser processing device 41: Chuck table of laser processing device 42: Laser beam irradiation means 5 : Wafer dividing device 56: Tension applying means 7: Pickup device
F: Ring frame
T: Dicing tape

Claims (1)

表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って分割するウエーハの加工方法であって、
ウエーハの裏面を研削してウエーハの厚みを所定の厚みに形成するウエーハ研削工程と、
該ウエーハ研削工程が実施されたウエーハの裏面側からウエーハに対して透過性を有するレーザー光線をストリートに沿って照射し、ウエーハの内部にストリートに沿ってウエーハの表面からデバイスの仕上がり厚みに至らない深さの変質層を形成する変質層形成工程と、
該変質層形成工程が実施されたウエーハに外力を付与し、ウエーハを変質層が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割行程と、
該ウエーは分割行程が実施されたウエーハの裏面を研削し、ウエーハをデバイスの仕上がり厚みに形成することにより変質層を除去する変質層除去工程と、を含み、
該変質層除去工程は、粒径が0.5〜7μmのダイヤモンド砥粒をビトリファイドボンドで固定した研削砥石を用いて実施する、
ことを特徴とするウエーハの加工方法。
A wafer processing method for dividing a wafer in which devices are formed in a plurality of regions partitioned by a street formed in a lattice shape on the surface, along the street,
A wafer grinding process in which the back surface of the wafer is ground to form a wafer having a predetermined thickness;
A laser beam that is transparent to the wafer is irradiated along the street from the back side of the wafer on which the wafer grinding process has been performed, and the depth inside the wafer along the street does not reach the finished thickness of the device from the wafer surface. A deteriorated layer forming step for forming a deteriorated layer;
Wafer dividing step of applying an external force to the wafer on which the deteriorated layer forming step has been performed and dividing the wafer into individual devices along the street on which the deteriorated layer is formed;
The wafer includes a deteriorated layer removing step of removing the deteriorated layer by grinding the back surface of the wafer subjected to the division step and forming the wafer to a finished thickness of the device,
The deteriorated layer removing step is performed using a grinding wheel in which diamond abrasive grains having a particle diameter of 0.5 to 7 μm are fixed with vitrified bonds.
A method for processing a wafer.
JP2010009176A 2010-01-19 2010-01-19 Processing method for wafer Pending JP2011151070A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010009176A JP2011151070A (en) 2010-01-19 2010-01-19 Processing method for wafer
CN2011100035026A CN102152413A (en) 2010-01-19 2011-01-10 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010009176A JP2011151070A (en) 2010-01-19 2010-01-19 Processing method for wafer

Publications (2)

Publication Number Publication Date
JP2011151070A true JP2011151070A (en) 2011-08-04
JP2011151070A5 JP2011151070A5 (en) 2013-01-31

Family

ID=44434239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009176A Pending JP2011151070A (en) 2010-01-19 2010-01-19 Processing method for wafer

Country Status (2)

Country Link
JP (1) JP2011151070A (en)
CN (1) CN102152413A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077694A (en) * 2011-09-30 2013-04-25 Disco Abrasive Syst Ltd Wafer processing method
KR20190103942A (en) * 2018-02-28 2019-09-05 가부시기가이샤 디스코 Method for processing a workpiece
KR20200007957A (en) * 2017-05-18 2020-01-22 가부시기가이샤 디스코 Protective sheeting for use in processing wafers, handling systems for wafers, and a combination of wafer and protective sheeting
TWI713734B (en) * 2016-06-02 2020-12-21 日商迪思科股份有限公司 Light leakage detection method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063813A (en) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd Processing method
JP6300763B2 (en) * 2015-08-03 2018-03-28 株式会社ディスコ Workpiece processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086161A (en) * 2003-09-11 2005-03-31 Disco Abrasive Syst Ltd Method of working wafer
JP2009170694A (en) * 2008-01-17 2009-07-30 Disco Abrasive Syst Ltd Thickness measuring device and grinding device provided with the same
JP2009176848A (en) * 2008-01-23 2009-08-06 Disco Abrasive Syst Ltd Method of grinding wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4986568B2 (en) * 2006-10-11 2012-07-25 株式会社ディスコ Wafer grinding method
JP5048379B2 (en) * 2007-04-05 2012-10-17 株式会社ディスコ Wafer processing method
JP2009094326A (en) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd Method of grinding wafer
JP2009123835A (en) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd Method of manufacturing semiconductor device
JP5155030B2 (en) * 2008-06-13 2013-02-27 株式会社ディスコ Method for dividing optical device wafer
JP2010016147A (en) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd Adhesive tape attaching method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086161A (en) * 2003-09-11 2005-03-31 Disco Abrasive Syst Ltd Method of working wafer
JP2009170694A (en) * 2008-01-17 2009-07-30 Disco Abrasive Syst Ltd Thickness measuring device and grinding device provided with the same
JP2009176848A (en) * 2008-01-23 2009-08-06 Disco Abrasive Syst Ltd Method of grinding wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077694A (en) * 2011-09-30 2013-04-25 Disco Abrasive Syst Ltd Wafer processing method
TWI713734B (en) * 2016-06-02 2020-12-21 日商迪思科股份有限公司 Light leakage detection method
KR20200007957A (en) * 2017-05-18 2020-01-22 가부시기가이샤 디스코 Protective sheeting for use in processing wafers, handling systems for wafers, and a combination of wafer and protective sheeting
KR102345923B1 (en) 2017-05-18 2022-01-03 가부시기가이샤 디스코 Protective sheeting for use in processing wafers, handling systems for wafers, and combinations of wafers and protective sheeting
US11676833B2 (en) 2017-05-18 2023-06-13 Disco Corporation Protective sheet for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting
KR20190103942A (en) * 2018-02-28 2019-09-05 가부시기가이샤 디스코 Method for processing a workpiece
KR102586315B1 (en) 2018-02-28 2023-10-06 가부시기가이샤 디스코 Method for processing a workpiece

Also Published As

Publication number Publication date
CN102152413A (en) 2011-08-17

Similar Documents

Publication Publication Date Title
JP5307612B2 (en) Processing method of optical device wafer
JP5595716B2 (en) Processing method of optical device wafer
JP4769560B2 (en) Wafer division method
JP6305853B2 (en) Wafer processing method
JP5307384B2 (en) Wafer division method
JP4777761B2 (en) Wafer division method
KR101418613B1 (en) Wafer dividing method
JP5231136B2 (en) Processing method of optical device wafer
JP2008294191A (en) Wafer dividing method
JP2011091293A (en) Method for processing wafer
JP2008283025A (en) Method of dividing wafer
JP2007242787A (en) Splitting method of wafer
JP2006229021A (en) Wafer dividing method
JP4833657B2 (en) Wafer division method
JP2012049164A (en) Method for manufacturing light-emitting device
JP2006202933A (en) Wafer dividing method
JP5985880B2 (en) Wafer division method
JP2011151070A (en) Processing method for wafer
JP2017103406A (en) Wafer processing method
JP2006040988A (en) Wafer dividing method and apparatus thereof
JP2014013807A (en) Wafer processing method
JP2011114018A (en) Method of manufacturing optical device
JP2015023135A (en) Wafer processing method
JP2005251986A (en) Wafer separation detecting method and apparatus thereof
JP2014011381A (en) Wafer processing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A621 Written request for application examination

Effective date: 20121207

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20131213

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20131224

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422