KR20160108183A - Method of manufacturing device chips - Google Patents

Method of manufacturing device chips Download PDF

Info

Publication number
KR20160108183A
KR20160108183A KR1020160025128A KR20160025128A KR20160108183A KR 20160108183 A KR20160108183 A KR 20160108183A KR 1020160025128 A KR1020160025128 A KR 1020160025128A KR 20160025128 A KR20160025128 A KR 20160025128A KR 20160108183 A KR20160108183 A KR 20160108183A
Authority
KR
South Korea
Prior art keywords
modified layer
wafer
device wafer
modified
chips
Prior art date
Application number
KR1020160025128A
Other languages
Korean (ko)
Other versions
KR102379114B1 (en
Inventor
게이 다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160108183A publication Critical patent/KR20160108183A/en
Application granted granted Critical
Publication of KR102379114B1 publication Critical patent/KR102379114B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

The objective of the present invention is to provide a method to manufacture device chips, capable of continuously arranging a plurality of devices in one line without a gap. The method to manufacture device chips manufactures the device chips from a device wafer having a device in each area of a surface which is partitioned by a plurality of planned division lines intersected with each other and having a predetermined width. According to the present invention, the method comprises: a modified layer formation step of placing, in the inside of a device wafer, a focusing point of a laser beam of a wavelength having transmittance with respect to the device wafer, and irradiating the laser beam from the rear surface of the device wafer along both edges of a lateral direction of the planned division line, so as to vertically form a plurality of two lines of parallel modified layers; and a division step of applying external force to the device wafer after carrying out the modified layer formation step, so as to divide the device wafer into a plurality of device chips by using the modified layer as a cut starting point. In the modified layer formation step, the modified layer of the rear surface side is formed in a position recessed towards a device side from the modified layer of a surface side, and a surface side is most projected out on a side surface of the device chip cut along the modified layers.

Description

디바이스 칩의 제조 방법{METHOD OF MANUFACTURING DEVICE CHIPS}[0001] METHOD OF MANUFACTURING DEVICE CHIPS [0002]

본 발명은, 길쭉한 라인 센서나 LED 프린터 헤드 등에 이용하는 디바이스 칩의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a device chip used for an elongated line sensor, an LED printer head, and the like.

반도체 웨이퍼나 광 디바이스 웨이퍼 등의 디바이스 웨이퍼를 분할하여 얻어지는 디바이스 칩을 이용한 전자부품으로서, 길쭉한 라인 센서나 LED 프린터 헤드 등의 전자부품이 있다.BACKGROUND OF THE INVENTION [0002] As electronic components using device chips obtained by dividing device wafers such as semiconductor wafers and optical device wafers, there are electronic components such as elongated line sensors and LED printer heads.

이들 전자부품의 특징으로서, 제조한 디바이스 버스 칩을 1열로 간극 없이 배열하여, 디바이스 칩 사이의 간격을 극한까지 줄임으로써, 복수의 디바이스가 정렬된 전자부품을 형성한다.As a feature of these electronic parts, the manufactured device bus chips are arranged in a single line without gaps to reduce the distance between the device chips to the limit, thereby forming an electronic part in which a plurality of devices are aligned.

센싱의 누락 또는 인자(印字)의 누락 등을 방지하기 위해서, 디바이스는 최대한 연속하여 간극 없이 배열하는 것이 중요하기 때문에, 디바이스 칩을 제조할 때에, 디바이스 웨이퍼의 분할 예정 라인을 가능한 한 남기지 않도록 디바이스 칩으로 분할하는 것이 중요해진다.It is important to arrange the devices with no gap continuously as much as possible in order to prevent the lack of sensing or the lack of printing. Therefore, when manufacturing device chips, .

또한, 칩들끼리 1열로 배열했을 때에, 인접한 디바이스 사이에 간극이 생기지 않도록, 칩의 측면에 볼록부가 남지 않도록 제조하는 것도 동시에 중요하고, 이 요구를 충족시키기 위해 비스듬히 경사진 절삭 블레이드로 분할 예정 라인의 폭 방향 양 가장자리를 각도를 바꾸어 절삭하는 가공 방법이 제안되어 있다(예컨대, 일본 특허 공개 제2010-073821호 공보 또는 일본 특허 공개 제2007-273743호 공보 참조).It is also important to manufacture the chip so as not to leave a convex portion on the side surface of the chip so that a gap does not occur between adjacent devices when the chips are arranged in one row. In order to meet this requirement, a cutting blade inclined at an angle There is proposed a machining method in which both edges in the width direction are cut at different angles (see, for example, Japanese Patent Application Laid-Open No. 2010-073821 or Japanese Patent Application Laid-Open No. 2007-273743).

[특허문헌 1] 일본 특허 공개 제2010-073821호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2010-073821 [특허문헌 2] 일본 특허 공개 제2007-273743호 공보[Patent Document 2] Japanese Unexamined Patent Application Publication No. 2007-273743

그러나, 절삭 블레이드를 이용한 종래의 방법으로는, 절삭 블레이드를 경사지게 하는 전용의 절삭 장치를 준비하는 비용이 필요하고, 치핑(칩)이 발생하기 때문에, 치핑이 디바이스로 진행되지 않도록, 디바이스와 절삭 블레이드와의 거리에 마진을 둘 필요가 있어, 복수의 디바이스를 연속하여 1열로 배열하는 데에도 한계가 있었다.However, in the conventional method using the cutting blade, a cost for preparing a dedicated cutting device for tilting the cutting blade is required, and since the chipping (chip) is generated, the device and the cutting blade It is necessary to set a margin at a distance between the device and the device.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 복수의 디바이스를 간극 없이 연속하여 1열로 배열하는 것이 가능한 디바이스 칩의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and it is an object of the present invention to provide a device chip manufacturing method capable of arranging a plurality of devices in one row continuously without a gap.

본 발명에 따르면, 서로 교차하는 소정의 폭을 갖는 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성된 디바이스 웨이퍼로부터 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 디바이스 웨이퍼의 표면측을 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼를 유지하는 유지 단계와, 상기 유지 단계를 실시한 후, 디바이스 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 디바이스 웨이퍼의 내부에 위치시켜, 상기 레이저 빔을 디바이스 웨이퍼의 이면으로부터 상기 분할 예정 라인의 폭 방향의 양 가장자리를 따라 조사하여, 서로 평행한 2줄의 개질층을 상하 방향으로 복수 층 형성하는 개질층 형성 단계와, 상기 개질층 형성 단계를 실시한 후, 디바이스 웨이퍼에 외력을 부여하여, 상기 개질층을 파단 기점으로 디바이스 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고, 상기 개질층 형성 단계에서는, 이면측의 개질층을 표면측의 개질층으로부터 상기 디바이스측으로 물러난 위치에 형성하며, 상기 복수 층의 개질층을 따라 파단한 상기 디바이스 칩의 측면은, 표면측이 가장 돌출되어 있는 것을 특징으로 하는 디바이스 칩의 제조 방법이 제공된다.According to the present invention, there is provided a device chip manufacturing method for manufacturing a device chip from a device wafer in which devices are formed in respective regions of a surface partitioned by a plurality of lines to be divided having a predetermined width crossing each other, A holding step of keeping the device wafer facing the holding surface of the chuck table; and a step of positioning the light-converging point of the laser beam having a transmittance to the device wafer inside the device wafer after the holding step, A modified layer forming step of irradiating the beam along both edges in the width direction of the line to be divided from the back surface of the device wafer to form a plurality of mutually parallel two rows of modified layers in the vertical direction, Then, an external force is applied to the device wafer, And a dividing step of dividing the device wafer into a plurality of device chips by the modified layer forming step, wherein the modified layer on the back surface side is formed at a position retreated from the modified layer on the front surface side to the device side in the modified layer forming step, Wherein the side of the device chip that ruptures along the modified layer has the most protruded surface side.

본 발명의 디바이스 칩의 제조 방법에 따르면, 레이저 빔으로 디바이스 웨이퍼 내부에 개질층을 복수 층 형성하여 디바이스 웨이퍼를 개개의 디바이스 칩으로 파단하는데, 분할 예정 라인을 따라 형성하는 2줄의 개질층을 표면측에서는 분할 예정 라인의 양 가장자리로부터 중심 근처에 형성하고, 이면측에서는 개질층을 양 가장자리를 따라 형성한다.According to the method for manufacturing a device chip of the present invention, a plurality of modified layers are formed in a device wafer with a laser beam to break the device wafer into individual device chips. In the method, two modified layers, On the side closer to the center from the both edges of the line to be divided, and on the back side, the modified layer is formed along both edges.

따라서, 디바이스 웨이퍼를 분할한 디바이스 칩에 있어서, 칩의 측면이 표면으로부터 비스듬히 하측(칩 중심측)으로 경사지기 때문에, 칩들끼리 연결했을 때, 디바이스면 측에서 인접한 칩 사이에 간극을 형성하는 일이 없다. 따라서, 복수의 디바이스 칩을 1열로 배열했을 때, 인접한 디바이스 사이에 거의 간극 없이 복수의 디바이스 칩을 1열로 배열할 수 있다.Therefore, in the device chip in which the device wafer is divided, since the side surface of the chip is inclined downward (toward the center of the chip) from the surface, when the chips are connected to each other, a gap is formed between adjacent chips on the device surface side none. Therefore, when a plurality of device chips are arranged in one row, it is possible to arrange a plurality of device chips in one row with almost no gap between adjacent devices.

또한, 디바이스 웨이퍼에 형성된 개질층을 파단 기점으로 복수의 디바이스 칩으로 분할하기 때문에, 치핑의 발생이 없고, 분할 예정 라인의 가장자리부에 최대한 가까운 부분에서 디바이스 칩으로 파단할 수 있다는 효과도 있다.Further, since the modified layer formed on the device wafer is divided into a plurality of device chips at the rupture starting point, there is no chipping, and there is an effect that the device chip can be broken at a portion as close as possible to the edge portion of the line to be divided.

도 1은 반도체 웨이퍼의 표면측 사시도이다.
도 2는 외주부가 환상 프레임에 장착된 점착 테이프로서의 익스팬드 테이프에 반도체 웨이퍼의 표면측을 접착시킨 상태의 사시도이다.
도 3은 개질층 형성 단계를 설명한 일부 단면 측면도이다.
도 4는 개질층 형성 단계에서 개질층이 형성되는 위치를 설명한 반도체 웨이퍼의 이면측의 일부 확대도이다.
도 5의 (A)는 본 발명 제1 실시형태의 개질층 형성 방법을 나타낸 단면도, 도 5의 (B)는 제2 실시형태의 개질층 형성 방법을 나타낸 단면도이다.
도 6의 (A) 및 도 6의 (B)는 분할 단계를 나타낸 일부 단면 측면도, 도 6의 (C)는 도 6의 (B)의 A 부분의 확대도이다.
도 7은 복수의 디바이스 칩을 1열로 배열한 라인 센서의 단면도이다.1 is a front side perspective view of a semiconductor wafer.
Fig. 2 is a perspective view showing a state in which a surface side of a semiconductor wafer is adhered to an expand tape as an adhesive tape having an outer peripheral portion mounted on an annular frame. Fig.
3 is a partial cross-sectional side view illustrating the modified layer forming step.
4 is an enlarged view of a part of the back surface side of the semiconductor wafer which illustrates the position where the modified layer is formed in the modified layer forming step.
FIG. 5A is a cross-sectional view showing a modified layer forming method of the first embodiment of the present invention, and FIG. 5B is a cross-sectional view showing a modified layer forming method of the second embodiment.
6 (A) and 6 (B) are partial cross-sectional side views showing the dividing step, and Fig. 6 (C) is an enlarged view of a portion A in Fig. 6 (B).
7 is a cross-sectional view of a line sensor in which a plurality of device chips are arranged in one line.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 반도체 웨이퍼(디바이스 웨이퍼)의 사시도가 도시되어 있다. 도 1에 도시된 디바이스 웨이퍼(11)는, 예컨대 두께가 300 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(11a)에 복수의 분할 예정 라인(스트리트)(13)이 격자상으로 형성되어 있음과 더불어, 복수의 분할 예정 라인(13)에 의해 구획된 각 영역에 CCD, CMOS 등의 디바이스(15)가 형성되어 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to Figure 1, there is shown a perspective view of a semiconductor wafer (device wafer). The device wafer 11 shown in Fig. 1 is made of, for example, a silicon wafer having a thickness of 300 占 퐉. A plurality of lines 13 to be divided (lattices) 13 are formed in a lattice pattern on the surface 11a, Devices 15 such as CCDs and CMOSs are formed in the respective areas defined by the lines to be divided 13.

이와 같이 구성된 반도체 웨이퍼(11)는, 복수의 디바이스(15)가 형성되어 있는 디바이스 영역(17)과, 디바이스 영역(17)을 둘러싸는 외주 잉여 영역(19)을 그 표면(11a)에 구비하고 있다. 도면 부호 11b는 반도체 웨이퍼(11)의 이면이다.The semiconductor wafer 11 thus configured is provided with a device region 17 in which a plurality of devices 15 are formed and an outer peripheral region 19 surrounding the device region 17 on its surface 11a have. Reference numeral 11b denotes a back surface of the semiconductor wafer 11. [

본 발명의 디바이스 칩의 제조 방법의 가공 대상이 되는 웨이퍼는 도 1에 도시된 바와 같은 반도체 웨이퍼(11)에 한정되지 않고, 사파이어 기판 상에 질화갈륨 등의 에피택셜층(발광층)이 형성되어 구성되는 광 디바이스 웨이퍼 등의 디바이스 웨이퍼도 포함되는 것이다.The wafer to be processed in the method of manufacturing a device chip of the present invention is not limited to the semiconductor wafer 11 as shown in Fig. 1, but an epitaxial layer (light emitting layer) such as gallium nitride is formed on a sapphire substrate A device wafer such as an optical device wafer is also included.

본 발명 실시형태에 따른 디바이스 칩의 제조 방법에서는, 가공에 앞서, 도 2에 도시된 바와 같이, 외주부가 환상 프레임(F)에 장착된 점착 테이프로 이루어진 익스팬드 테이프(T)에 디바이스 웨이퍼(11)의 표면(11a)을 접착시킨다. 따라서, 가공시에는, 디바이스 웨이퍼(11)의 이면(11b)이 노출된다.In the method of manufacturing a device chip according to the embodiment of the present invention, before the processing, as shown in Fig. 2, the device wafer 11 (see Fig. 2) is attached to an expandable tape T whose outer peripheral portion is made of an adhesive tape mounted on the annular frame F (Not shown). Therefore, at the time of processing, the back surface 11b of the device wafer 11 is exposed.

본 실시형태의 디바이스 칩의 제조 방법에서는, 우선, 디바이스 웨이퍼(11)의 표면(11a) 측을 레이저 가공 장치의 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼(11)를 유지하는 유지 단계를 실시한다.In the device chip manufacturing method of the present embodiment, a holding step of holding the device wafer 11 by facing the surface 11a side of the device wafer 11 to the holding surface of the chuck table of the laser processing apparatus is performed first .

즉, 도 3에 도시된 바와 같이, 레이저 가공 장치의 척 테이블(10)로 익스팬드 테이프(T)를 통해 디바이스 웨이퍼(11)를 흡인 유지하고, 디바이스 웨이퍼(11)의 이면(11b) 측을 위쪽으로 노출시킨다. 그리고, 클램프(12)로 환상 프레임(F)을 클램프하여 고정한다.3, the device wafer 11 is sucked and held by the chuck table 10 of the laser processing apparatus via the expand tape T, and the side of the back surface 11b of the device wafer 11 Exposure upwards. Then, the annular frame (F) is clamped and fixed by the clamp (12).

디바이스 웨이퍼(11)를 척 테이블(10)로 유지한 상태에서, 레이저 빔 발생 유닛의 집광기(14)로 디바이스 웨이퍼(11)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 펄스 레이저 빔의 집광점을 분할 예정 라인(13)에 대응하는 웨이퍼(11)의 내부에 위치시켜, 레이저 빔을 웨이퍼(11)의 이면(11b) 측으로부터 조사함과 더불어, 척 테이블(10)을 화살표 X1 방향 또는 X2 방향으로 가공 이송하여, 웨이퍼 내부에 개질층(21)을 복수 층 형성하는 개질층 형성 단계를 실시한다.The condenser 14 of the laser beam generating unit is allowed to converge to the light-converging point of the pulse laser beam having a transmittance with respect to the device wafer 11 (for example, 1064 nm) in a state where the device wafer 11 is held by the chuck table 10 The laser beam is irradiated from the back surface 11b side of the wafer 11 and the chuck table 10 is moved in the direction of the arrow X1 or X2 To carry out a modified layer forming step of forming a plurality of modified layers 21 inside the wafer.

이 개질층 형성 단계에서 형성되는 개질층의 위치에 대해서 도 4를 참조하여 설명한다. 도 4에서는, 디바이스를 빽빽하게 배열할 필요가 있는 변측의 분할 예정 라인을 13a로서, 디바이스를 빽빽하게 배열할 필요가 없는 변측의 분할 예정 라인을 13b로서 설명한다.The position of the modified layer formed in the modified layer forming step will be described with reference to FIG. In Fig. 4, a line to be divided on the side where the device needs to be arranged tightly is denoted by 13a, and a line on the side of the side on which the devices need not be arranged tightly is denoted by 13b.

분할 예정 라인(13a)에서는, 분할 예정 라인(13a)의 폭 방향의 양 가장자리를 따라 웨이퍼(11)의 내부에 2줄의 개질층(21)을 형성한다. 이 방향의 개질층(21)의 형성은 웨이퍼(11)의 두께 방향으로 복수 층 형성한다.In the line to be divided 13a, two lines of the modified layer 21 are formed inside the wafer 11 along both edges in the width direction of the line to be divided 13a. The reforming layer 21 in this direction is formed in a plurality of layers in the thickness direction of the wafer 11.

분할 예정 라인(13b)에 대해서는, 분할 예정 라인(13b)의 대략 중심을 따라 웨이퍼 내부에 1줄의 개질층(21)을 형성한다. 이 방향의 개질층(21)의 형성도 웨이퍼(11)의 두께 방향으로 복수 층 형성한다.For the line to be divided 13b, one line of the reforming layer 21 is formed in the wafer along substantially the center of the line to be divided 13b. The reforming layer 21 in this direction is also formed in a plurality of layers in the thickness direction of the wafer 11.

도 5를 참조하여, 개질층 형성 단계에 대해서 더욱 상세히 설명한다. 도 5의 (A)는 제1 실시형태의 개질층 형성 단계를 나타낸 단면도이다. 제1 실시형태의 개질층 형성 단계에서는, 우선 디바이스 웨이퍼(11)의 표면(11a)에 가까운 쪽에, 분할 예정 라인(13a)의 양 가장자리로부터 소정 거리 중심측에 접근한 위치에 2줄의 서로 평행한 개질층(21)을 형성한다.With reference to FIG. 5, the modified layer forming step will be described in more detail. 5 (A) is a cross-sectional view showing the modified layer forming step of the first embodiment. In the modified layer forming step of the first embodiment, two lines are parallel to each other at a position closer to the center of the predetermined distance from both edges of the line to be divided 13a near the surface 11a of the device wafer 11 A reforming layer 21 is formed.

계속해서, 집광기(14)로 집광되는 레이저 빔의 집광점(P)을 웨이퍼(11)의 이면(11b) 측으로 상승한 위치에서, 분할 예정 라인(13a)의 양 가장자리를 따라 서로 평행한 2줄의 개질층(21)을 형성한다. 또한, 레이저 빔의 집광점(P)을 웨이퍼(11)의 이면(11b) 측에 위치시켜, 직전에 형성한 개질층(21)과 상하 방향으로 겹치도록 서로 평행한 2줄의 개질층(21)을 형성한다. 웨이퍼(11)를 인덱싱 이송함으로써, 인접한 분할 예정 라인(13a)을 따라 동일한 2줄의 개질층(21)을 복수 층 형성한다.Then, at a position where the light-converging point P of the laser beam converged by the condenser 14 is raised toward the back surface 11b of the wafer 11, two lines of parallel The reforming layer 21 is formed. The laser beam condensing point P is located on the back surface 11b side of the wafer 11 and two lines of the reforming layer 21 are formed parallel to each other so as to overlap with the modification layer 21 formed immediately before ). The wafer 11 is indexed and transferred to form a plurality of the same two lines of the modified layer 21 along the adjacent line to be divided 13a.

또한, 도 5의 (A)에 도시된 실시형태에서는, 웨이퍼(11)의 표면(11a)에 가까운 쪽의 개질층(21)을 1층 형성하고, 상하 방향으로 겹치는 이면(11b) 측의 개질층(21)을 2층 형성하고 있지만, 개질층(21)의 층수는 이것에 한정되지 않고, 표면(11a) 측의 개질층(21)을 2층 이상 형성하여도 좋고, 이면(11b) 측의 개질층(21)을 1층만, 또는 3층 이상 형성하도록 하여도 좋다.5A, one modified layer 21 near the surface 11a of the wafer 11 is formed, and the modification 11 on the side of the back surface 11b overlapping in the vertical direction The number of the modified layers 21 is not limited to two and the number of the modified layers 21 on the side of the surface 11a may be two or more, Of the modified layer 21 may be formed as only one layer or three or more layers.

분할 예정 라인(13b)에 대해서는, 디바이스를 빽빽하게 배열할 필요가 없는 변측이기 때문에, 분할 예정 라인(13b)의 중심을 따라 상하 방향으로 겹치도록 복수 층의 개질층(21)을 형성한다.For the line to be divided 13b, a plurality of layers of the reforming layer 21 are formed so as to overlap in the vertical direction along the center of the line to be divided 13b, since the sides where the devices need not be arranged tightly are formed.

도 5의 (B)를 참조하면, 본 발명 제2 실시형태의 개질층 형성 단계를 나타내는 단면도가 도시되어 있다. 본 실시형태의 개질층 형성 단계에서는, 웨이퍼(11)의 표면(11a) 측의 개질층(21)과 다음에 형성하는 개질층(21)이 웨이퍼(11)의 두께 방향으로 오버랩하도록 형성한다.Referring to FIG. 5 (B), a cross-sectional view showing a modified layer forming step of the second embodiment of the present invention is shown. The modified layer 21 on the side of the surface 11a of the wafer 11 and the subsequent modified layer 21 are formed so as to overlap with each other in the thickness direction of the wafer 11 in the modified layer forming step of the present embodiment.

이 오버랩의 길이는, 30 ㎛ 정도가 바람직하다. 이와 같이 개질층(21)을 오버랩하여 형성함으로써, 개질층(21)으로부터 전파되는 원하는 크랙을 확실하게 형성할 수 있는 것을 확인하였다.The length of this overlap is preferably about 30 탆. It was confirmed that the desired crack propagated from the modified layer 21 can be reliably formed by forming the modified layer 21 in an overlapping manner.

개질층 형성 단계에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.The processing conditions in the reforming layer forming step are set, for example, as follows.

광원 : LD 여기 Q 스위치 Nd : YVO4 펄스 레이저Light source : LD excitation Q switch Nd: YVO4 pulsed laser

파장 : 1064 ㎚wavelength : 1064 nm

평균 출력 : 0.2 WAverage output : 0.2 W

반복 주파수 : 80 kHzRepetition frequency : 80 kHz

집광 스폿 직경 : φ1 ㎛Condensing spot diameter : φ1 μm

가공 이송 속도 : 100 ㎚/sFeeding speed : 100 nm / s

개질층 형성 단계를 실시한 후, 디바이스 웨이퍼(11)에 외력을 부여하여, 개질층(21)을 파단 기점으로 디바이스 웨이퍼(11)를 복수의 디바이스 칩으로 분할하는 분할 단계를 실시한다.An external force is applied to the device wafer 11 to perform a dividing step of dividing the device wafer 11 into a plurality of device chips with the starting point of the modifying layer 21 being broken.

이 분할 단계에 대해서 도 6을 참조하여 설명한다. 도 6의 (A)를 참조하면, 분할 장치(20)는, 확장 드럼(22)과, 환상 프레임(F)을 유지하는 프레임 유지 수단(24)을 구비하고 있다. 확장 드럼(22)은, 환상 프레임(F)의 내경보다 작고, 환상 프레임(F)에 장착된 익스팬드 테이프(T)에 접착되는 웨이퍼(11)의 외경보다 큰 내경을 갖고 있다.This division step will be described with reference to FIG. 6 (A), the dividing device 20 is provided with an extension drum 22 and frame holding means 24 for holding the annular frame F. As shown in Fig. The expansion drum 22 has an inner diameter smaller than the inner diameter of the annular frame F and larger than the outer diameter of the wafer 11 adhered to the expand tape T mounted on the annular frame F. [

프레임 유지 수단(24)은, 환상의 프레임 유지 부재(26)와, 프레임 유지 부재(26)의 외주에 설치된 고정 수단으로서의 복수의 클램프(28)로 구성된다. 프레임 유지 부재(26)의 상면은 환상 프레임(F)을 배치하는 배치면(26a)을 형성하고 있고, 이 배치면(26a) 상에 환상 프레임(F)이 배치된다.The frame holding means 24 is constituted by an annular frame holding member 26 and a plurality of clamps 28 as fixing means provided on the outer periphery of the frame holding member 26. [ The upper surface of the frame holding member 26 forms a placement surface 26a for arranging the annular frame F and an annular frame F is arranged on the placement surface 26a.

그리고, 배치면(26a) 상에 배치된 환상 프레임(F)은, 클램프(28)에 의해 프레임 유지 부재(26)에 고정된다. 이와 같이 구성된 프레임 유지 수단(24)은 에어 실린더(30)의 피스톤 로드(32)에 연결되어 있고, 에어 실린더(30)를 작동함으로써 프레임 유지 부재(26)는 상하 방향으로 이동된다.The annular frame F disposed on the placement surface 26a is fixed to the frame holding member 26 by the clamp 28. [ The frame holding means 24 constructed as described above is connected to the piston rod 32 of the air cylinder 30. By operating the air cylinder 30, the frame holding member 26 is moved in the vertical direction.

이와 같이 구성된 분할 장치(20)를 이용하여 실시하는 웨이퍼 분할 단계에 대해서 도 6의 (A)∼도 6의 (C)를 참조하여 설명한다. 도 6의 (A)에 도시된 바와 같이, 웨이퍼(11)를 익스팬드 테이프(T)를 통해 지지한 환상 프레임(F)을, 프레임 유지 부재(26)의 배치면(26a) 상에 배치하고, 클램프(28)에 의해 프레임 유지 부재(26)에 고정한다. 이때, 프레임 유지 부재(26)는 그 배치면(26a)이 확장 드럼(22)의 상단과 대략 동일 높이가 되는 기준 위치에 위치된다.The wafer dividing step performed using the dividing apparatus 20 configured as described above will be described with reference to Figs. 6 (A) to 6 (C). The annular frame F supporting the wafer 11 via the expand tape T is disposed on the arrangement surface 26a of the frame holding member 26 as shown in Fig. , And fixed to the frame holding member (26) by the clamp (28). At this time, the frame holding member 26 is positioned at a reference position in which the placement surface 26a thereof is approximately flush with the upper end of the expansion drum 22. [

계속해서, 에어 실린더(30)를 구동하여 프레임 유지 부재(26)를 도 6의 (B)에 도시된 확장 위치로 하강시킨다. 이에 따라, 프레임 유지 부재(26)의 배치면(26a) 상에 고정되어 있는 환상 프레임(F)도 하강하기 때문에, 환상 프레임(F)에 장착된 익스팬드 테이프(T)는 확장 드럼(22)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다.Subsequently, the air cylinder 30 is driven to lower the frame holding member 26 to the extended position shown in Fig. 6 (B). The annular frame F fixed on the placement surface 26a of the frame holding member 26 is also lowered so that the expanded tape T mounted on the annular frame F is pulled out from the extension drum 22, Lt; RTI ID = 0.0 > radially < / RTI >

그 결과, 익스팬드 테이프(T)에 접착되어 있는 웨이퍼(11)에는 방사상으로 인장력이 작용한다. 이와 같이 웨이퍼(11)에 방사상으로 인장력이 작용하면, 웨이퍼(11)는 개질층(21)을 파단 기점으로 파단되고, 개개의 디바이스 칩(23)으로 분할된다.As a result, tensile force acts on the wafer 11 bonded to the expanded tape T in a radial direction. When radial tensile force acts on the wafer 11 as described above, the wafer 11 is fractured at the breaking point as the starting point of the modified layer 21, and is divided into the individual device chips 23.

본 실시형태의 디바이스 칩의 제조 방법에서는, 디바이스를 빽빽하게 배열할 필요가 있는 변측의 분할 예정 라인(13a)에 대해서는, 각 분할 예정 라인(13a)을 따라 동일 높이로 2줄의 개질층(21)이 형성되고, 웨이퍼(11)의 두께 방향으로 복수의 개질층(21)이 형성되어 있다.In the device chip manufacturing method of the present embodiment, two lines of the reforming layer 21 are formed at the same height along the line to be divided 13a along the line to be divided 13a on the side where the devices need to be arranged tightly. And a plurality of modified layers 21 are formed in the thickness direction of the wafer 11. As shown in Fig.

또한, 웨이퍼(11)의 표면(11a) 측에 가장 가까운 한 쌍의 개질층(21)보다도 이면측에 가까운 한 쌍의 개질층(21)이 디바이스(15)에 가까운 쪽에 형성되어 있기 때문에, 도 6의 (B)의 A 부분의 확대도인 도 6의 (C)에 도시된 바와 같이, 웨이퍼(11)를 분할하여 얻어진 디바이스 칩(23)의 측면이 디바이스(15)가 형성되어 있는 표면으로부터 칩 중심측으로 비스듬히 경사진다. 또한, 인접한 디바이스 칩(23) 사이에 스트리트부(25)가 잔존한다.Further, since the pair of the modified layers 21 closer to the back side than the pair of the modified layers 21 closest to the surface 11a side of the wafer 11 are formed near the device 15, The side surface of the device chip 23 obtained by dividing the wafer 11 is removed from the surface on which the device 15 is formed as shown in Fig. 6 (C) And is inclined obliquely toward the center of the chip. Further, the street portion 25 remains between the adjacent device chips 23.

특별히 도시하지 않지만, 제1 방향으로 연장되는 분할 예정 라인(13a)에 직교하는 분할 예정 라인(13b)에 대해서는, 도 4에 도시된 바와 같이, 분할 예정 라인(13b)의 대략 중심 부분에 1줄의 개질층(21)이 형성되어 있기 때문에, 도 6에 도시된 분할 단계를 실시하면, 각 디바이스 칩(23)의 측면은 표면에 형성된 디바이스(15)에 대하여 수직이 된다.As shown in Fig. 4, for the line to be divided 13b which is perpendicular to the line to be divided 13a extending in the first direction, although not specifically shown, The side surface of each device chip 23 is perpendicular to the device 15 formed on the surface thereof. In this case, as shown in Fig.

전술한 실시형태의 디바이스 칩의 제조 방법에 따르면, 디바이스를 빽빽하게 배열할 필요가 있는 변측에 대해서는, 칩의 측면이 표면으로부터 칩 중심측으로 비스듬히 경사지기 때문에, 복수의 디바이스 칩(23)을 연결시켜 예컨대, 도 7에 도시된 바와 같은, 라인 센서(27)를 구성한 경우, 인접한 디바이스(15) 사이에 거의 간극이 생기지 않도록 디바이스 칩(23)을 정렬할 수 있다.According to the device chip manufacturing method of the above-described embodiment, since the sides of the chips which are required to arrange the devices tightly are inclined obliquely from the surface toward the chip center side, a plurality of device chips 23 are connected , It is possible to arrange the device chip 23 so that almost no gap is formed between the adjacent devices 15 when the line sensor 27 is configured as shown in Fig.

전술한 실시형태에서는, 본 발명의 디바이스 칩을 반도체 웨이퍼에 적용하여 CCD, CMOS 등의 촬상 디바이스 칩을 제조하는 예에 대해서 설명하였으나, 본 발명의 제조 방법은 이것으로 한정되지 않고, 표면에 복수의 LED가 형성된 광 디바이스 웨이퍼의 분할에 적용하여, LED 칩을 제조하는 방법에도 마찬가지로 적용할 수 있다.In the above-described embodiments, the device chip of the present invention is applied to a semiconductor wafer to produce an imaging device chip such as CCD or CMOS. However, The present invention can be similarly applied to a method of manufacturing an LED chip by applying it to the division of an optical device wafer formed with LEDs.

10 : 척 테이블 11 : 반도체 웨이퍼
13, 13a, 13b : 분할 예정 라인(스트리트)
14 : 집광기 15 : 디바이스
20 : 분할 장치 21 : 개질층
22 : 확장 드럼 23 : 디바이스 칩
24 : 프레임 유지 수단 25 : 스트리트부
26 : 프레임 유지 부재 27 : 라인 센서10: chuck table 11: semiconductor wafer
13, 13a, 13b: line to be divided (street)
14: Concentrator 15: Device
20: splitting device 21: modified layer
22: Expansion drum 23: Device chip
24: frame holding means 25:
26: frame holding member 27: line sensor

Claims (1)

서로 교차하는 미리 정해진 폭을 갖는 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성된 디바이스 웨이퍼로부터 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서,
디바이스 웨이퍼의 표면측을 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼를 유지하는 유지 단계와,
상기 유지 단계를 실시한 후, 디바이스 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 디바이스 웨이퍼의 내부에 위치시켜, 상기 레이저 빔을 디바이스 웨이퍼의 이면으로부터 상기 분할 예정 라인의 폭 방향의 양 가장자리를 따라 조사하여, 서로 평행한 2줄의 개질층을 상하 방향으로 복수 층 형성하는 개질층 형성 단계와,
상기 개질층 형성 단계를 실시한 후, 디바이스 웨이퍼에 외력을 부여하여, 상기 개질층을 파단 기점으로 디바이스 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고,
상기 개질층 형성 단계에서는, 이면측의 개질층을 표면측의 개질층으로부터 상기 디바이스측으로 물러난 위치에 형성하며,
상기 복수 층의 개질층을 따라 파단한 상기 디바이스 칩의 측면은, 표면측이 가장 돌출되어 있는 것을 특징으로 하는 디바이스 칩의 제조 방법.A device chip manufacturing method for manufacturing a device chip from a device wafer on which devices are formed in respective regions of a surface partitioned by a plurality of lines to be divided having a predetermined width crossing each other,
A holding step of holding the device wafer by facing the surface side of the device wafer to the holding surface of the chuck table,
After the holding step, a light-converging point of a laser beam having a wavelength that is transparent to the device wafer is positioned inside the device wafer, and the laser beam is irradiated from the back surface of the device wafer to both edges A modified layer forming step of forming a plurality of mutually parallel modified layers of two rows in the vertical direction,
And a dividing step of dividing the device wafer into a plurality of device chips by applying an external force to the device wafer after the modified layer forming step and using the modified layer as a breaking point,
In the reformed layer forming step, the modified layer on the back surface side is formed at a position retreated from the modified layer on the front surface side to the device side,
Wherein a side surface of the device chip, which is ruptured along the modified layers of the plurality of layers, is most protruded on the surface side.
KR1020160025128A 2015-03-05 2016-03-02 Method of manufacturing device chips KR102379114B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-043601 2015-03-05
JP2015043601A JP6494334B2 (en) 2015-03-05 2015-03-05 Device chip manufacturing method

Publications (2)

Publication Number Publication Date
KR20160108183A true KR20160108183A (en) 2016-09-19
KR102379114B1 KR102379114B1 (en) 2022-03-25

Family

ID=56847355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025128A KR102379114B1 (en) 2015-03-05 2016-03-02 Method of manufacturing device chips

Country Status (4)

Country Link
JP (1) JP6494334B2 (en)
KR (1) KR102379114B1 (en)
CN (1) CN105935842B (en)
TW (1) TWI700735B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745165B2 (en) * 2016-08-09 2020-08-26 株式会社ディスコ Wafer processing method
CN106328778B (en) * 2016-09-14 2019-03-08 中国科学院半导体研究所 Stealth cutting preparation just, fall and inverted trapezoidal mesa-shaped substrate LED chip method
DE102016224978B4 (en) * 2016-12-14 2022-12-29 Disco Corporation substrate processing method
DE102017200631B4 (en) * 2017-01-17 2022-12-29 Disco Corporation Method of processing a substrate
JP6821261B2 (en) * 2017-04-21 2021-01-27 株式会社ディスコ Processing method of work piece
JP7007052B2 (en) * 2017-09-19 2022-01-24 株式会社ディスコ Wafer processing method
JP7148816B2 (en) * 2019-09-30 2022-10-06 日亜化学工業株式会社 Method for manufacturing light-emitting element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (en) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd Method of manufacturing nitride-based semiconductor element
JP2006245043A (en) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride-based compound semiconductor element, and light emitting element
JP2007273743A (en) 2006-03-31 2007-10-18 Kyocera Corp Semiconductor substrate and dicing method thereof
JP2010073821A (en) 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd Wafer dividing method
KR20110081855A (en) * 2009-03-03 2011-07-14 쇼와 덴코 가부시키가이샤 Laser machining method and method for manufacturing compound semiconductor light-emitting element
KR20110122857A (en) * 2009-02-25 2011-11-11 니치아 카가쿠 고교 가부시키가이샤 Semiconductor element manufacturing method
JP2012164740A (en) * 2011-02-04 2012-08-30 Mitsuboshi Diamond Industrial Co Ltd Laser scribing method
KR20140008497A (en) * 2012-07-11 2014-01-21 가부시기가이샤 디스코 Optical device and method for machining optical device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408361B2 (en) * 2003-09-26 2010-02-03 株式会社ディスコ Wafer division method
JP2009124077A (en) * 2007-11-19 2009-06-04 Denso Corp Semiconductor chip and its production process
CN101807647A (en) * 2010-03-19 2010-08-18 厦门市三安光电科技有限公司 Process for manufacturing AlGaInP light-emitting diode with inclined side face
TW201301557A (en) * 2011-06-17 2013-01-01 Univ Nat Cheng Kung Light-emitting device structure and method for manufacturing the same
JP2013089714A (en) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd Chip formation method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (en) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd Method of manufacturing nitride-based semiconductor element
JP2006245043A (en) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride-based compound semiconductor element, and light emitting element
JP2007273743A (en) 2006-03-31 2007-10-18 Kyocera Corp Semiconductor substrate and dicing method thereof
JP2010073821A (en) 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd Wafer dividing method
KR20110122857A (en) * 2009-02-25 2011-11-11 니치아 카가쿠 고교 가부시키가이샤 Semiconductor element manufacturing method
KR20110081855A (en) * 2009-03-03 2011-07-14 쇼와 덴코 가부시키가이샤 Laser machining method and method for manufacturing compound semiconductor light-emitting element
JP2012164740A (en) * 2011-02-04 2012-08-30 Mitsuboshi Diamond Industrial Co Ltd Laser scribing method
KR20140008497A (en) * 2012-07-11 2014-01-21 가부시기가이샤 디스코 Optical device and method for machining optical device

Also Published As

Publication number Publication date
CN105935842A (en) 2016-09-14
JP6494334B2 (en) 2019-04-03
KR102379114B1 (en) 2022-03-25
TWI700735B (en) 2020-08-01
JP2016163016A (en) 2016-09-05
CN105935842B (en) 2019-08-16
TW201709290A (en) 2017-03-01

Similar Documents

Publication Publication Date Title
KR20160108183A (en) Method of manufacturing device chips
JP4909657B2 (en) Processing method of sapphire substrate
TWI631665B (en) Optical device processing method
JP4767711B2 (en) Wafer division method
JP2006229021A (en) Wafer dividing method
JP2005086161A (en) Method of working wafer
KR101979397B1 (en) Method of dividing substrate with pattern
JP2006114691A (en) Division method of wafer
KR102102485B1 (en) Wafer machining method
JP2006054246A (en) Wafer separation method
JP2007157887A (en) Wafer-dividing method
JP2011003757A (en) Method of dividing wafer
JP2017118096A (en) Substrate processing method
KR20170053114A (en) Wafer processing method
JP2006108273A (en) Method and apparatus of dividing wafer
JP2006245209A (en) Manufacturing method of semiconductor chip
JP2018114554A (en) Method for processing substrate
KR102256562B1 (en) Machining method of laminated substrate
JP2019033212A (en) Division method
JP5864112B2 (en) Wafer division method
KR20180058760A (en) Laser processing method and laser processing apparatus
JP2014096526A (en) Wafer processing method
JP2008227276A (en) Method of dividing wafer
US20140106543A1 (en) Laser processing method for wafer
JP2009277778A (en) Method of dividing wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant