JP2016152384A - パワーモジュール用基板の製造方法及びパワージュールの製造方法 - Google Patents
パワーモジュール用基板の製造方法及びパワージュールの製造方法 Download PDFInfo
- Publication number
- JP2016152384A JP2016152384A JP2015030525A JP2015030525A JP2016152384A JP 2016152384 A JP2016152384 A JP 2016152384A JP 2015030525 A JP2015030525 A JP 2015030525A JP 2015030525 A JP2015030525 A JP 2015030525A JP 2016152384 A JP2016152384 A JP 2016152384A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- power module
- circuit
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
また、アンカー孔を形成する際に、第一金属層(アンカー孔の底部)に、第二金属層に形成される開口部よりも半径方向外方に張り出す部分を形成することにより、モールド樹脂がアンカー孔の底部に開口部よりも半径方向外方に張り出したモールド樹脂部分を形成することができるので、モールド樹脂が剥がれにくくなり、回路層とモールド樹脂との良好な密着性を維持することができる。
そして、回路層へのアンカー孔の形成は、第二金属層よりも第一金属層に対するエッチングレートが高いエッチング液を用いて行うので、回路層の表面側の第二金属層を介して第一金属層がエッチングされる際に、第一金属層にアンカー孔の底部となる開口部に対して半径方向外方に張り出す部分を形成することができる。このように、回路層をエッチングすることによりアンカー孔を形成するので、回路層にディンプル加工によりディンプルを形成する場合のように、形状が潰れたり回路層に変形を生じさせることなく、容易にアンカー形状を形成することができる。
図1は、本発明に係る第1実施形態のパワーモジュールの製造方法により製造されるパワーモジュールを示している。この図1に示すパワーモジュール100は、パワーモジュール用基板70の回路層10の表面に半導体素子30が搭載され、半導体素子30にはリードフレーム50が接合され、さらに半導体素子30とパワーモジュール用基板70とリードフレーム50とをエポキシ樹脂等からなるモールド樹脂80により封止することで構成される。
なお、このように構成されるパワーモジュール100は、図1に示すように、ヒートシンク110の上面に熱伝導グリス40を介して接触させ、クランプ等により押し付けて使用される。
回路層10は、絶縁層としてのセラミックス基板20の一方の面に接合された第一金属層13と、その第一金属層13のセラミックス基板20とは反対の面に接合された第二金属層14とを備える。そして、放熱層21は、セラミックス基板20の回路層10と反対面に接合された第一金属層11と、第一金属層11のセラミックス基板20とは反対面に接合された第二金属層12とを備える。
以下、これら回路層10と放熱層21とを区別するために、回路層10に用いられる両金属層を回路層用第一金属層、回路層用第二金属層とし、放熱層21に用いられる両金属層を放熱層用第一金属層、放熱層用第二金属層とする。
なお、これら各金属層11〜14及びセラミックス基板20は、ろう付けされる。
このアンカー孔9は、図1及び図3(d)に示すように、回路層用第二金属層14を貫通し、回路層用第一金属層13の少なくとも途中まで到達して形成される。また、アンカー孔9は、アンカー孔9の開口部側を構成する回路層用第二金属層14側の直径d1よりも、アンカー孔9の底部側を構成する回路層用第一金属層13側の直径d2が大きな直径を形成している。この場合、アンカー孔9の回路層用第二金属層14の表面の開口部の直径d1は、0.2mm〜2.0mmの範囲内に設定される。
なお、必要とされる機能に応じてIGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子30が選択される。そして、半導体素子30を接合するはんだ材は、例えばSn‐Sb系、Sn‐Ag系、Sn‐Cu系、Sn‐In系、もしくはSn‐Ag‐Cu系のはんだ材(いわゆる鉛フリーはんだ材)とされる。
パワーモジュール用基板70は、セラミックス基板20と回路層用第一金属層13となる金属板及び放熱層用第一金属層11となる金属板とを接合するとともに、この回路層用第一金属層13となる金属板と回路層用第二金属層14となる金属板とを接合する第一接合工程、第一接合工程で得られた積層体23に放熱層用第二金属層12となる金属板を接合する第二接合工程、回路層10をエッチングすることにより回路層用第二金属層14を貫通して回路層用第一金属層13の少なくとも途中まで到達するアンカー孔9を形成するアンカー孔エッチング工程を経て製造される。以下、これらの工程を説明する。
図3(a)に示すように、セラミックス基板20の一方の面にろう材22を介して回路層用第一金属層13となる金属板13aを積層し、さらに回路層用第一金属層13となる金属板13aの上面にろう材22を介して回路層用第二金属層14となる金属板14aを積層するとともに、セラミックス基板20の他方の面にろう材22を介して放熱層用第一金属層11となる金属板11aを積層して、これらを一体に接合する。ろう材22は、Al‐Si系等の合金を箔の形態で用いるとよい。
具体的には、セラミックス基板20、回路層用第一金属層13となる金属板13a、回路層用第二金属層14となる金属板14a及び放熱層用第一金属層11となる金属板11aとを、図3(a)に示すようにろう材22を介して積層した積層体Sを図6に示す加圧装置110を用いて積層方向に加圧した状態とする。
図3(b)に示すように、放熱層用第二金属層12となる金属板12aの上面に、ろう材25を介して第一接合工程で得られた積層体23を2個並列に並べて積層する。
ろう材25には、例えばアルミニウム合金(A3003合金)からなる芯材の両面にAl‐Si‐Mg系のろう材層が形成された両面ろうクラッド材を用いるとよく、この両面クラッド材を用いたフラックスレスろう付け方法により、第一接合工程で得られた積層体23の放熱層用第一金属層11と放熱層用第二金属層12とを接合する。
図3(c)に示すように、回路層10及び放熱層21の表面に、エッチング除去部、すなわちアンカー孔形成予定部90を残してフォトレジスト法によりエッチングマスク91を形成した後、これをエッチング液に浸漬して、回路層10のエッチングをする。なお、エッチングマスク91は、レジストインキをスクリーン印刷によってアンカー孔形成予定部90を残したパターン上に塗布し、紫外線を照射して硬化を行うことにより形成してもよい。
このアンカー孔エッチング工程においては、回路層用第一金属層13に対するエッチングレートが回路層用第二金属層14に対するエッチングレートよりも高いエッチング液を用いることにより、図3(d)に示すように、回路層用第一金属層13に、回路層用第二金属層14に形成されるアンカー孔9の開口部に対して半径方向外方に張り出す部分を形成する。
このようにして、回路層10をエッチングすることにより、回路層用第二金属層14を貫通して回路層用第一金属層13の少なくとも途中まで到達するアンカー孔9を形成することができる。
なお、エッチング処理後に酸を用いて残存するエッチング液を洗浄する。洗浄に用いる酸は、塩酸、硫酸、硝酸等を用いることができるが、塩酸が好適に用いられる。その後、水酸化ナトリウム水溶液等でエッチングマスク91を剥離することにより、図3(d)に示すように、パワーモジュール用基板70が製造される。
(はんだ付け工程)
パワーモジュール用基板70の回路層10の上面、すなわち回路層用第二金属層14の上面に半導体素子30をはんだ付けする。さらに、半導体素子30にはリードフレーム50が接合される。
(樹脂封止工程)
次に、パワーモジュール用基板70の放熱層用第二金属層12の下面と、リードフレーム50の外部接続端子部分50aとを除き、半導体素子30とパワーモジュール用基板70とリードフレーム50とをモールド樹脂80により封止する。
具体的には、例えばエポキシ樹脂等からなる封止材を用いてトランスファーモールディング方法によってモールド樹脂80を形成し封止する。このようにしてパワーモジュール100を製造する。
また、アンカー孔9を形成する際に、回路層用第一金属層13(アンカー孔9の底部)に、平面視において、回路層用第二金属層14に形成される開口部よりも半径方向外方に張り出す部分を形成することにより、モールド樹脂80がアンカー孔9の底部に開口部よりも半径方向外方に張り出したモールド樹脂部分を形成することができるので、モールド樹脂80が剥がれにくくなり、回路層10とモールド樹脂80との良好な密着性を維持することができる。
図3に示す第1実施形態のパワーモジュール用基板の製造方法では、回路層10に使用する金属板の組合せを、回路層用第一金属層13は純度99.00質量%以上のアルミニウム(いわゆる2Nアルミニウム)、回路層用第二金属層14は純度99.99質量%以上のアルミニウム(いわゆる4Nアルミニウム)とした組合せとしていたが、回路層10の構成はこの組合せに限定するものではなく、例えば、以下の第2実施形態及び第3実施形態に示す組合せとした場合においても、エッチングによりアンカー孔9の形成を行うことができる。
また、このパワーモジュール用基板71を構成するセラミックス基板20は、AlN(窒化アルミニウム)からなり、厚さは0.635mmとされる。回路層用第一金属層13を構成する金属板は、前述したようにいわゆる4Nアルミニウムからなり、厚さ0.4mmとされる。そして、回路層用第二金属層14を構成する金属板は無酸素銅からなり、厚さは0.3mmとされる。
そして、図4(d)に示すように、回路層10には、はんだ接合される半導体素子の搭載予定位置の直下を除く位置に、封止用のモールド樹脂が食い込み可能なアンカー孔9が形成されている。このアンカー孔9は、図4(d)に示すように、回路層用第二金属層14を貫通し、回路層用第一金属層13の少なくとも途中まで到達して形成される
まず、セラミックス基板20に回路層用第一金属層13と放熱層用第一金属層14とを一体に接合する。具体的には、図4(a)に示すように、セラミックス基板20の一方の面にろう材22を介して回路層用第一金属層13となる金属板13aを積層し、さらに、他方の面にろう材22を介して放熱層用第一金属層11となる金属板11aを積層する。ろう材22は、Al‐Si系等の合金を箔の形態で用いるとよい。
そして、このセラミックス基板20と回路層用第一金属層13となる金属板13a及び放熱層用第一金属層11となる金属板11aとを、図4(a)に示すようにろう材22を介して積層した積層体を積層方向に加圧した状態で、真空雰囲気下で接合温度に加熱することにより、セラミックス基板20に回路層用第一金属層13と放熱層用第一金属層11とをろう付け接合する。この場合の加圧力としては例えば0.1MPa以上3.4MPa以下、接合温度としては610℃以上650℃以下、加熱時間としては1分以上60分以下とされる。
図4(b)に示すように、放熱層用第二金属層12となる金属板12aの上面に、第一接合工程で得られた積層体23を2個並列に並べ、その各々の積層体23の放熱層用第二金属層12とは反対側の面に、回路層用第二金属層14となる金属板14aをそれぞれ積層する。
そして、これら放熱層用第二金属層12と2個の積層体23と回路層用第二金属層14とからなる積層体を積層方向に0.1MPa以上3.4MPa以下に加圧し、真空雰囲気下で接合温度400℃以上548℃以下に1分以上60分以下に加熱することにより、第一接合工程で得られた積層体23と回路層用第二金属層14及び放熱層用第二金属層12とを固相拡散接合する。
次に、図4(c)に示すように、回路層10及び放熱層21の表面に、エッチング除去部、すなわちアンカー孔形成予定部90を残してエッチングマスク91を形成した後、これをエッチング液に浸漬して、回路層10のエッチングをする。このアンカー孔エッチング工程においては、回路層用第一金属層13に対するエッチングレートが回路層用第二金属層14に対するエッチングレートよりも高いエッチング液を用いることにより、回路層用第一金属層13に、回路層用第二金属層14に形成されるアンカー孔9の開口部に対して半径方向外方に張り出す部分を形成する。
この塩化第二鉄を主成分とするエッチング液においては、回路層用第二金属層14を構成する無酸素銅よりも回路層用第一金属層13を構成する4Nアルミニウムの方がエッチングにより腐食され易く、回路層用第一金属層13のエッチングレートは回路層第二金属層14のエッチングレートの1.5倍〜4倍速くなる。
このようにして、回路層10をエッチングすることにより、回路層用第二金属層14を貫通して回路層用第一金属層13の少なくとも途中まで到達するアンカー孔9を形成することができる。
そして、エッチング処理後に酸を用いて残存するエッチング液を洗浄した後、水酸化ナトリウム水溶液等でエッチングマスク91を剥離することにより、パワーモジュール用基板72が製造される。
図3に示す第1実施形態、及び図4に示す第2実施形態のパワーモジュール用基板の製造方法では、アンカー孔エッチング工程により、回路層用第二金属層14を貫通して回路層用第一金属層13の途中まで到達するアンカー孔9を形成することとしていたが、図5に示す第3実施形態のパワーモジュール用基板の製造方法では、アンカー孔エッチング工程の前に、事前エッチング工程を設け、これら二段階のエッチング処理を経ることにより、アンカー孔9を形成する。
このパワーモジュール用基板73を構成するセラミックス基板20はAlN(窒化アルミニウム)からなり、厚さは0.635mmとされる。回路層用第一金属層13を構成する金属板13aは例えば無酸素銅からなり、厚さ0.3mmとされる。そして、回路層用第二金属層14を構成する金属板14aは4Nアルミニウムからなり、厚さは0.2mmとされる。
そして、図5(e)に示すように、回路層10には、はんだ接合される半導体素子の搭載予定位置の直下を除く位置に、封止用のモールド樹脂が食い込み可能なアンカー孔9が形成されている。このアンカー孔9は、回路層用第二金属層14を貫通し、回路層用第一金属層13の少なくとも途中まで到達して形成される。
(第一接合工程)
まず、セラミックス基板20に回路層用第一金属層13と放熱層用第一金属層14とを一体に接合する。具体的には、図5(a)に示すように、AlNからなるセラミックス基板20の一方の面にろう材22を介して回路層用第一金属層13となる金属板13aを積層し、さらに、他方の面にろう材22を介して放熱層用第一金属層11となる金属板11aを積層する。ろう材22は、Ag‐Cu‐Ti系やAg‐Ti系等の合金を箔の形態で用いるとよい。
そして、このセラミックス基板20と回路層用第一金属層13となる金属板13a及び放熱層用第一金属層14となる金属板14aとをろう材22を介して積層した積層体を積層方向に加圧した状態で、真空雰囲気下で接合温度に加熱することにより、セラミックス基板20に回路層用第一金属層13と放熱層用第一金属層14とをろう付け接合する。この場合の加圧力としては例えば0.01MPa以上0.35MPa以下、接合温度としては790℃以上850℃以下、加熱時間としては5分以上60分以下とされる。
次に、図5(b)に示すように、第一接合工程で得られた積層体23の回路層用第一金属層13と回路層用第二金属層14、及び放熱層用第一金属層11と放熱層用第二金属層12とをそれぞれ接合する。具体的には、放熱層用第二金属層12となる金属板12aの上面に、第一接合工程で得られた積層体23を2個並列に並べ、その各々の積層体23の放熱層用第二金属層12とは反対側の面に回路層用第二金属層14となる金属板14aをそれぞれ積層し、これら放熱層用第二金属層12と2個の積層体23と回路層用第二金属層14とからなる積層体を積層方向に0.1MPa以上3.4MPa以下に加圧し、真空雰囲気下で接合温度400℃以上548℃以下に1分以上60分以下に加熱することにより、第一接合工程で得られた積層体23と回路層用第二金属層14及び放熱層用第二金属層12とを固相拡散接合する。
次に、図5(c)に示すように、回路層10及び放熱層21の表面に、エッチング除去部、すなわちアンカー孔形成予定部90を残してエッチングマスク91を形成する。そして、これを回路層第一金属層13に対しては高い腐食性を有するが、回路層用第二金属層14に対する腐食性を殆ど有さないエッチング液に浸漬してエッチングすることにより、図5(d)に示すように、回路層用第二金属層14貫通する下孔92を形成する。このようなエッチング液として、塩化第二銅を主成分とするもの(CuCl2:21質量%、50℃)を用いることができ、このエッチング液にエッチングマスク91を形成した積層体24を塩化第二銅を15分浸漬することにより、回路層用第二金属層14を貫通する下孔92を形成することができる。
次に、事前エッチング工程において回路層用第二金属層14を貫通する下孔92を形成した積層体26を、回路層用第一金属層13に対するエッチングレートが回路層用第二金属層14に対するエッチングレートよりも高いエッチング液に浸漬することにより、回路層用第一金属層13をエッチングする。このようなエッチング液として、硝酸を主成分とするもの(HNO3:30質量%、40℃)を用いることができ、このエッチング液に積層体26を10分浸漬することにより、回路層用第二金属層14に形成された下孔92を介して回路層用第一金属層13のエッチングを行い、回路層10にアンカー孔9を形成することができる。
そして、エッチング処理後に、水酸化ナトリウム水溶液等でエッチングマスク91を剥離することにより、図5(e)に示すように、パワーモジュール用基板73が製造される。
そして、このようにして製造されるパワーモジュール用基板72,73は、回路層10に複数のアンカー孔9を有していることで、回路層10の表面上に半導体素子30が搭載された後にモールド樹脂80により樹脂封止がされる際に、そのモールド樹脂80がアンカー孔9へ入り込み、半導体素子実装面である回路層10とモールド樹脂80との密着性を向上させることができる。
また、アンカー孔9を形成する際に、回路層用第一金属層13(アンカー孔9の底部)に、平面視において回路層用第二金属層14に形成される開口部よりも半径方向外方に張り出す部分を形成することにより、モールド樹脂80がアンカー孔9の底部に開口部よりも半径方向外方に張り出したモールド樹脂部分を形成することができるので、モールド樹脂80が剥がれにくくなり、回路層10とモールド樹脂80との良好な密着性を維持することができる。
10…回路層
11…放熱層用第一金属層
12…放熱層用第二金属層
13…回路層用第一金属層
14…回路層用第二金属層
20…セラミックス基板
21…放熱層
30…半導体素子
50…リードフレーム
70,72,73…パワーモジュール用基板
80…モールド樹脂
91…エッチングマスク
92…下孔
100…パワーモジュール
110…加圧装置
Claims (3)
- セラミックス基板の一方の面に積層された回路層と他方の面に積層された放熱層とを備え、前記回路層が前記セラミックス基板に接合される第一金属層と該第一金属層の前記セラミックス基板とは反対の面に接合された第二金属層とを有するパワーモジュール用基板の製造方法であって、
前記回路層をエッチングすることにより前記第二金属層を貫通して前記第一金属層の少なくとも途中まで到達する複数のアンカー孔を形成するアンカー孔エッチング工程を有し、
前記アンカー孔エッチング工程は、前記第一金属層に対するエッチングレートが前記第二金属層に対するエッチングレートよりも高いエッチング液を用いて行われ、
前記第一金属層に前記第二金属層に形成される前記アンカー孔の開口部に対して半径方向外方に張り出す部分を形成するパワーモジュール用基板の製造方法。 - 前記アンカー孔エッチング工程の前に、前記第二金属層をエッチングすることにより該第二金属層を貫通する下孔を形成する事前エッチング工程を備え、
前記アンカー孔エッチング工程は、前記下孔を介して前記第一金属層のエッチングが行われる請求項1に記載のパワーモジュール用基板の製造方法。 - 請求項1又は請求項2に記載のパワーモジュール用基板の製造方法により製造された前記パワーモジュール用基板の前記回路層の表面上に半導体素子をはんだ付けするはんだ付け工程と、
前記パワーモジュール用基板及び前記半導体素子をモールド樹脂により封止する樹脂封止工程とを有するパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030525A JP6439489B2 (ja) | 2015-02-19 | 2015-02-19 | パワーモジュール用基板の製造方法及びパワージュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030525A JP6439489B2 (ja) | 2015-02-19 | 2015-02-19 | パワーモジュール用基板の製造方法及びパワージュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016152384A true JP2016152384A (ja) | 2016-08-22 |
JP6439489B2 JP6439489B2 (ja) | 2018-12-19 |
Family
ID=56695642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030525A Active JP6439489B2 (ja) | 2015-02-19 | 2015-02-19 | パワーモジュール用基板の製造方法及びパワージュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6439489B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7452146B2 (ja) | 2020-03-19 | 2024-03-19 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5558557A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Resin mold type electronic component and lead frame used therefor |
JPH0575006A (ja) * | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | リードフレーム及び樹脂封止型半導体装置 |
JPH05129512A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | リードフレーム |
JPH06177280A (ja) * | 1992-12-09 | 1994-06-24 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
JP2011253950A (ja) * | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2015028998A (ja) * | 2013-07-30 | 2015-02-12 | 株式会社豊田自動織機 | 半導体装置 |
-
2015
- 2015-02-19 JP JP2015030525A patent/JP6439489B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5558557A (en) * | 1978-10-25 | 1980-05-01 | Hitachi Ltd | Resin mold type electronic component and lead frame used therefor |
JPH0575006A (ja) * | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | リードフレーム及び樹脂封止型半導体装置 |
JPH05129512A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | リードフレーム |
JPH06177280A (ja) * | 1992-12-09 | 1994-06-24 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
JP2011253950A (ja) * | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | 電力半導体装置 |
JP2015028998A (ja) * | 2013-07-30 | 2015-02-12 | 株式会社豊田自動織機 | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7452146B2 (ja) | 2020-03-19 | 2024-03-19 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
Also Published As
Publication number | Publication date |
---|---|
JP6439489B2 (ja) | 2018-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
JP4635564B2 (ja) | 半導体装置 | |
JP6048558B2 (ja) | 冷却器付パワーモジュール用基板及びその製造方法 | |
JP2006240955A (ja) | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 | |
JP5067187B2 (ja) | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール | |
JP4037425B2 (ja) | セラミック回路基板およびそれを用いた電力制御部品。 | |
JP2010010561A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
US10798824B2 (en) | Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module | |
JP2016152385A (ja) | パワーモジュール用基板及びパワーモジュール | |
JP6357917B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法、パワーモジュール | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2006351988A (ja) | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 | |
JP6439489B2 (ja) | パワーモジュール用基板の製造方法及びパワージュールの製造方法 | |
JP6631333B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2012146801A (ja) | ヒートシンク、ヒートシンク付パワーモジュール用基板、パワーモジュール及びヒートシンクの製造方法。 | |
JP6481409B2 (ja) | パワーモジュール用基板及びパワーモジュール | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP2018157115A (ja) | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
JP2016152383A (ja) | パワーモジュール用基板及びパワーモジュール | |
CN109219878B (zh) | 绝缘电路基板的制造方法、绝缘电路基板及热电转换模块 | |
JP7166490B2 (ja) | 半導体装置及びその製造方法 | |
WO2016060079A1 (ja) | 冷却器付パワーモジュール用基板及びその製造方法 | |
WO2024014532A1 (ja) | 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6439489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |