JP2016148931A - 電子制御装置 - Google Patents

Abstract

【課題】本発明は、電子制御装置に係り、監視対象から出力されるウォッチドッグ信号へのノイズ重畳に起因して集積回路から監視対象をリセットする信号が出力されても、その監視対象がリセットされるのを防止することにある。【解決手段】電子制御装置は、ウォッチドッグ信号を出力する監視対象である中央演算処理装置と、中央演算処理装置から出力されるウォッチドッグ信号を受信した結果に基づいて中央演算処理装置に異常が発生したと判別される場合に、中央演算処理装置をリセットするリセット信号を出力する集積回路と、中央演算処理装置から集積回路へ向けて出力されるウォッチドッグ信号を中央演算処理装置に戻すフィードバック線と、を備える。中央演算処理装置は、出力するウォッチドッグ信号とフィードバック線を介して入力されるウォッチドッグ信号との比較結果に基づいて、集積回路から出力されるリセット信号に基づくリセットを中止するリセット中止手段を有する。【選択図】図１

Description

本発明は、電子制御装置に関する。

従来、マイクロコンピュータ等の監視対象から出力されるウォッチドッグ信号に基づいてその監視対象のリセットを行う電子制御システムが知られている（例えば、特許文献１参照）。かかるシステムは、監視対象と、その監視対象を監視する集積回路（ＩＣ）と、を備えている。監視対象は、周期的に変化するウォッチドッグ信号を出力する。ＩＣは、監視対象から出力されるウォッチドッグ信号が周期的な変化を示すか否かを判別して、監視対象の異常有無を検出する。そして、ＩＣは、ウォッチドッグ信号が周期的な変化を示さないと判別した場合に、監視対象に異常が生じたとして、その監視対象のリセットを行う。すなわち、上記したシステムでは、ＩＣがウォッチドッグ信号に基づいて監視対象の異常を検出してその監視対象に向けてリセット信号を出力した場合、その監視対象はリセットされる。

特開２０１０−６７１３０号公報

しかしながら、上記したシステムでは、監視対象から出力されるウォッチドッグ信号にノイズが重畳したことに起因して、ＩＣが監視対象の異常を誤検出してリセット信号を出力した場合も、監視対象が誤ってリセットされてしまう。

本発明は、上述の点に鑑みてなされたものであり、監視対象から出力されるウォッチドッグ信号へのノイズ重畳に起因して集積回路から監視対象をリセットする信号が出力されても、その監視対象がリセットされるのを防止することが可能な電子制御装置を提供することを目的とする。

本発明の一態様は、ウォッチドッグ信号を出力する監視対象である中央演算処理装置と、前記中央演算処理装置から出力されるウォッチドッグ信号を受信した結果に基づいて前記中央演算処理装置に異常が発生したと判別される場合に、前記中央演算処理装置をリセットするリセット信号を出力する集積回路と、を備える電子制御装置であって、前記中央演算処理装置から前記集積回路へ向けて出力されるウォッチドッグ信号を前記中央演算処理装置に戻すフィードバック線を備え、前記中央演算処理装置は、出力するウォッチドッグ信号と前記フィードバック線を介して入力されるウォッチドッグ信号との比較結果に基づいて、前記集積回路から出力される前記リセット信号に基づくリセットを中止するリセット中止手段を有する電子制御装置である。

本発明によれば、監視対象から出力されるウォッチドッグ信号へのノイズ重畳に起因して集積回路から監視対象をリセットする信号が出力されても、その監視対象がリセットされるのを防止することができる。

本発明の一実施例である電子制御装置のシステム構成図である。 本実施例におけるＣＰＵ異常発生前後のウォッチドッグ信号ＷＤＣ及びリセット信号ＲＳＴの状態を表した図である。 本実施例におけるウォッチドッグ信号ＷＤＣへのノイズ重畳前後のウォッチドッグ信号ＷＤＣ及びリセット信号ＲＳＴの状態を表した図である。 本実施例における正常時のウォッチドッグ信号ＷＤＣｏｕｔ，ＷＤＣｉｎの関係を表した図である。 本実施例におけるウォッチドッグ信号ＷＤＣにノイズが重畳する場合のウォッチドッグ信号ＷＤＣｏｕｔ，ＷＤＣｉｎの関係を表した図である。 本実施例の電子制御装置において実行される制御ルーチンの一例のフローチャートである。

以下、図面を用いて、本発明に係る電子制御装置の具体的な実施の形態について説明する。

図１は、本発明の一実施例である電子制御装置１０のシステム構成図を示す。本実施例の電子制御装置１０は、例えば車両に搭載されるモータジェネレータの駆動制御などの処理を実行するうえで用いられるシステムである。以下、電子制御装置１０は、車両に搭載される車載システムであるものとする。

図１に示す如く、電子制御装置１０は、監視対象である中央演算処理装置（以下、ＣＰＵと称す。）１２と、ＣＰＵ１２を外部から監視する電源用集積回路（以下、電源ＩＣと称す。）１４と、を備えている。ＣＰＵ１２と電源ＩＣ１４とは、互いに信号線１６，１８を介して接続されている。信号線１６と信号線１８とは、ＣＰＵ１２と電源ＩＣ１４との間で並列接続されている。

ＣＰＵ１２は、車両動力を発生し得るモータジェネレータの駆動制御などの処理を行うマイクロプロセッサである。ＣＰＵ１２には、メモリ２０が接続されている。メモリ２０は、ＣＰＵ１２の演算したデータを格納可能である。メモリ２０は、例えばＥＥＰＲＯＭなどである。ＣＰＵ１２は、また、起動後に自システムが正常に動作しているか否かを示すウォッチドッグ信号ＷＤＣを出力する。ウォッチドッグ信号ＷＤＣは、周期的にレベル変化するランパルス信号である。ＣＰＵ１２から出力されるウォッチドッグ信号ＷＤＣは、信号線１６を介して電源ＩＣ１４に供給される。

電源ＩＣ１４は、自システムに用いる電源の電圧低下に起因する自システムの暴走や停止などの異常動作を未然に防ぐために電源電圧を監視する回路である。例えば、電源異常が検出されたときにＣＰＵ１２をリセットさせる、或いは、電源起動時に電源電圧が設定値に達するまでの間ＣＰＵ１２の起動を遅らせるなどの動作を行う回路である。

電源ＩＣ１４は、ＣＰＵ１２から出力されるウォッチドッグ信号ＷＤＣを受信することが可能であると共に、その受信したＣＰＵ１２からのウォッチドッグ信号ＷＤＣを監視することが可能である。電源ＩＣ１４は、受信したウォッチドッグ信号ＷＤＣが周期的な変化を示すか否かを判別し、その判別結果に基づいてＣＰＵ１２の異常有無を検出する。具体的には、電源ＩＣ１４は、ＣＰＵ１２からのウォッチドッグ信号ＷＤＣが周期的な変化を示さない場合すなわちそのウォッチドッグ信号ＷＤＣがＨｉ側又はＬｏ側に所定時間以上継続して固着する場合に、ＣＰＵ１２に異常が発生したと判定する。

電源ＩＣ１４は、ウォッチドッグ信号ＷＤＣに基づいてＣＰＵ１２に異常が発生したと判定した場合、ＣＰＵ１２をリセットするためのリセット信号ＲＳＴを出力する。このリセット信号ＲＳＴの出力は、ＣＰＵ１２の異常が発生してからある程度の時間（例えば、１０ｍｓ〜４０ｍｓ）が経過した後に行われる。リセット信号ＲＳＴは、信号線１８を介してＣＰＵ１２に供給される。

ＣＰＵ１２は、電源ＩＣ１４から出力されるリセット信号ＲＳＴを受信することが可能であると共に、そのリセット信号ＲＳＴが受信された場合に、割り込み処理で自ＣＰＵ１２をリセットすることが可能である。ＣＰＵ１２がリセットされた場合は、そのＣＰＵ１２によるモータジェネレータの駆動制御が停止されることで、車両走行が停止される。

電子制御装置１０は、また、フィードバック線２２を備えている。フィードバック線２２は、ＣＰＵ１２から信号線１６を介して電源ＩＣ１４へ向けて出力されるウォッチドッグ信号ＷＤＣをＣＰＵ１２に戻す信号線である。フィードバック線２２は、一端が信号線１６の中途に接続されかつ他端がＣＰＵ１２に接続される。ＣＰＵ１２は、信号線１６の一端が接続する出力端子２４と、フィードバック線２２の他端が接続するフィードバック入力端子２６と、を有する。

以下、ＣＰＵ１２が出力端子２４から出力するウォッチドッグ信号ＷＤＣをウォッチドッグ信号ＷＤＣｏｕｔと、また、フィードバック線２２を介してＣＰＵ１２のフィードバック入力端子２６に入力されるウォッチドッグ信号ＷＤＣをウォッチドッグ信号ＷＤＣｉｎと、それぞれ称す。

次に、図２〜図６を参照して、本実施例の電子制御装置１０の動作について説明する。

図２は、本実施例におけるＣＰＵ異常発生前後のウォッチドッグ信号ＷＤＣ及びリセット信号ＲＳＴの状態を表した図を示す。図３は、本実施例におけるウォッチドッグ信号ＷＤＣへのノイズ重畳前後のウォッチドッグ信号ＷＤＣ及びリセット信号ＲＳＴの状態を表した図を示す。図４は、本実施例における正常時のウォッチドッグ信号ＷＤＣｏｕｔ，ＷＤＣｉｎの関係を表した図を示す。図５は、本実施例におけるウォッチドッグ信号ＷＤＣにノイズが重畳する場合のウォッチドッグ信号ＷＤＣｏｕｔ，ＷＤＣｉｎの関係を表した図を示す。また、図６は、本実施例の電子制御装置１０において実行される制御ルーチンの一例のフローチャートを示す。

本実施例において、電源投入によるシステム起動後、ＣＰＵ１２は、例えばモータジェネレータの駆動制御などの処理を行うと共に、ウォッチドッグ信号ＷＤＣを出力端子２４から出力する。かかるＣＰＵ１２によるウォッチドッグ信号ＷＤＣの出力処理が行われると、ウォッチドッグ信号ＷＤＣが信号線１６を介して電源ＩＣ１４に供給されると共に、そのウォッチドッグ信号ＷＤＣがフィードバック線２２を介してＣＰＵ１２のフィードバック入力端子２６に入力される。

電源ＩＣ１４は、ＣＰＵ１２から出力されるウォッチドッグ信号ＷＤＣを受信すると、そのウォッチドッグ信号ＷＤＣが周期的な変化を示すか否かを判別する。そして、そのＣＰＵ１２からのウォッチドッグ信号ＷＤＣが周期的な変化を示すと判別した場合は、ＣＰＵ１２に異常が発生していないと判定して、何ら処理（具体的には、リセット信号ＲＳＴの出力）を行わない。

一方、電源ＩＣ１４は、ＣＰＵ１２からのウォッチドッグ信号ＷＤＣが周期的な変化を示さず、Ｈｉ側又はＬｏ側に所定時間以上継続して固着したと判別した場合は、ＣＰＵ１２に異常が発生したと判定して、ＣＰＵ１２をリセットさせるためのリセット信号ＲＳＴを出力する。

電源ＩＣ１４によるリセット信号ＲＳＴの出力処理が行われると、リセット信号ＲＳＴが信号線１８を介してＣＰＵ１２に供給される。ＣＰＵ１２は、電源ＩＣ１４から出力されるリセット信号ＲＳＴを受信すると、そのリセット信号ＲＳＴに従って割り込み処理で自ＣＰＵ１２をリセットする。従って、ＣＰＵ１２が出力するウォッチドッグ信号ＷＤＣを電源ＩＣ１４が監視し、そのウォッチドッグ信号ＷＤＣが周期的な変化を示さない場合に電源ＩＣ１４からＣＰＵ１２へのリセット信号ＲＳＴの供給によって、ＣＰＵ１２に異常が発生したとしてそのＣＰＵ１２をリセットすることができる。

尚、例えば、図２に示す如くＣＰＵ１２に異常が発生した場合だけでなく、図３に示す如くウォッチドッグ信号ＷＤＣに外部からのノイズが重畳した場合にも、その発生から所定時間Ｔが経過した後に電源ＩＣ１４からリセット信号ＲＳＴが出力されるので、ＣＰＵ１２がリセットされる。

また、ＣＰＵ１２は、ウォッチドッグ信号ＷＤＣを出力すると、出力端子２４から出力されるウォッチドッグ信号ＷＤＣｏｕｔと、フィードバック線２２を介してフィードバック入力端子２６に入力されるウォッチドッグ信号ＷＤＣｉｎと、の差分の絶対値｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜を演算する（ステップ１００）。この演算は、所定周期で行われる。そして、ＣＰＵ１２は、その演算した差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜をメモリ２０に格納する。

メモリ２０には、所定時間に生じる分の差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜が格納される。尚、この所定時間は、ＣＰＵ１２の出力端子２４からウォッチドッグ信号ＷＤＣが出力されてから、そのウォッチドッグ信号ＷＤＣに基づいて電源ＩＣ１４がＣＰＵ１２の異常発生を判定し、その電源ＩＣ１４が出力するリセット信号ＲＳＴがＣＰＵ１２に受信されるまでの時間よりも多い時間に設定されている。

フィードバック入力端子２６に入力されるウォッチドッグ信号ＷＤＣｉｎは、出力端子２４から出力されるウォッチドッグ信号ＷＤＣｏｕｔに対して時間遅れを起こす。このため、上記の差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜は、ＣＰＵ１２の異常やウォッチドッグ信号ＷＤＣへのノイズ重畳が無ければ、図４に示す如く、上記した時間遅れ分のパルス幅を有しかつウォッチドッグ信号ＷＤＣのＨｉとＬｏとの差分のレベルを有するようにパルス状に時間変化する。また、上記の差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜は、ＣＰＵ１２に異常が発生していれば、略ゼロとなる。一方、ウォッチドッグ信号ＷＤＣへのノイズ重畳が生じていると、図５に示す如く、ウォッチドッグ信号ＷＤＣｉｎがノイズを含んだものとなるので、上記の差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜は、ウォッチドッグ信号ＷＤＣのＨｉとＬｏとの差分のレベルを超えて大きくなることがある。

ＣＰＵ１２は、上記ステップ１００において上記の差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜を演算した後、電源ＩＣ１４からのリセット信号ＲＳＴが受信されるか否かを判別する（ステップ１０２）。その結果、ＣＰＵ１２は、電源ＩＣ１４からのリセット信号ＲＳＴが受信されないと判別した場合は、以後何ら処理を進めることなく今回のルーチンを終了する。

一方、ＣＰＵ１２は、電源ＩＣ１４からのリセット信号ＲＳＴが受信されたと判別した場合は、次に、メモリ２０に格納されている上記差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜が所定閾値Ｃ０未満であるか否かを判別する（ステップ１０４）。尚、この所定閾値Ｃ０は、ウォッチドッグ信号ＷＤＣのＨｉとＬｏとの差分よりも僅かに大きい値に設定されている。

ＣＰＵ１２は、上記ステップ１０４において｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜＜Ｃ０が成立すると判別した場合は、電源ＩＣ１４からのリセット信号ＲＳＴが自ＣＰＵ１２に異常が発生したことに起因して供給されたと判定し、そのリセット信号ＲＳＴが有効であると判定する。この場合は、その電源ＩＣ１４からのリセット信号ＲＳＴに従ってＣＰＵ１２がリセットされ、ＣＰＵ１２によるモータジェネレータの駆動制御が停止されることで、車両走行が停止される（ステップ１０６）。

一方、ＣＰＵ１２は、上記ステップ１０４において｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜＜Ｃ０が成立しないすなわち｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜≧Ｃ０が成立すると判別した場合は、電源ＩＣ１４からのリセット信号ＲＳＴがＣＰＵ１２の異常に起因するものではなくウォッチドッグ信号ＷＤＣへのノイズ重畳に起因して供給されたと判定し、そのリセット信号ＲＳＴがＣＰＵ１２をリセットする通常機能に関しては無効であると判定する。この場合は、ＣＰＵ１２がその電源ＩＣ１４からのリセット信号ＲＳＴに基づくリセットを中止し、そのＣＰＵ１２によるモータジェネレータの駆動制御がフェールセーフ用のもので継続されることで、車両がフェールセーフ走行可能となる（ステップ１０８）。

このように、本実施例においては、ＣＰＵ１２の出力端子２４から信号線１６を介して電源ＩＣ１４へ向けて出力されるウォッチドッグ信号ＷＤＣをＣＰＵ１２に戻すフィードバック線２２が設けられると共に、ＣＰＵ１２が、出力端子２４から出力されるウォッチドッグ信号ＷＤＣｏｕｔと、フィードバック線２２を介してフィードバック入力端子２６に入力されるウォッチドッグ信号ＷＤＣｉｎと、を比較して、その差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜を演算する。

そして、電源ＩＣ１４がＣＰＵ１２からのウォッチドッグ信号ＷＤＣに基づいてそのＣＰＵ１２の異常を検出してリセット信号ＲＳＴを出力し、かつ、ＣＰＵ１２がその電源ＩＣ１４からのリセット信号ＲＳＴを受信した場合、上記の如く演算した差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜が通常の範囲（閾値Ｃ０）内に収まっているときは、ＣＰＵ１２にて、電源ＩＣ１４からのリセット信号ＲＳＴの供給が自ＣＰＵ１２の異常に起因して行われたと判定されて、通常どおりそのＣＰＵ１２をリセットすることができる。一方、上記の如く演算した差分｜ＷＤＣｏｕｔ−ＷＤＣｉｎ｜が通常の範囲（閾値Ｃ０）を超えて大きいときは、ＣＰＵ１２にて、電源ＩＣ１４からのリセット信号ＲＳＴの供給がウォッチドッグ信号ＷＤＣへのノイズ重畳に起因して行われたと判定されて、そのＣＰＵ１２でのリセット信号ＲＳＴに基づくリセットを中止することができる。

従って、本実施例の電子制御装置１０によれば、ＣＰＵ１２に異常が発生していないにもかかわらず、ＣＰＵ１２から出力されるウォッチドッグ信号ＷＤＣにノイズが重畳したことに起因して電源ＩＣ１４からＣＰＵ１２をリセットするリセット信号ＲＳＴが出力された場合に、そのＣＰＵ１２がそのリセット信号ＲＳＴに従ってリセットされるのを防止することができる。

ＣＰＵ１２が電源ＩＣ１４からのリセット信号ＲＳＴを受信してもリセットされなければ、モータジェネレータの駆動制御の停止によって車両走行が停止されることは無く、モータジェネレータの駆動制御がフェールセーフ用のもので継続されることで車両走行がフェールセーフ走行により制限的に維持される。このため、本実施例によれば、ウォッチドッグ信号ＷＤＣへのノイズ重畳に起因して電源ＩＣ１４で生成されたリセット信号ＲＳＴがＣＰＵ１２に受信されても、そのリセット信号ＲＳＴによって車両が意図せず停止されることを回避することができ、道路路肩などの安全な位置への車両退避を確保することが可能である。

尚、上記の実施例においては、ＣＰＵ１２図６に示すルーチン中ステップ１０８の処理を実行することが特許請求の範囲に記載した「リセット中止手段」に相当している。

ところで、上記の実施例においては、電子制御装置１０を車両に搭載されるシステムに適用することとしている。しかし、本発明はこれに限定されるものではなく、電子制御装置１０を車両以外のシステムに適用することとしてもよい。

１０ 電子制御装置
１２ 中央演算処理装置（ＣＰＵ）
１４ 電源用集積回路（電源ＩＣ）
１６，１８ 信号線
２２ フィードバック線

Claims (1)

1. ウォッチドッグ信号を出力する監視対象である中央演算処理装置と、前記中央演算処理装置から出力されるウォッチドッグ信号を受信した結果に基づいて前記中央演算処理装置に異常が発生したと判別される場合に、前記中央演算処理装置をリセットするリセット信号を出力する集積回路と、を備える電子制御装置であって、
   前記中央演算処理装置から前記集積回路へ向けて出力されるウォッチドッグ信号を前記中央演算処理装置に戻すフィードバック線を備え、
   前記中央演算処理装置は、出力するウォッチドッグ信号と前記フィードバック線を介して入力されるウォッチドッグ信号との比較結果に基づいて、前記集積回路から出力される前記リセット信号に基づくリセットを中止するリセット中止手段を有することを特徴とする電子制御装置。

Images