JP2016143946A - 差動増幅回路 - Google Patents

Abstract

【課題】交流結合時のＣＭＲＲを実動作状況において改善する。【解決手段】交流結合された差動増幅器と、前記差動増幅器の入力端子に接続されたハイパスフィルタと、前記差動増幅器の正入力端子と負入力端子との間を接続する可変抵抗素子と、前記可変抵抗素子の抵抗値を変化させるための調整回路とを備えた差動増幅回路である。【選択図】図１

Description

本発明は、差動増幅回路に関する。

２つの入力信号の差分を一定係数で増幅する回路である差動増幅回路は、微小信号を増幅する機能が要求される測定器の入力回路等に利用される。計装アンプとして用いられる理想的な差動増幅回路では、交流結合時の同相電圧は完全に除去され、同相電圧除去比（ＣＭＲＲ）は無限大（ｄＢ）である。しかし、現実の差動増幅回路では、回路内部に使用する部品の製作精度、温度変化による回路定数の変動などにより、回路自体の特性が大きく変化する。このようなＣＭＲＲの変動を抑制して回路特性を改善しようという試みが多くなされてきたが、入力信号に対する過渡状態から定常状態に復旧するための増幅回路の回復時間が長い、あるいは増幅回路のゲインの設定自由度が低くなるなどの問題があった。

この点、特許文献１はＡＣ結合差動増幅器に関し、例えば図１を参照すると、各出力の同相電圧を抵抗器Ｒ５、またはＲ６を通して増幅器Ａ１，Ａ２の反転入力端子に帰還させ、さらにその点より、コンデンサＣ３，Ｃ４を通じて帰還させて、抵抗器Ｒ１、あるいはＲ４を使った分圧回路を通じて、みかけの時定数を増やしている。また、特許文献２に開示されている計装アンプ／差動アンプでは、基本的に交流ＣＭＲＲは悪化しないとされている。この計装アンプ／差動アンプでは、図中の抵抗器（図１のＲ２とＲ４）の抵抗値が一定の場合、回路の入力抵抗値（図１のＲ１，Ｒ３）を小さくすると、回路全体の入力の電圧範囲が狭くなる。逆に入力電圧範囲を大きくする場合には、入力抵抗値（図１のＲ１，Ｒ３）を大きくする必要がある。

米国特許第５３００８９６号明細書

"計装アンプ／差動アンプをＡＣ結合で使用する（対象：±２００Ｖ差動アンプＩＮＡ１１７・ＩＮＡ１０６ベースの±１００Ｖ差動アンプ・Ｇ＝１、１０の差動アンプＩＮＡ１０５とＩＮＡ１０６・計装アンプＩＮＡ１０１、ＩＮＡ１０２、ＩＮＡ１０３、ＩＮＡ１１０、ＩＮＡ１２０）"、[online]、２００１年１１月、日本テキサス・インスツルメンツ株式会社、［平成２７年１月２７日検索］、インターネット（http://www.tij.co.jp/jp/lit/an/jaja183/jaja183.pdf）

しかしながら、特許文献１では、帰還抵抗器Ｒ５，Ｒ６、あるいはブートストラップ回路、および入力に使っている抵抗器Ｒ１およびＲ４の抵抗値などに高いマッチング精度が要求されるため必要な回路特性を得ながらコストを抑えることは現実的には難しい。また、特許文献２では、抵抗器の熱雑音が増えることにより回路全体のノイズ特性が悪化する問題がある。一般には、計装アンプ・差動アンプの場合、微小な信号を利用可能な電圧まで増幅する必要があるため、大きなゲインをとる必要があり、特許文献２の方法では大きなゲインを得る場合大きな抵抗値を選ぶ必要があるためノイズが増えてしまい応用範囲が狭いと考えられる。

本発明は、交流結合時のＣＭＲＲを実動作状況において改善することができる差動増幅回路を提供することを一つの目的としている。

上記の目的等を達成するための本発明の一態様は、交流結合された差動増幅器と、前記差動増幅器の入力端子に接続されたハイパスフィルタと、前記差動増幅器の正入力端子と負入力端子との間を接続する可変抵抗素子と、前記差動増幅器の出力レベルに応じて前記可変抵抗素子の抵抗値を変化させるための調整回路とを備えた差動増幅回路である。

本発明の一態様によれば、交流結合時のＣＭＲＲを実動作状況において改善することができる差動増幅回路が提供される。

本発明の一実施形態に係る差動増幅回路の回路図の例を示す図である。 回路動作のシミュレーション結果を示す図である。 シミュレーションに係る差動増幅回路（本発明回路あり）の応答特性を示す図である。 シミュレーションに係る差動増幅回路（本発明回路なし）の応答特性を示す図である。 本発明回路の有無による差動増幅回路の出力波形を比較して示すグラフである。 一般的な差動増幅回路の回路図の例を示す図である。

本発明の差動増幅回路について、添付図面を参照しながらその一実施形態に即して説明する。まず従来の一般的な差動増幅回路について説明する。図６に一般的な差動増幅回路の回路図の例を示している。図６に例示する差動増幅回路では、差動増幅器Ｕ１の正入力端子にコンデンサＣ２が、負入力端子にコンデンサＣ１が接続されている。コンデンサＣ２とＣ１の入力端子側の間には２つの抵抗器Ｒ２，Ｒ３が直列に接続されている。抵抗器Ｒ２とＲ３の中点は接地されている。

図６に例示する理想的な差動増幅回路のＣＭＲＲは、入力時定数を規定する抵抗器Ｒ２，Ｒ３の抵抗値と入力コンデンサＣ２，Ｃ１の容量の誤差（マッチング精度）に大きく依存する。理想的な差動増幅器でない場合には、差動増幅器Ｕ１の入力インピーダンスを含めた抵抗器Ｒ２，Ｒ３の抵抗値との合成インピーダンス、および入力コンデンサＣ２，Ｃ１の容量により定まる時定数が、利用周波数帯域において一致する場合に、高い交流ＣＭＲＲが実現できる。

しかし、市販の一般的な抵抗器やコンデンサを用いる場合には、それらの製作精度は５％、１％精度であり、抵抗値、容量を完全に一致させることは困難である。交流ＣＭＲＲを改善するには、入力時定数の抵抗器Ｒ２，Ｒ３と入力コンデンサＣ２，Ｃ１による時定数（Ｒ２×Ｃ２、Ｒ３×Ｃ１）を、誤差の大きな部品を使っても一致させる必要がある。その一つの実現方法は、結合コンデンサＣ１，Ｃ２の値をできるだけ小さくして、入力時定数の抵抗器Ｒ２，Ｒ３の抵抗値を大きくすることである。あるいは、別の例として、結合コンデンサＣ１，Ｃ２の容量値を固定値とした場合には、入力時定数の抵抗器Ｒ２，Ｒ３の抵抗値を大きくすればよい。しかしながら、この方法では、入力信号のカットオフ周波数が極端に低くなるため、差動増幅回路全体が過渡状態から定常状態に移行するために長い時間を要してしまう。

入力信号が過渡状態から定常状態に移る場合の時定数は、増幅器Ｕ１が差動増幅器として機能していない状態から、差動増幅器として機能する状態に移行することと同じように考えることができる。したがって、この場合の時定数（Ｔ=Ｃ×Ｒ）は、合成容量Ｃ＝１／（１／Ｃ１＋１／Ｃ２）と合成抵抗Ｒ＝Ｒ２＋Ｒ３によって定まるため、合成容量を小さくして、合成抵抗値を大きくすることで、時定数を小さく、つまり、過渡応答状態から定常状態に移行する時間を短くすることができる。

例えば、回路全体に直流電圧が印加されて、増幅器Ｕ１のゲインが１０００倍、カットオフ周波数が０．００１Ｈｚであるとすると、回路全体が過渡状態から定常状態に移行するには１０００秒以上かかってしまうことになる。これは、例えば、回路全体をプローブやセンサーなどの増幅器として応用した場合、入力信号が遮断された状態、あるいは、入力端子が開放された状態から小信号の信号を増幅できるような状態に移行するまで長時間を要することを意味し、回路を応用する観点からは不便である。逆に過渡応答特性を重視すると、大きなＣや小さなＲを利用して回路の時定数を小さくする必要があり、交流ＣＭＲＲ特性が劣化することになる。そのため、交流ＣＭＲＲと時定数とはトレードオフの関係にあり、どちらも改善することは困難であった。

実施例
次に、本発明の実施例に係る差動増幅回路について説明する。図１に本実施例の差動増幅回路の回路図を例示している。本実施例の差動増幅回路は前記した一般的な差動増幅回路（図６）と基本的な構成は同等であるが、増幅器Ｕ１の正負入力端子間を接続する可変抵抗素子Ｒ１が設けられている点が異なる。この可変抵抗素子Ｒ１の抵抗値は増幅器Ｕ１の出力に接続された調整回路ＣＩＲによって調整される。

本実施例の調整回路ＣＩＲは、増幅器Ｕ１の出力レベルをモニタしており、その信号を利用して差動入力増幅器Ｕ１の正入力端子と負入力端子との間にある可変抵抗素子Ｒ１の端子間抵抗値を変化させる機能を有する。増幅器Ｕ１の入力端子間電圧が大きい場合、つまり、入力信号が過渡状態にあるような場合には、調整回路ＣＩＲは、増幅器Ｕ１の出力端子の電圧が、正又は負のある電圧以上となっている条件で、可変抵抗素子Ｒ１の抵抗値を減少させる方向に作用する。一例として、調整回路ＣＩＲとして両波整流回路を用い、可変抵抗素子Ｒ１としてフォトカプラ（例えば、ＬＥＤとＣｄＳセルを組み合わせたアナログフォトカプラ）を用いることができる。具体的には、調整回路ＣＩＲは、増幅器Ｕ１の両波整流後の出力レベルが一定値を超えたときに、一定値との差分に応じてフォトカプラの信号の大きさを増加させるように動作して可変抵抗素子Ｒ１の抵抗値を減少させることができる。なお、調整回路ＣＩＲ、可変抵抗素子Ｒ１は、上記の動作特性を実現するどのような回路により構成してもよく、具体的な動作特性は、入力信号の条件、所要のゲイン等に応じて決定することができる。

動作状態の例
例えば、直流電圧１０Ｖが入力端子（図１の入力１−入力２間）に印加され、増幅器Ｕ１のゲインが１０００倍であると仮定してみる。この場合、入力信号の線形応答範囲は１０ｍＶである。増幅器Ｕ１が過渡応答状態から定常応答状態に移行するには、増幅器Ｕ１の入力端子間電圧が１０ｍＶ以下になるまで待つ必要がある。したがって、可変抵抗素子Ｒ１が設けられない場合、抵抗器Ｒ２，Ｒ３を通して増幅器Ｕ１の同相入力電圧が１０ｍＶ以下になるまで待つ必要がある。コンデンサＣ１，Ｃ２の電荷は抵抗器Ｒ２，Ｒ３とオペアンプのインピーダンスを通して放電されるため、抵抗器Ｒ２，Ｒ３の抵抗値が大である場合には、その放電のために時間がかかることになる。

一方、増幅器Ｕ１の入力端子間に可変抵抗素子Ｒ１を追加した本実施例の差動増幅回路（図１）では、過渡応答状態（この例では、増幅器Ｕ１の入力端子間電圧が１０ｍＶを超えている場合）から定常状態に移行する場合、コンデンサＣ１，Ｃ２の放電は、抵抗器Ｒ２，Ｒ３と、それらよりもはるかに小さな抵抗値を有する可変抵抗素子Ｒ１を通して行われる。したがって、抵抗器Ｒ２，Ｒ３のみにより放電される場合（図６の従来例）に比べて、回路全体を１０００分の１以下の短い時間で定常状態（増幅器Ｕ１の入力端子間電圧が１０ｍＶ以下の状態）に移行させることが可能となる。

シミュレーション結果
図１に例示している本実施例の差動増幅回路による動作シミュレーション結果を、図２に示している。図２は、シミュレーションの対象となった回路についての入力信号の周波数と交流ＣＭＲＲとの関係を示している。図２のグラフで、実線は本実施例の回路、破線は比較例の回路、一点鎖線は両者に用いた増幅器Ｕ１の単体についての結果を示している。なお、本シミュレーションにおいては、図３〜図５に例示する動作特性を有するように回路条件を設定した。図４は本発明による回路がない場合の応答特性であり、７５０秒程度で過渡状態から定常状態に移行するように設計した回路である。同じ回路に、本発明を追加することにより得られる効果を示したものが図３である。図５は、本発明回路を備えた差動増幅回路（図１の例）と、本発明回路を有しない差動増幅回路（図６の例）の出力波形を比較して示すグラフを例示している。また、増幅器Ｕ１としては、一般的なオペアンプであればどれでも採用することができるが、一例としてはAD620，INA128，LT1167など（いずれもメーカーの製品型番）のオペアンプが考えられる。本シミュレーションで想定した増幅器Ｕ１は、一般的なオペアンプであって比較的ＣＭＲＲの大きなものを考えて、利用したものである。また、本実施例では調整回路ＣＩＲを、±１０Ｖ、ゲイン１０００倍（６０ｄＢ）という増幅器の動作条件で設計したため、１０ｍＶを超える入力がオペアンプ（増幅器Ｕ１）の入力に加わるような条件では、オペアンプの動作モードが線形状態から非線形状態（あるいは、定常状態から過渡状態）に変化すると考えられるが、本シミュレーション例の回路では、増幅器Ｕ１の入力に対して、数ｍＶ、つまり、アンプが線形増幅器として機能しなくなるレベルよりも低い電圧の条件では、調整回路ＣＩＲが動作を止める、つまり可変抵抗素子Ｒ１の値が十分に大きくなる特性で可変抵抗素子Ｒ１の抵抗値を変化させるものと設定した。これらのシミュレーション条件の設定は、本発明の技術的範囲をなんら制約するものではない。

図６の回路構成を有する比較例の差動増幅回路においては、回路入力の時定数を決定する部品であるコンデンサＣ１，Ｃ２、抵抗器Ｒ２，Ｒ３の定数を、設計値から１％ずらした設定とした。本実施例の差動増幅回路は、その比較例の回路に対して可変抵抗素子Ｒ１と調整回路ＣＩＲを設けた。この結果、図２に示されるように、従来方式の比較例では、回路部品の定数のわずかな誤差でも交流ＣＭＲＲが劣化することがわかる。例えば図２の入力周波数１００Ｈｚでの交流ＣＭＲＲは、わずか４０ｄＢに悪化している。これに対して、本実施例の回路では、入力周波数１００Ｈｚにおける交流ＣＭＲＲが１００ｄＢと、比較例に対して６０ｄＢの改善効果が得られることが確認された。
以上のように、本実施例の差動増幅回路によれば、入力時定数に関して所望の過渡応答特性を確保した上で、交流ＣＭＲＲの劣化を防止することができるという効果を奏するものである。

応用例
本発明の差動増幅回路は、例えば、生体信号等の微小な信号を大きなゲインで増幅するような用途の測定器の入力段の増幅器などに用いることで、交流ＣＭＲＲが大きく、回復時間の時定数が短い測定器を実現することができる。測定器などの入力段では、高い交流ＣＭＲＲを有することで、外部からの同相ノイズの影響を少なくして微小な信号を増幅することができ、また、測定対象回路やセンサなどからの微小出力を次々と測定していくような場合、回路の入力端子は「開放→被測定物１へ接続→開放→被測定物２へ接続→…」という一連の動作を繰り返すことになる。このような場合、復旧時間の長い従来回路では試験時間を短縮することははなはだ困難であった。しかし、上記本実施例に例示するような本発明の差動増幅回路によれば、従来回路に比べて応答時間を相当短縮することができるため、効率よい測定が可能となる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば，上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施形態の構成の一部を他の構成に置き換えることが可能であり、また、ある実施形態の構成に他の構成を加えることも可能である。

Ｃ１，Ｃ２ コンデンサ
Ｒ１ 可変抵抗素子
Ｒ２，Ｒ３ 抵抗器
ＣＩＲ 調整回路
Ｕ１ 差動増幅器

上記の目的等を達成するための本発明の一態様は、差動増幅器と、前記差動増幅器の入力端子に接続されたハイパスフィルタと、前記差動増幅器の正入力端子と負入力端子との間を接続する可変抵抗素子と、前記差動増幅器の出力レベルに応じて前記可変抵抗素子の抵抗値を変化させるための調整回路とを備えた差動増幅回路である。

動作状態の例
例えば、直流電圧１０Ｖが入力端子（図１の入力１−入力２間）に印加され、増幅器Ｕ１のゲインが１０００倍であると仮定してみる。この場合、入力信号の線形応答範囲は１０ｍＶである。増幅器Ｕ１が過渡応答状態から定常応答状態に移行するには、増幅器Ｕ１の入力端子間電圧が１０ｍＶ以下になるまで待つ必要がある。したがって、可変抵抗素子Ｒ１が設けられない場合、抵抗器Ｒ２，Ｒ３を通して増幅器Ｕ１の同相入力電圧が１０ｍＶ以下になるまで待つ必要がある。コンデンサＣ１，Ｃ２の電荷は抵抗器Ｒ２，Ｒ３とオペアンプのインピーダンスを通して充電又は放電されるため、抵抗器Ｒ２，Ｒ３の抵抗値が大である場合には、その充電又は放電のために時間がかかることになる。

一方、増幅器Ｕ１の入力端子間に可変抵抗素子Ｒ１を追加した本実施例の差動増幅回路（図１）では、過渡応答状態（この例では、増幅器Ｕ１の入力端子間電圧が１０ｍＶを超えている場合）から定常状態に移行する場合、コンデンサＣ１，Ｃ２の充電又は放電は、抵抗器Ｒ２，Ｒ３と、それらよりもはるかに小さな抵抗値を有する可変抵抗素子Ｒ１を通して行われる。したがって、抵抗器Ｒ２，Ｒ３のみにより充電又は放電される場合（図６の従来例）に比べて、回路全体を１０００分の１以下の短い時間で定常状態（増幅器Ｕ１の入力端子間電圧が１０ｍＶ以下の状態）に移行させることが可能となる。

Claims (4)

1. 交流結合された差動増幅器と、
   前記差動増幅器の入力端子に接続されたハイパスフィルタと、
   前記差動増幅器の正入力端子と負入力端子との間を接続する可変抵抗素子と、
   前記差動増幅器の出力レベルに応じて前記可変抵抗素子の抵抗値を変化させるための調整回路と、を備えた差動増幅回路。
2. 請求項１に記載の差動増幅回路であって、前記ハイパスフィルタは、前記差動増幅器の各入力端子に直列に接続されたコンデンサと、各入力端子を接地する直列抵抗器によって構成されている、差動増幅回路。
3. 請求項１に記載の差動増幅回路であって、前記調整回路は前記差動増幅器の出力を監視しており、前記差動増幅器の出力レベル絶対値が所定値を超えた場合に、当該超えた差分に応じて前記可変抵抗素子の抵抗値を減少させるように構成されている、差動増幅回路。
4. 交流結合された差動増幅器と、
   前記差動増幅器の入力端子に接続されたハイパスフィルタと、
   前記差動増幅器の正入力端子と負入力端子との間を接続する可変抵抗素子と、
   前記差動増幅器の出力レベルに応じて前記可変抵抗素子の抵抗値を変化させるための調整回路と、を備えた差動増幅回路を備えている微小信号の測定器。