JP5348389B2 - オシロスコープ - Google Patents
オシロスコープ Download PDFInfo
- Publication number
- JP5348389B2 JP5348389B2 JP2008293241A JP2008293241A JP5348389B2 JP 5348389 B2 JP5348389 B2 JP 5348389B2 JP 2008293241 A JP2008293241 A JP 2008293241A JP 2008293241 A JP2008293241 A JP 2008293241A JP 5348389 B2 JP5348389 B2 JP 5348389B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- oscilloscope
- varactor diode
- correction signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
Description
本発明は、オシロスコープの使用に先立ってオシロスコープやプローブ自体が持つ電気的特性の個体差ばらつきを自動的に補正する手段を有するオシロスコープに関するものである。
オシロスコープは実際に波形を測定する前に、測定したい波形を正確にプロービングする為のプローブの補正を必要とする測定器である。
図７はオシロスコープにトリマコンデンサが組み込まれたプローブを接続した従来のオシロスコープ入力部の代表的な等価回路である。
図７はオシロスコープにトリマコンデンサが組み込まれたプローブを接続した従来のオシロスコープ入力部の代表的な等価回路である。
図７において、１はプローブ補正の為の信号を出力する信号源出力インピーダンスの等価回路、２はプローブ２２の先端部(プローブヘッド)２の等価回路、３は同軸ケーブルの等価回路、４はトリマコンデンサ４ａを用いたプローブ出力の補正回路、１３はオシロスコープ２１の入力インピーダンスの等価回路である。
次に、プローブ出力の補正を行う際の動作を説明する。
まず、図８に示すようにオシロスコープ２１のプローブ補正信号源１にプローブ２２のプローブヘッド２を接続し、他端を同軸ケーブル３、補正回路４を介してオシロスコープの入力端子２１ａに接続する。補正信号源１で与えるプローブ補正信号は図７に示すようにプローブヘッド２、同軸ケーブル３、補正回路４を介してオシロスコープ２１に入力される。
まず、図８に示すようにオシロスコープ２１のプローブ補正信号源１にプローブ２２のプローブヘッド２を接続し、他端を同軸ケーブル３、補正回路４を介してオシロスコープの入力端子２１ａに接続する。補正信号源１で与えるプローブ補正信号は図７に示すようにプローブヘッド２、同軸ケーブル３、補正回路４を介してオシロスコープ２１に入力される。
入力された信号はオシロスコープ２１内部で波形処理され、表示画面２１ｂに表示される。
図９（ａ〜ｃ）はオシロスコープ２１に表示された補正信号の一例を示すもので、（ａ）は補正信号の矩形波を正確に測定出来ている正常な状態、（ｂ）は波形の立ち上がり、立下りが減衰している状態、（ｃ）は波形の立ち上がり、立下りがオーバシュート、アンダーシュートしている状態を示している。
図９（ａ〜ｃ）はオシロスコープ２１に表示された補正信号の一例を示すもので、（ａ）は補正信号の矩形波を正確に測定出来ている正常な状態、（ｂ）は波形の立ち上がり、立下りが減衰している状態、（ｃ）は波形の立ち上がり、立下りがオーバシュート、アンダーシュートしている状態を示している。
従来、図９（ｂ，ｃ）のように減衰やオーバシュートが発生した場合は入力信号の周波数-減衰特性が測定周波数帯域全体で図９（ａ）のように平坦になるようにトリマコンデンサ４ａ（図７参照）の容量値を調整している。
オシロスコープの自動校正に関する先行技術しては下記の特許文献が知られている。
特開２００２−２０２３２５
ところで、先にも述べたように、オシロスコープやプローブには電気的特性の個体差ばらつきが有り、また温度変化による電気的特性の変化も生じる。その為、トリマコンデンサを用いたプローブ補正回路により調整しているが、オシロスコープとプローブの組み合わせの変化、周囲温度の変化などに応じてその都度、人の手によって調整しなければならないという問題があった。
従って本発明は、補正回路の可変容量の調整を自動化することで、補正作業の高速化と簡略化をはかったオシロスコープを提供することを目的としている。
従って本発明は、補正回路の可変容量の調整を自動化することで、補正作業の高速化と簡略化をはかったオシロスコープを提供することを目的としている。
本発明は上記問題点を解決するためになされたもので、請求項１記載のオシロスコープの発明においては、
プローブ補正信号を出力する信号源と、該補正信号をプローブを介して入力し、前記補正信号を表示する表示手段を有するオシロスコープにおいて、前記プローブの後段にバラクタダイオードを配置すると共に、該バラクタダイオードの逆方向電圧を変化させる制御手段を備え、該制御手段には前記バラクタダイオードの逆方向電圧と静電容量特性の関係を示すグラフが格納されており、前記プローブの出力と前記グラフに基づいて前記バラクタダイオードの逆方向電圧を制御すると共に、前記制御手段を構成する演算器に増幅率を変化させるＰＴＣ抵抗を用いて前記バラクタダイオードの温度特性を補償するように構成したことを特徴とする。
プローブ補正信号を出力する信号源と、該補正信号をプローブを介して入力し、前記補正信号を表示する表示手段を有するオシロスコープにおいて、前記プローブの後段にバラクタダイオードを配置すると共に、該バラクタダイオードの逆方向電圧を変化させる制御手段を備え、該制御手段には前記バラクタダイオードの逆方向電圧と静電容量特性の関係を示すグラフが格納されており、前記プローブの出力と前記グラフに基づいて前記バラクタダイオードの逆方向電圧を制御すると共に、前記制御手段を構成する演算器に増幅率を変化させるＰＴＣ抵抗を用いて前記バラクタダイオードの温度特性を補償するように構成したことを特徴とする。
以上説明したことから明らかなように本発明の請求項１によれば、次のような効果がある。プローブの後段にバラクタダイオードを配置すると共に、該バラクタダイオードの逆方向電圧を変化させる制御手段を備え、その制御手段には前記バラクタダイオードの逆方向電圧と静電容量特性の関係を示すグラフを格納し、プローブの出力と前記グラフに基づいてバラクタダイオードの逆方向電圧を制御すると共に、前記制御手段を構成する演算器に増幅率を変化させるＰＴＣ抵抗を用いてバラクタダイオードの温度特性を補償するように構成したので、オシロスコープやプローブ自体が持つ電気的特性の個体差ばらつきのほか、これらの機器が温度変化に起因して生じる電気的特性の変化を自動的に補正することができる。
図１（ａ，ｂ）は本発明のオシロスコープの実施形態の一例を示すもので、（ａ）は等価回路図、（ｂ）は波形処理手段とＣＰＵ１１を加えたブロック構成図である。
これらの図において、図７の従来例と同一要素には同一符号を付している。
本発明においては従来プローブに付属していたトリマコンデンサは使用しない。
これらの図において、図７の従来例と同一要素には同一符号を付している。
本発明においては従来プローブに付属していたトリマコンデンサは使用しない。
９はオシロスコープ内に配置され、カソードにプローブ２２からの補正信号の出力が接続されたバラクタダイオードであり、補正信号は振幅調整手段として機能するアンプ５を経てＡ／Ｄコンバータ６に入力する。このＡ／Ｄコンバータ６の出力は波形演算手段１０により波形処理されて図示しない表示手段により波形表示される。
８は減算器であり、アンプ５の出力Ｖｉｎが分岐して非反転端子に入力される。Ａ／Ｄコンバータ６の出力はＣＰＵ１１にも出力されＤ／Ａコンバータ７を介して減算器８の反転端子に入力する。減算器８の出力はバラクタダイオードのアノード端子に接続される。
上述の構成において、容量補正時の動作について説明する。なおＣＰＵ１１には予め図２に示すようなバラクタダイオード９の逆方向電圧（Ｖｒ）と容量（Ｃｖ）の特性のテーブルが格納されている。そして、信号源２３から出力される補正信号はプローブのプローブヘッド２,同軸ケーブル３を介してオシロスコープ２１に入力する。
オシロスコープ内の補正回路４に入力した信号はアンプ５を介して振幅調整され、アンプ５から出力した信号(Ｖｉｎ)の一方は減算器８の非反転入力端子（正相側）に入力する。アンプ５から出力したＶｉｎのもう一方はＡ／Ｄコンバータ６に入力され、アナログ/デジタル変換された後、デジタルデータとしてＣＰＵ１１に入力する。
図３（ａ，ｂ）はＣＰＵ１１に入力したＶｉｎの値と目標設定電圧（Ｖｔ）との間に差分電圧(ΔＶｉｎ)が生じている状態を示す図である。（ａ）は波形の立上り、立下りがオーバシュート、アンダーシュートしている状態、（ｂ）は波形の立上り、立下りが減衰している状態を示している。このΔＶｉｎがキャンセルされ、最もＶｔに近い値になる最適な容量（Ｃｖ）が得られるバラクタダイオードの逆方向電圧（Ｖｒ）となるまで、7の設定値は補正される。Ｄ／Ａコンバータ７の設定値が図２のテーブルを基にＣＰＵ１１で演算される。
補正されたＤ／Ａコンバータ７の出力電圧は減算器８の反転端子（逆相側）に入力され、アンプ５から非反転端子（正相側）に入力された信号はＤ／Ａコンバータ７の出力電圧分、直流的に電圧が下がる。減算器８の出力電圧はバラクタダイオード９のアノードに印加され、バラクタダイオード９の両端に印加されるＶｒはＤ／Ａコンバータ７の設定値だけで決まる最適なＣｖが得られる値となる。
以上の動作は各デバイスの周波数帯域やループ帯域内の動作ならば、連続的に振幅が変わる入力波形に対しても追従してフィードバックループが働く為、図４に示すようにバラクタダイオード９のアノードとカソード間の逆方向電圧Ｖｒは常に一定に保たれる。従って、波形測定時であっても補正された容量値を反映させることが出来る。
図５は他の実施例を示すもので、基本的な構成は図１と同様である。
この例では、オシロスコープ２１の代表的な機能であるＤＣ／ＡＣ結合の切替え回路１２があるものを使用した場合を示している。ＤＣ結合時は図１に示す実施例と同様の動作をし、ＡＣ結合時は切替え回路１２にシリーズに挿入されているコンデンサ１２ａの容量と補正回路４のバラクタダイオード９の端子間容量によるインピーダンス比で１０：１、あるいは１００：１などの減衰比を実現させる。
この例では、オシロスコープ２１の代表的な機能であるＤＣ／ＡＣ結合の切替え回路１２があるものを使用した場合を示している。ＤＣ結合時は図１に示す実施例と同様の動作をし、ＡＣ結合時は切替え回路１２にシリーズに挿入されているコンデンサ１２ａの容量と補正回路４のバラクタダイオード９の端子間容量によるインピーダンス比で１０：１、あるいは１００：１などの減衰比を実現させる。
図６は更に他の実施例を示すもので、この場合も基本的な構成は図１と同様である。
この例では減算器８の抵抗をＰＴＣ抵抗（Positive Temperature Coefficient・・・サーミスタ）に置き換え、バラクタダイオードの温度特性を補償する回路である。基本動作は前記実施例と変わらないが、オシロスコープの周囲温度が変化した際に発生するバラクタダイオードのＶｒ−Ｃｖ特性の変化に対して、ＰＴＣ抵抗を用いて減算器８の増幅率も変化させることで目的のＣｖが得られるようにＶｒの値を補償することができる。
この例では減算器８の抵抗をＰＴＣ抵抗（Positive Temperature Coefficient・・・サーミスタ）に置き換え、バラクタダイオードの温度特性を補償する回路である。基本動作は前記実施例と変わらないが、オシロスコープの周囲温度が変化した際に発生するバラクタダイオードのＶｒ−Ｃｖ特性の変化に対して、ＰＴＣ抵抗を用いて減算器８の増幅率も変化させることで目的のＣｖが得られるようにＶｒの値を補償することができる。
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。
従って本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。
従って本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。
１ 信号源出力インピーダンスの等価回路
２ プローブヘッドの等価回路
３ 同軸ケーブルの等価回路
４ トリマコンデンサを用いたプローブ出力の補正回路
５ アンプ
６ Ａ／Ｄコンバータ
７ Ｄ／Ａコンバータ
８ 減算器
９ バラクタダイオード
１０ 波形演算手段
１１ ＣＰＵ
１２ ＤＣ／ＡＣ結合切替え回路
１３ オシロスコープの入力インピーダンスの等価回路
２１ オシロスコープ
２２ プローブ
２３ 信号源
２ プローブヘッドの等価回路
３ 同軸ケーブルの等価回路
４ トリマコンデンサを用いたプローブ出力の補正回路
５ アンプ
６ Ａ／Ｄコンバータ
７ Ｄ／Ａコンバータ
８ 減算器
９ バラクタダイオード
１０ 波形演算手段
１１ ＣＰＵ
１２ ＤＣ／ＡＣ結合切替え回路
１３ オシロスコープの入力インピーダンスの等価回路
２１ オシロスコープ
２２ プローブ
２３ 信号源
Claims (1)
- プローブ補正信号を出力する信号源と、該補正信号をプローブを介して入力し、前記補正信号を表示する表示手段を有するオシロスコープにおいて、前記プローブの後段にバラクタダイオードを配置すると共に、該バラクタダイオードの逆方向電圧を変化させる制御手段を備え、該制御手段には前記バラクタダイオードの逆方向電圧と静電容量特性の関係を示すグラフが格納されており、前記プローブの出力と前記グラフに基づいて前記バラクタダイオードの逆方向電圧を制御すると共に、前記制御手段を構成する演算器に増幅率を変化させるＰＴＣ抵抗を用いて前記バラクタダイオードの温度特性を補償するように構成したことを特徴とするオシロスコープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293241A JP5348389B2 (ja) | 2008-11-17 | 2008-11-17 | オシロスコープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293241A JP5348389B2 (ja) | 2008-11-17 | 2008-11-17 | オシロスコープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010121956A JP2010121956A (ja) | 2010-06-03 |
| JP5348389B2 true JP5348389B2 (ja) | 2013-11-20 |
Family
ID=42323439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008293241A Active JP5348389B2 (ja) | 2008-11-17 | 2008-11-17 | オシロスコープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5348389B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564308B2 (en) * | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
| US8436624B2 (en) * | 2009-09-30 | 2013-05-07 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
| US8278940B2 (en) * | 2009-09-30 | 2012-10-02 | Tektronix, Inc. | Signal acquisition system having a compensation digital filter |
| US11079407B2 (en) | 2017-07-10 | 2021-08-03 | Tektronix, Inc. | Probe attenuator for reduced input capacitance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611469Y2 (ja) * | 1988-07-12 | 1994-03-23 | 横河電機株式会社 | プローブ周波数特性補償装置 |
| JPH0648427Y2 (ja) * | 1988-11-09 | 1994-12-12 | 日立電子株式会社 | オシロスコープのプローブ容量校正回路 |
| JP3083033B2 (ja) * | 1993-08-24 | 2000-09-04 | 横河電機株式会社 | 測定装置 |
-
2008
- 2008-11-17 JP JP2008293241A patent/JP5348389B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010121956A (ja) | 2010-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056003B1 (ko) | 확장 범위 ｒｍｓ-ｄｃ 변환기 | |
| WO2007008409A2 (en) | Automatic non-linear phase response calibration and compensation for a power measurement device | |
| EP1786098A1 (en) | Automatic compensation of gain versus temperature | |
| JP5348389B2 (ja) | オシロスコープ | |
| JP2006215038A (ja) | 内部コモン・モード終端電圧発生回路付差動終端及び減衰回路網 | |
| CN112858749B (zh) | 用于数字示波器的温漂补偿方法、电路和数字示波器 | |
| KR100724095B1 (ko) | 정밀 전류, 전압 및 전력 측정장치 | |
| KR20080074767A (ko) | 광파워 계측장치 및 그 장치를 구비한 광신호 수신장치 | |
| JPH05196656A (ja) | 実効値測定装置 | |
| US5381100A (en) | Pulse signal measuring instrument | |
| JP5759644B1 (ja) | 差動増幅回路 | |
| JPH0440007A (ja) | 温度補償装置と温度補償用データの作成方法 | |
| KR100904225B1 (ko) | 수위 측정 장치 | |
| JP7407617B2 (ja) | 加速度測定装置および加速度測定方法 | |
| CN114691437A (zh) | 一种测试校正装置及方法 | |
| JP2008232809A (ja) | スペクトラムアナライザ | |
| KR20180095150A (ko) | 하드웨어 테스터기 | |
| JP3929256B2 (ja) | 差動トランスの信号処理装置 | |
| JP7053397B2 (ja) | 抵抗発生装置 | |
| JPH0572311A (ja) | 電力計の校正方法 | |
| JP2015154352A (ja) | 感度調整回路 | |
| JP2005241305A (ja) | 電力量計の位相調整回路 | |
| US20240097632A1 (en) | Integrated circuit and semiconductor device | |
| JPH04276561A (ja) | 周波数特性校正装置 | |
| TWM367334U (en) | Multifunctional measurement device with a plurality of reference voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130806 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5348389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |