JP2016143862A - 光電変換素子および光電変換素子の製造方法 - Google Patents
光電変換素子および光電変換素子の製造方法 Download PDFInfo
- Publication number
- JP2016143862A JP2016143862A JP2015021274A JP2015021274A JP2016143862A JP 2016143862 A JP2016143862 A JP 2016143862A JP 2015021274 A JP2015021274 A JP 2015021274A JP 2015021274 A JP2015021274 A JP 2015021274A JP 2016143862 A JP2016143862 A JP 2016143862A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- semiconductor film
- type amorphous
- photoelectric conversion
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 299
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000012528 membrane Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000002161 passivation Methods 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
【課題】工数を低減し、かつフォトリソグラフィを用いなくてもよい製造方法で光電変換素子を製造する。【解決手段】光電変換素子は、半導体基板１と、半導体基板１上の第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５とを備えている。第１導電型非晶質半導体膜３の一端と第２導電型非晶質半導体膜５の一端とが接している。【選択図】図１
Description
本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型太陽電池の開発が進められている（たとえば特許文献１参照）。
図１３に、特許文献１に記載の裏面接合型太陽電池の模式的な断面図を示す。図１３に示される裏面接合型太陽電池は、ｎ型単結晶シリコン基板等の基板１１１の受光面上に、ｉ型非晶質半導体層１１９、ｎ型非晶質半導体層１２０、および保護膜１２４が順次積層された構成を有する。
基板１１１の裏面のｎ側電極１１６に対応するｎ型領域１２２においては、基板１１１上に、ｉ型非晶質半導体層１１２、ｎ型非晶質半導体層１１４、絶縁層１２１、およびｎ側電極１１６が順次積層されている。また、絶縁層１２１を貫通する穴を介して、ｎ型非晶質半導体層１１４とｎ側電極１１６とが接続されている。
基板１１１の裏面のｐ側電極１１７に対応するｐ型領域１２３においては、基板１１１上に、ｉ型非晶質半導体層１１３、ｐ型非晶質半導体層１１５、およびｐ側電極１１７が順次積層されている。
ｎ側電極１１６およびｐ側電極１１７は、それぞれ、透明導電層１１６ｃ，１１７ｃ上に金属層１１６ｂ，１１７ｂおよび有機被膜１１６ａ，１１７ａをこの順序で設けて形成されている。
図１４に、図１３に示される裏面接合型太陽電池の製造方法のフローチャートを示す。以下、図１４を参照して、図１３に示される裏面接合型太陽電池の製造方法について説明する。まず、ステップＳ１ａにおいて、基板１１１の受光面上および裏面上にそれぞれｉ型非晶質半導体層１１９およびｉ型非晶質半導体層１１２をＣＶＤ法により形成する。
次に、ステップＳ２ａにおいて、基板１１１の受光面側のｉ型非晶質半導体層１１９の全面および裏面側のｉ型非晶質半導体層１１２の全面にそれぞれｎ型非晶質半導体層１２０およびｎ型非晶質半導体層１１４をＣＶＤ法により形成する。
次に、ステップＳ３ａにおいて、基板１１１の受光面側のｎ型非晶質半導体層１２０の全面および裏面側のｎ型非晶質半導体層１１４の全面にそれぞれ保護膜１２４および絶縁層１２１をＣＶＤ法により形成する。
次に、ステップＳ４ａにおいて、フォトリソグラフィによりｎ型領域１２２をパターニングするために、絶縁層１２１上にレジストパターンを形成する。レジストパターンは、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４との積層体からなるｎ型領域１２２を残す領域にレジスト膜を形成し、ｎ型領域１２２を除去する領域に開口部を有するように形成される。
次に、ステップＳ５ａにおいて、レジストパターンの開口部におけるｎ型領域１２２をエッチングにより除去する。
次に、ステップＳ６ａにおいて、ｎ型領域１２２上に残存するレジスト膜を除去する。
次に、ステップＳ７ａにおいて、絶縁層１２１およびｎ型領域１２２が残存する基板１１１の裏面を覆うようにｉ型非晶質半導体層１１３をＣＶＤ法により形成する。
次に、ステップＳ７ａにおいて、絶縁層１２１およびｎ型領域１２２が残存する基板１１１の裏面を覆うようにｉ型非晶質半導体層１１３をＣＶＤ法により形成する。
次に、ステップＳ８ａにおいて、ｉ型非晶質半導体層１１３の全面にｐ型非晶質半導体層１１５をＣＶＤ法により形成する。
次に、ステップＳ９ａにおいて、ｐ型非晶質半導体層１１５上にレジスト膜を形成する。レジスト膜は、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５との積層体からなるｐ型領域１２３を残す領域に形成し、ｐ型領域１２３を除去する領域に開口部を有するように形成される。
次に、ステップＳ１０ａにおいて、レジスト膜の開口部におけるｐ型領域１２３をエッチングにより除去する。
次に、ステップＳ１１ａにおいて、ｐ型領域１２３上に残存するレジスト膜を除去する。
最後に、ステップＳ１２ａにおいて、ｎ型領域１２２上にｎ側電極１１６を形成し、ｐ型領域１２３上にｐ側電極１１７を形成することによって、図１３に示される裏面接合型太陽電池が製造される。
しかしながら、特許文献１においては、裏面接合型太陽電池の製造方法は非常に工数が多く、またフォトリソグラフィを用いる必要があったため、製造コストが高く、その改善が要望されていた。
ここで開示された実施形態は、半導体基板と、半導体基板上の第１のｉ型非晶質半導体膜と、半導体基板上の第２のｉ型非晶質半導体膜と、第１のｉ型非晶質半導体膜上の第１導電型非晶質半導体膜と、第２のｉ型非晶質半導体膜上の第２導電型非晶質半導体膜と、を備え、第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが接する光電変換素子である。
また、ここで開示された実施形態は、シャドウマスクを用いて第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程と、シャドウマスクを用いて第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程とを含み、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜は第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが接するように形成される光電変換素子の製造方法である。
ここで開示された実施形態によれば、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いなくてもよい。
以下、ここで開示される実施形態の光電変換素子の一例としての実施形態１〜４のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。図１に示されるように、実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１上の第１のｉ型非晶質半導体膜２と、半導体基板１上において第１のｉ型非晶質半導体膜２と間隔を空けて位置する第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３上の第１電極６と、第２導電型非晶質半導体膜５上の第２電極７とを備えている。第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体から第１導電型領域５１が構成され、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体から第２導電型領域５２が構成されている。
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。図１に示されるように、実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１上の第１のｉ型非晶質半導体膜２と、半導体基板１上において第１のｉ型非晶質半導体膜２と間隔を空けて位置する第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３上の第１電極６と、第２導電型非晶質半導体膜５上の第２電極７とを備えている。第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体から第１導電型領域５１が構成され、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体から第２導電型領域５２が構成されている。
本実施形態において、第１導電型の半導体基板１をｎ型単結晶シリコン基板とし、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４をそれぞれｉ型非晶質シリコン膜とし、第１導電型非晶質半導体膜３をｎ型非晶質シリコン膜とし、第２導電型非晶質半導体膜５をｐ型非晶質シリコン膜とした場合について説明する。
実施形態１のヘテロ接合型バックコンタクトセルにおいては、図１に示すように、第２導電型非晶質半導体膜５の一端が第１導電型非晶質半導体膜３の一端上に乗り上がっている。このように、第１導電型非晶質半導体膜３の一端上に第２導電型非晶質半導体膜５の一端が乗り上がった状態で、第１導電型非晶質半導体膜３の一端と第２導電型非晶質半導体膜５の一端とが接している。
また、半導体基板１上において、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とはそれぞれ半導体基板１の面方向に間隔（以下、「面方向間隔」という。）Ｇ１を空けて位置している。面方向間隔Ｇ１においては、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の両方が半導体基板１と接している。なお、本実施形態において、「面方向間隔」とは、半導体基板１の面に沿った方向における第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４との間の半導体基板１の面の間隔を意味する。
図２に、図１に示される実施形態１のヘテロ接合型バックコンタクトセルの第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４との間の面方向間隔の近傍の模式的な拡大断面図を示す。図２に示されるように、面方向間隔Ｇ１における半導体基板１上の膜の総厚Ｔは５ｎｍ以上であることが好ましく、１０ｎｍ以上であることがより好ましい。当該膜の総厚Ｔが５ｎｍ以上である場合には面方向間隔Ｇ１における半導体基板１上の膜のパッシベーション性が向上し、１０ｎｍ以上である場合にはパッシベーション性はさらに向上する。本実施形態において、膜の総厚Ｔは、面方向間隔Ｇ１において半導体基板１上に位置する膜の総厚の最小厚さを意味する。
なお、本実施形態において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。また、本実施形態において「ｎ型」はｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」はｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。ｎ型不純物濃度およびｐ型不純物濃度は、たとえば二次イオン質量分析法によって測定することができる。
また、本実施形態において「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
＜ヘテロ接合型バックコンタクトセルの製造方法＞
図３に、実施形態１のヘテロ接合型バックコンタクトセルの製造方法のフローチャートを示す。まず、ステップＳ１において、シャドウマスクを用いた第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３の形成工程を行う。ステップＳ１は、たとえば図４の模式的拡大断面図に示すように、シャドウマスク１０をマスクとして、シャドウマスク１０の開口部１１の下方の第１導電型の半導体基板１の領域上にプラズマＣＶＤ法により第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３とをこの順序で積層することにより行うことができる。なお、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との作り分けは、原料ガスの種類を変更すること等により行うことができる。
図３に、実施形態１のヘテロ接合型バックコンタクトセルの製造方法のフローチャートを示す。まず、ステップＳ１において、シャドウマスクを用いた第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３の形成工程を行う。ステップＳ１は、たとえば図４の模式的拡大断面図に示すように、シャドウマスク１０をマスクとして、シャドウマスク１０の開口部１１の下方の第１導電型の半導体基板１の領域上にプラズマＣＶＤ法により第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３とをこの順序で積層することにより行うことができる。なお、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との作り分けは、原料ガスの種類を変更すること等により行うことができる。
第１導電型の半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるが、ｎ型単結晶シリコン基板に限定されず、たとえば従来から公知のｎ型半導体基板を用いることもできる。
第１のｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるが、ｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
第１導電型非晶質半導体膜３としては、ｎ型非晶質シリコン膜を好適に用いることができるが、ｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。ｎ型不純物としては、たとえばリンを用いることができる。
図５に、シャドウマスクをマスクとしたプラズマＣＶＤ法による膜の形成方法の一例を図解する模式的な斜視図を示す。図５に示す膜の形成方法においては、シャドウマスク１０の開口部１１から原料ガスのプラズマ１２が半導体基板１の面上に流れ込み、半導体基板１の面上で反応することによって膜が形成される。なお、プラズマＣＶＤ法は、たとえばスパッタ法および蒸着法等の方法と比べて指向性が低いことから、原料ガスのプラズマ１２がシャドウマスク１０の裏側にも回り込みやすい。そのため、たとえば図４に示すように、シャドウマスク１０の裏側の半導体基板１上にも膜が形成される。
次に、ステップＳ２において、シャドウマスクを用いた第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５の形成工程を行う。ステップＳ２は、たとえば図６の模式的拡大断面図に示すように、ステップＳ１の状態から第２導電型領域５２の形成位置に開口部１１が位置するようにシャドウマスク１０を移動させた後に、シャドウマスク１０をマスクとして、シャドウマスク１０の開口部１１の下方の半導体基板１の領域上にプラズマＣＶＤ法により第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５とをこの順序で積層することにより行うことができる。なお、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との作り分けも、原料ガスの種類を変更すること等により行うことができる。
第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるが、ｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
第２導電型非晶質半導体膜５としては、ｐ型非晶質シリコン膜を好適に用いることができるが、ｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。ｐ型不純物としては、たとえばボロンを用いることができる。
その後、ステップＳ３において、電極形成工程を行う。ステップＳ３は、たとえば図１に示すように、第１導電型非晶質半導体膜３上に第１電極６を形成するとともに、第２導電型非晶質半導体膜５上に第２電極７を形成することにより行うことができる。ここで、第１電極６と第２電極７とは間隔を空けて形成される。以上により、実施形態１のヘテロ接合型バックコンタクトセルを製造することができる。
＜課題解決のメカニズム＞
実施形態１のヘテロ接合型バックコンタクトセルは、シャドウマスク１０を用いて第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３を積層して第１導電型領域５１を形成した後に、シャドウマスク１０を用いて第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５を積層して第２導電型領域５２を形成することにより製造されている。したがって、実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型領域５１および第２導電型領域５２のそれぞれの形成時に、特許文献１のように、成膜、レジストパターンの形成、エッチング、レジスト膜の除去といったフォトリソグラフィを用いた工数の多い製造工程を用いる必要がない。そのため、実施形態１のヘテロ接合型バックコンタクトセルは、特許文献１と比べて、低い製造コストで製造することができる。
実施形態１のヘテロ接合型バックコンタクトセルは、シャドウマスク１０を用いて第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３を積層して第１導電型領域５１を形成した後に、シャドウマスク１０を用いて第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５を積層して第２導電型領域５２を形成することにより製造されている。したがって、実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型領域５１および第２導電型領域５２のそれぞれの形成時に、特許文献１のように、成膜、レジストパターンの形成、エッチング、レジスト膜の除去といったフォトリソグラフィを用いた工数の多い製造工程を用いる必要がない。そのため、実施形態１のヘテロ接合型バックコンタクトセルは、特許文献１と比べて、低い製造コストで製造することができる。
また、シャドウマスク１０を用いたプラズマＣＶＤ法によって、シャドウマスク１０の裏側への原料ガスのプラズマ１２の回り込みを利用して半導体基板１上に膜を形成することができるため、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４との間の面方向間隔における半導体基板１の面を膜で覆うことができる。これにより、半導体基板１の面方向間隔において半導体基板１の面上の膜によるパッシベーションが可能となる。
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型とした場合について説明したが、第１導電型をｐ型とし、第２導電型をｎ型とした場合でも上記と同様の効果を得ることができる。
［実施形態２］
図７に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態２のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端上に第２のｉ型非晶質半導体膜４の一端が乗り上がっているとともに、面方向間隔Ｇ１において第１導電型非晶質半導体膜３のみが半導体基板１と接していることを特徴としている。
図７に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態２のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端上に第２のｉ型非晶質半導体膜４の一端が乗り上がっているとともに、面方向間隔Ｇ１において第１導電型非晶質半導体膜３のみが半導体基板１と接していることを特徴としている。
実施形態２のヘテロ接合型バックコンタクトセルは、ステップＳ２において、たとえば図８の模式的拡大断面図に示す位置にシャドウマスク１０および開口部１１を配置した状態でプラズマＣＶＤ法により第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５をこの順序で形成することによって製造することができる。
実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
［実施形態３］
図９に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態３のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端上に第２のｉ型非晶質半導体膜４の一端が乗り上がっており、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とが第１導電型非晶質半導体膜３の膜厚方向に間隔（以下、「膜厚方向間隔」という。）Ｇ２を空けて位置していることを特徴としている。
図９に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態３のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端上に第２のｉ型非晶質半導体膜４の一端が乗り上がっており、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とが第１導電型非晶質半導体膜３の膜厚方向に間隔（以下、「膜厚方向間隔」という。）Ｇ２を空けて位置していることを特徴としている。
実施形態３のヘテロ接合型バックコンタクトセルは、ステップＳ２において、たとえば図１０の模式的拡大断面図に示す位置にシャドウマスク１０および開口部１１を配置した状態で、プラズマＣＶＤ法により第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５をこの順序で形成することによって製造することができる。
なお、本実施形態において、「膜厚方向間隔」とは、第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４との間の膜の膜厚方向における第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４との間の間隔を意味する。
実施形態３における上記以外の説明は実施形態１〜実施形態２と同様であるため、その説明については繰り返さない。
［実施形態４］
図１１に、実施形態４のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態４のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端と第２導電型非晶質半導体膜５の一端とが向かい合って接しているとともに、面方向間隔Ｇ１において第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５が半導体基板１と接していることを特徴としている。
図１１に、実施形態４のヘテロ接合型バックコンタクトセルの模式的な拡大断面図を示す。実施形態４のヘテロ接合型バックコンタクトセルは、第１導電型非晶質半導体膜３の一端と第２導電型非晶質半導体膜５の一端とが向かい合って接しているとともに、面方向間隔Ｇ１において第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５が半導体基板１と接していることを特徴としている。
実施形態４のヘテロ接合型バックコンタクトセルは、ステップＳ２において、たとえば図１２の模式的拡大断面図に示す位置にシャドウマスク１０および開口部１１を配置した状態で、プラズマＣＶＤ法により第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５をこの順序で形成することによって製造することができる。
実施形態４における上記以外の説明は実施形態１〜実施形態３と同様であるため、その説明については繰り返さない。
［付記］
（１）ここで開示された実施形態は、半導体基板と、半導体基板上の第１のｉ型非晶質半導体膜と、半導体基板上の第２のｉ型非晶質半導体膜と、第１のｉ型非晶質半導体膜上の第１導電型非晶質半導体膜と、第２のｉ型非晶質半導体膜上の第２導電型非晶質半導体膜とを備え、第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが接する光電変換素子である。この場合には、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１）ここで開示された実施形態は、半導体基板と、半導体基板上の第１のｉ型非晶質半導体膜と、半導体基板上の第２のｉ型非晶質半導体膜と、第１のｉ型非晶質半導体膜上の第１導電型非晶質半導体膜と、第２のｉ型非晶質半導体膜上の第２導電型非晶質半導体膜とを備え、第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが接する光電変換素子である。この場合には、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２）ここで開示された実施形態の光電変換素子においては、第１のｉ型非晶質半導体膜と第２のｉ型非晶質半導体膜とは半導体基板の面方向間隔を空けて位置していてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３）ここで開示された実施形態の光電変換素子においては、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜の少なくとも一方が面方向間隔において半導体基板と接していてもよい。この場合には、半導体基板上の膜によるパッシベーションが可能となる。
（４）ここで開示された実施形態の光電変換素子においては、面方向間隔における半導体基板上の膜の総厚が５ｎｍ以上であることが好ましい。この場合には、半導体基板上の膜のパッシベーション性が向上する。
（５）ここで開示された実施形態の光電変換素子においては、第１導電型非晶質半導体膜の一端上に第２導電型非晶質半導体膜の一端が乗り上がっていてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（６）ここで開示された実施形態の光電変換素子においては、面方向間隔において第１導電型非晶質半導体膜および第２導電型非晶質半導体膜の両方が半導体基板と接していてもよい。この場合にも、半導体基板上の膜によるパッシベーションが可能となる。
（７）ここで開示された実施形態の光電変換素子においては、第１導電型非晶質半導体膜の一端上に第２のｉ型非晶質半導体膜の一端が乗り上がっていてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（８）ここで開示された実施形態の光電変換素子においては、面方向間隔において第１導電型非晶質半導体膜のみが半導体基板と接していてもよい。この場合にも、半導体基板上の膜によるパッシベーションが可能となる。
（９）ここで開示された実施形態の光電変換素子においては、第１のｉ型非晶質半導体膜と第２のｉ型非晶質半導体膜とが第１導電型非晶質半導体膜の厚さ方向に間隔を空けて位置してもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１０）ここで開示された実施形態の光電変換素子においては、第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが向かい合って接していてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１１）ここで開示された実施形態の光電変換素子においては、面方向間隔において第１導電型非晶質半導体膜および第２導電型非晶質半導体膜が半導体基板と接していてもよい。この場合にも、半導体基板上の膜によるパッシベーションが可能となる。
（１２）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜は、半導体基板および第１導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１３）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜は、半導体基板および第２導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１４）ここで開示された実施形態の光電変換素子は、第１導電型非晶質半導体膜上の第１電極をさらに備えていてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１５）ここで開示された実施形態の光電変換素子は、第２導電型非晶質半導体膜上の第２電極をさらに備えていてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１６）ここで開示された実施形態の光電変換素子において、第２電極は、第１電極と間隔を空けて配置されていてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１７）ここで開示された実施形態の光電変換素子において、第１導電型はｎ型であり、第２導電型はｐ型であってもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１８）ここで開示された実施形態は、シャドウマスクを用いて第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程と、シャドウマスクを用いて第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程とを含み、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜は第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが接するように形成される光電変換素子の製造方法である。この場合には、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（１９）ここで開示された実施形態の光電変換素子の製造方法において、第１のｉ型非晶質半導体膜および第２のｉ型非晶質半導体膜は、半導体基板の面方向間隔を空けるように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２０）ここで開示された実施形態の光電変換素子の製造方法においては、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜の少なくとも一方が面方向間隔において半導体基板と接するように形成されてもよい。この場合には、半導体基板上の膜によるパッシベーションが可能となる。
（２１）ここで開示された実施形態の光電変換素子の製造方法においては、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜の少なくとも一方は、面方向間隔における半導体基板上の膜の総厚が５ｎｍ以上となるように形成されることが好ましい。この場合には、半導体基板上の膜のパッシベーション性が向上する。
（２２）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の一端上に第２導電型非晶質半導体膜の一端が乗り上がるように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２３）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜のみが、面方向間隔において半導体基板と接するように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２４）ここで開示された実施形態の光電変換素子の製造方法においては、第２のｉ型非晶質半導体膜が、第１導電型非晶質半導体膜の一端上に第２のｉ型非晶質半導体膜の一端が乗り上がるように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２５）ここで開示された実施形態の光電変換素子の製造方法において、第２のｉ型非晶質半導体膜は、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜の厚さ方向に面方向間隔を空けるように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２６）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜の一端と第２導電型非晶質半導体膜の一端とが向かい合って接するように形成されてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２７）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜の両方が面方向間隔において半導体基板に接するように形成されてもよい。この場合には、半導体基板上の膜によるパッシベーションが可能となる傾向にある。
（２８）ここで開示された実施形態の光電変換素子の製造方法において、第１のｉ型非晶質半導体膜および第１導電型非晶質半導体膜はそれぞれプラズマＣＶＤ法により形成されることが好ましい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（２９）ここで開示された実施形態の光電変換素子の製造方法において、第２のｉ型非晶質半導体膜および第２導電型非晶質半導体膜はそれぞれプラズマＣＶＤ法により形成されることが好ましい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３０）ここで開示された実施形態の光電変換素子の製造方法は、第１導電型非晶質半導体膜上に第１電極を形成する工程をさらに含んでいてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３１）ここで開示された実施形態の光電変換素子の製造方法において、第１電極を蒸着法またはスパッタ法により形成してもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３２）ここで開示された実施形態の光電変換素子の製造方法は、第２導電型非晶質半導体膜上に第２電極を形成する工程をさらに含んでいてもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３３）ここで開示された実施形態の光電変換素子の製造方法において、第２電極を蒸着法またはスパッタ法により形成してもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
（３４）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型はｎ型であり、第２導電型はｐ型であってもよい。この場合にも、特許文献１よりも工数を低減し、かつフォトリソグラフィを用いる必要のない製造方法で光電変換素子を製造することができる。
以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池及び太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。
１ 半導体基板、２ 第１のｉ型非晶質半導体膜、３ 第１導電型非晶質半導体膜、４ 第１のｉ型非晶質半導体膜、５ 第２導電型非晶質半導体膜、６ 第１電極、７ 第２電極、１０ シャドウマスク、１１ 開口部、１２ 原料ガスのプラズマ、５１ 第１導電型領域、５２ 第２導電型領域、１１１ 基板、１１２ ｉ型非晶質半導体層、１１３ ｉ型非晶質半導体層、１１４ ｎ型非晶質半導体層、１１５ ｐ型非晶質半導体層、１１６ ｎ側電極、１１６ａ 有機被膜、１１６ｂ 金属層、１１６ｃ 透明導電層、１１７ ｐ側電極、１１７ａ 有機被膜、１１７ｂ 金属層、１１７ｃ 透明導電層、１１９ ｉ型非晶質半導体層、１２０ ｎ型非晶質半導体層、１２１ 絶縁層、１２２ ｎ型領域、１２３ ｐ型領域、１２４ 保護膜。
Claims (5)
- 半導体基板と、
前記半導体基板上の第１のｉ型非晶質半導体膜と、
前記半導体基板上の第２のｉ型非晶質半導体膜と、
前記第１のｉ型非晶質半導体膜上の第１導電型非晶質半導体膜と、
前記第２のｉ型非晶質半導体膜上の第２導電型非晶質半導体膜と、を備え、
前記第１導電型非晶質半導体膜の一端と前記第２導電型非晶質半導体膜の一端とが接する、光電変換素子。 - 前記第１のｉ型非晶質半導体膜と前記第２のｉ型非晶質半導体膜とは前記半導体基板の面方向に間隔を空けて位置している、請求項１に記載の光電変換素子。
- 前記第１導電型非晶質半導体膜および前記第２導電型非晶質半導体膜の少なくとも一方が前記間隔において前記半導体基板と接する、請求項２に記載の光電変換素子。
- 前記間隔における前記半導体基板上の膜の総厚が５ｎｍ以上である、請求項３に記載の光電変換素子。
- シャドウマスクを用いて第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程と、
前記シャドウマスクを用いて第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜とをこの順序で半導体基板上に形成する工程とを含み、
前記第１導電型非晶質半導体膜および前記第２導電型非晶質半導体膜は前記第１導電型非晶質半導体膜の一端と前記第２導電型非晶質半導体膜の一端とが接するように形成される、光電変換素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015021274A JP2016143862A (ja) | 2015-02-05 | 2015-02-05 | 光電変換素子および光電変換素子の製造方法 |
| PCT/JP2016/052133 WO2016125628A1 (ja) | 2015-02-05 | 2016-01-26 | 光電変換素子および光電変換素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015021274A JP2016143862A (ja) | 2015-02-05 | 2015-02-05 | 光電変換素子および光電変換素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016143862A true JP2016143862A (ja) | 2016-08-08 |
Family
ID=56563979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015021274A Pending JP2016143862A (ja) | 2015-02-05 | 2015-02-05 | 光電変換素子および光電変換素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2016143862A (ja) |
| WO (1) | WO2016125628A1 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4155899B2 (ja) * | 2003-09-24 | 2008-09-24 | 三洋電機株式会社 | 光起電力素子の製造方法 |
| JP5230222B2 (ja) * | 2008-02-21 | 2013-07-10 | 三洋電機株式会社 | 太陽電池 |
| WO2011105554A1 (ja) * | 2010-02-26 | 2011-09-01 | 三洋電機株式会社 | 太陽電池及び太陽電池の製造方法 |
| US20120060904A1 (en) * | 2010-09-13 | 2012-03-15 | Smith David D | Fabrication Of Solar Cells With Silicon Nano-Particles |
| JP5139502B2 (ja) * | 2010-11-17 | 2013-02-06 | シャープ株式会社 | 裏面電極型太陽電池 |
| JP2013239476A (ja) * | 2012-05-11 | 2013-11-28 | Mitsubishi Electric Corp | 光起電力装置およびその製造方法、光起電力モジュール |
-
2015
- 2015-02-05 JP JP2015021274A patent/JP2016143862A/ja active Pending
-
2016
- 2016-01-26 WO PCT/JP2016/052133 patent/WO2016125628A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016125628A1 (ja) | 2016-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546969B2 (en) | Method of manufacturing solar cell and solar cell | |
| US20120279562A1 (en) | Back-surface-field type of heterojunction solar cell and a production method therefor | |
| JP2010258043A (ja) | 太陽電池 | |
| US20120291860A1 (en) | Solar cell and method of manufacturing the same | |
| JP2014075526A (ja) | 光電変換素子および光電変換素子の製造方法 | |
| JP5820265B2 (ja) | 裏面電極型太陽電池及びその製造方法 | |
| TWI424582B (zh) | 太陽能電池的製造方法 | |
| CN103081123A (zh) | 用于太阳能发电的装置及其制造方法 | |
| JP6141670B2 (ja) | 太陽電池の製造方法 | |
| WO2016147970A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
| US11251325B2 (en) | Photovoltaic device and method for manufacturing the same | |
| US10411148B2 (en) | Photoelectric conversion element | |
| JP6334871B2 (ja) | 太陽電池モジュール | |
| US10658526B2 (en) | Photovoltaic device | |
| US10026853B2 (en) | Solar cell | |
| JP5645734B2 (ja) | 太陽電池素子 | |
| WO2016125628A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
| WO2016140309A1 (ja) | 光電変換素子およびその製造方法 | |
| US20120255608A1 (en) | Back-surface-field type of heterojunction solar cell and a production method therefor | |
| KR20180067620A (ko) | 태양전지 셀과 그 제조 방법 및 이로 구성된 태양전지 모듈 | |
| WO2016121532A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
| CN107924958B (zh) | 光电转换元件 | |
| JP2016039246A (ja) | 光電変換素子 | |
| WO2016132920A1 (ja) | 光電変換素子および光電変換素子の製造方法 | |
| WO2017068959A1 (ja) | 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法 |