JP2016140034A - フィルタ素子および通信モジュール - Google Patents

Abstract

【課題】 周波数帯域が異なる複数の信号に対応して、信号の通過帯域および減衰帯域を可変可能なフィルタ素子において、小型化が可能なフィルタ素子、および該フィルタ素子を備えた通信モジュールを提供する。
【解決手段】 フィルタ素子２は、第１インダクタＬ１と第１キャパシタＣ１とが並列接続された第１並列共振回路２５と、第２インダクタＬ２と第２キャパシタＣ２とが並列接続され、第１並列共振回路２５に直列接続された第２並列共振回路２６と、一対のスイッチング素子接続端子２３，２４間が電気的に導通されたときに第１並列共振回路２５に並列接続される第３キャパシタＣ３とを含む。そして、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが、容量結合して同一の第７誘電体層９０ｇ上に設けられている。
【選択図】 図１

Description

本発明は、周波数帯域が異なる複数の信号に対応して、フィルタ部における信号の通過帯域を可変可能なフィルタ素子、および該フィルタ素子を備えた通信モジュールに関する。

携帯電話装置は、国際ローミングへの対応が求められており、移動体通信に使用される複数の周波数帯域と複数の通信方式を利用したものが実用化されている。

Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）の通信方式においては、各国へのローミング可能な共通バンド（周波数帯域）として、２．１ＧＨｚ帯（Ｂａｎｄ１）や第２通過帯域（Global System for Mobile communications）周波数帯である８５０／９００／１８００／１９００ＭＨｚ帯（Ｂａｎｄ５／Ｂａｎｄ８／Ｂａｎｄ３／Ｂａｎｄ２）が使用されている。

また、ＬＴＥ（Long Term Evolution）の通信方式においては、各国共通のバンドが設
定されておらず、国ごとに、７００ＭＨｚ帯（Ｂａｎｄ１３／Ｂａｎｄ１７）、２．６ＧＨｚ帯（Ｂａｎｄ７）、８５０ＭＨｚ帯（Ｂａｎｄ５）、２．１ＧＨｚ帯（Ｂａｎｄ１）などが使用されている。

携帯電話装置は、周波数帯域と通信方式が異なるマルチバンドの端末として動作する必要がある。そのため、携帯電話装置には、信号の通過帯域および減衰帯域が予め設定されたローパスフィルタ（Low-pass filter:LPF）などのフィルタ素子が備えられている。た
とえば、携帯電話装置が、高い減衰特性が要求される周波数帯域（たとえばＢａｎｄ１３）の信号に対応した通過帯域および減衰帯域が設定された、１つのローパスフィルタを備える構成である場合、他の周波数帯域（たとえばＢａｎｄ８）の信号に対する通過損失が大きくなってしまう。

このような問題を解決するフィルタの構成として、通過帯域および減衰帯域を変更可能なチューナブルフィルタが提案されている（特許文献１参照）。

特開２０１２−１００１８０号公報

しかしながら、従来技術のチューナブルフィルタは、フィルタの通過帯域および減衰帯域の特性を変化させるために、多くのスイッチング素子およびキャパシタなどが必要となり、このような構成ではフィルタ素子の小型化が困難である。

本発明の目的は、周波数帯域が異なる複数の信号に対応して、信号の通過帯域および減衰帯域を変化させることができるフィルタ素子において、小型化が可能なフィルタ素子、および該フィルタ素子を備えた通信モジュールを提供することである。

本発明の一態様のフィルタ素子は、少なくとも３つの誘電体層が積層されて成り、最外
層の誘電体層に、第１入出力端子と、第２入出力端子と、外部のスイッチング素子に接続される一対のスイッチング素子接続端子とが設けられた誘電体基板を含み、前記外部のスイッチング素子によって前記一対のスイッチング素子接続端子間が電気的に導通または遮断されるフィルタ素子であって、１または直列接続された複数のパターン導体から成る第１インダクタと、対向する一対の電極から成る第１キャパシタとが並列接続されて成る第１並列共振回路であって、前記第１インダクタのパターン導体は誘電体層上に設けられ、前記第１キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第１キャパシタの対向する一対の電極の一方の電極が前記第１入出力端子に接続される第１並列共振回路と、１または直列接続された複数のパターン導体から成る第２インダクタと、対向する一対の電極から成る第２キャパシタとが並列接続されて成る第２並列共振回路であって、前記第２インダクタのパターン導体は誘電体層上に設けられ、前記第２キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第２キャパシタの対向する一対の電極の一方の電極が前記第１キャパシタの他方の電極に接続され、他方の電極が前記第２入出力端子に接続される第２並列共振回路と、前記外部のスイッチング素子によって前記一対のスイッチング素子接続端子間が電気的に導通されたときに、前記第１インダクタおよび前記第１キャパシタに並列接続される、対向する一対の電極から成る第３キャパシタであって、前記第３キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第３キャパシタの対向する一対の電極の一方の電極が前記一対のスイッチング素子接続端子を介して前記第１キャパシタの前記一方の電極に接続され、他方の電極が前記第１キャパシタの前記他方の電極に接続される第３キャパシタと、を含み、前記第２キャパシタの対向する一対の電極のうちの前記第２入出力端子に接続される電極と、前記第３キャパシタの対向する一対の電極のうちの前記第１キャパシタの前記一方の電極に接続される電極とは、容量結合して、前記第２キャパシタの対向する一対の電極間に介在される誘電体層上、または、前記第３キャパシタの対向する一対の電極間に介在される誘電体層上に設けられていることを特徴とするものである。

また本発明の一態様の通信モジュールは、前記フィルタ素子と、前記フィルタ素子の前記一対のスイッチング素子接続端子に接続され、該一対のスイッチング素子接続端子間を電気的に導通または遮断させるスイッチング素子と、を含むことを特徴とするものである。

本発明によれば、フィルタ素子は、第１インダクタと第１キャパシタとが並列接続されて成る第１並列共振回路と、第２インダクタと第２キャパシタとが並列接続されて成り、第１並列共振回路に直列接続された第２並列共振回路と、外部のスイッチング素子によって一対のスイッチング素子接続端子間が電気的に導通されたときに第１並列共振回路に並列接続される第３キャパシタとを含み、第２キャパシタの第２入出力端子に接続される電極と、第３キャパシタの第１並列共振回路の一端に接続される電極とが、容量結合して同一の誘電体層上に設けられている。

上記のように構成されるフィルタ素子では、１つの外部のスイッチング素子のスイッチング動作に応じて、第３キャパシタの第１並列共振回路に対する並列接続の接続状態が切換えられるとともに、第２キャパシタの第２入出力端子に接続される電極と、第３キャパシタの第１並列共振回路の一端に接続される電極との間の容量結合の結合状態が切換えられる。これにより、スイッチング素子およびキャパシタの数が少ない構成で、フィルタ素子における信号の通過帯域および減衰帯域を変化させることができる、小型化が可能なフィルタ素子を実現することができる。

また本発明によれば、通信モジュールは、上記のフィルタ素子とスイッチング素子とを含む。スイッチング素子は、フィルタ素子の一対のスイッチング素子接続端子に接続され
、該一対のスイッチング素子接続端子間を電気的に導通または遮断させる。これにより、さらなる特性の向上が可能となる。

本発明の第１の実施形態に係るフィルタ素子２を備えた通信モジュール１の等価回路を示す図である。 通信モジュール１の構成を示す分解斜視図である。 通信モジュール１におけるフィルタ素子２の周波数特性を示すグラフである。 本発明の第２の実施形態に係るフィルタ素子２Ａを備えた通信モジュール１Ａの構成を示す分解斜視図である。

以下、本発明を添付の図面を参照して詳細に説明する。図１は、本発明の第１の実施形態に係るフィルタ素子２を備えた通信モジュール１の等価回路を示す図である。図２は、通信モジュール１の構成を示す分解斜視図である。本実施形態の通信モジュール１は、移動体通信に使用される複数の周波数帯域を利用した携帯電話装置に搭載されるものであり、フィルタ素子２と、スイッチング素子３とを含んで構成される。

フィルタ素子２は、少なくとも３つの誘電体層が積層された積層構造、具体的には第１誘電体層９０ａ、第２誘電体層９０ｂ、第３誘電体層９０ｃ、第４誘電体層９０ｄ、第５誘電体層９０ｅ、第６誘電体層９０ｆ、第７誘電体層９０ｇ、第８誘電体層９０ｈ、および第９誘電体層９０ｉが、上からこの順に積層された積層構造を有する誘電体基板を含み、各誘電体層の間には、必要に応じて容量電極、接地導体電極、およびパターン導体などが配置され、各誘電体層を貫通し、異なる層に配置された容量電極、接地導体電極、およびパターン導体同士を電気的に接続する貫通導体が設けられる。

図１の等価回路に示すように、フィルタ素子２は、信号が入力または出力される第１入出力端子２１と、第２入出力端子２２と、スイッチング素子３に接続される一対のスイッチング素子接続端子２３，２４と、第１並列共振回路２５と、第２並列共振回路２６と、第３キャパシタＣ３と、第４キャパシタＣ４と、第５キャパシタＣ５と、第６キャパシタＣ６と、を含む。フィルタ素子２は、スイッチング素子３によって一対のスイッチング素子接続端子２３，２４間が電気的に導通または遮断される素子であり、スイッチング素子３のスイッチング動作に応じて、信号の通過帯域および減衰帯域を変化させることができる。

第１並列共振回路２５は、一端が第１入出力端子２１に接続されて、他端が第２並列共振回路２６に接続され、第１インダクタＬ１と第１キャパシタＣ１とが並列接続されて成る。

第１並列共振回路２５を構成する第１インダクタＬ１は、１つの誘電体層上に設けられた第１パターン導体から成る、または、複数の誘電体層上に設けられた第１パターン導体が直列接続されて成る。本実施形態では、第１インダクタＬ１は、詳細については後述するが、誘電体基板を構成する複数の誘電体層である第１〜第９誘電体層９０ａ〜９０ｉのうち、第２〜第５誘電体層９０ｂ〜９０ｅの上面にそれぞれ設けられた第１パターン導体であるパターン導体３１〜３４が直列接続されて成る。

第１並列共振回路２５を構成する第１キャパシタＣ１は、詳細については後述するが、第１〜第９誘電体層９０ａ〜９０ｉのうちの１つの誘電体層である第７誘電体層９０ｇを介して対向する一対の第１電極である容量電極３５，３６から成る。

第２並列共振回路２６は、一端が第１並列共振回路２５の他端に接続されて、他端が第２入出力端子２２に接続され、第２インダクタＬ２と第２キャパシタＣ２とが並列接続されて成る。

第２並列共振回路２６を構成する第２インダクタＬ２は、１つの誘電体層上に設けられた第２パターン導体から成る、または、複数の誘電体層上に設けられた第２パターン導体が直列接続されて成る。本実施形態では、第２インダクタＬ２は、詳細については後述するが、第１〜第９誘電体層９０ａ〜９０ｉのうち、第２〜第５誘電体層９０ｂ〜９０ｅの上面にそれぞれ設けられた第２パターン導体であるパターン導体３７〜４０が直列接続されて成る。

第２並列共振回路２６を構成する第２キャパシタＣ２は、１つの誘電体層を介して対向する一対の第２電極から成る。第１キャパシタＣ１を構成する一対の第１電極間に介在する誘電体層は、第２キャパシタＣ２を構成する一対の第２電極間に介在する誘電体層であってもよい。すなわち、第１キャパシタＣ１を構成する一対の第１電極間に介在する誘電体層と、第２キャパシタＣ２を構成する一対の第２電極間に介在する誘電体層とが同一であってもよい。本実施形態では、第２キャパシタＣ２は、詳細については後述するが、第１〜第９誘電体層９０ａ〜９０ｉのうちの１つの誘電体層である第７誘電体層９０ｇを介して対向する一対の第２電極である容量電極３６，４１から成る。

第３キャパシタＣ３は、第２キャパシタＣ２を構成する一対の電極間に介在する誘電体層、または、該誘電体層に隣接した誘電体層を介して対向する一対の第３電極から成る。本実施形態では、第３キャパシタＣ３は、詳細については後述するが、第１〜第９誘電体層９０ａ〜９０ｉのうちの１つの誘電体層である第７誘電体層９０ｇを介して対向する一対の第３電極である容量電極３６，４２から成る。この第３キャパシタＣ３は、スイッチング素子３によって一対のスイッチング素子接続端子２３，２４間が電気的に導通されたときに、第１並列共振回路２５に並列接続される。第３キャパシタＣ３の静電容量は、たとえば、０．８ｐＦである。

ここで、本実施形態のフィルタ素子２において、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とは、容量結合して見かけ上のキャパシタＣ７（たとえば、静電容量０．０２ｐＦ）が形成されるように、同一の第７誘電体層９０ｇの上面に設けられている。第７誘電体層９０ｇの上面において、第２キャパシタＣ２の容量電極４１と、第３キャパシタＣ３の容量電極４２との配置位置は、容量結合するような位置関係であれば特に限定されるものではないけれども、たとえば、第２キャパシタＣ２の容量電極４１と、第３キャパシタＣ３の容量電極４２との間隔が、容量結合により発生する静電容量が０．０１ｐＦ〜０．０３ｐＦｐＦとなるように、０．０２〜０．０６μｍに設定される。

第４キャパシタＣ４は、第８誘電体層９０ｈを介して対向する容量電極４３と接地導体電極Ｇ２とによって構成される。なお、第４キャパシタＣ４を構成する容量電極４３は、第１入出力端子２１に接続されている。第４キャパシタＣ４の静電容量は、たとえば、１．４ｐＦである。

第５キャパシタＣ５は、第８誘電体層９０ｈを介して対向する容量電極３６と接地導体電極Ｇ２とによって構成される。なお、第５キャパシタＣ５を構成する容量電極３６は、第１並列共振回路２５の他端に接続されている。第５キャパシタＣ５の静電容量は、たとえば、４．６ｐＦである。

第６キャパシタＣ６は、第８誘電体層９０ｈを介して対向する容量電極４４と接地導体電極Ｇ２とによって構成される。なお、第６キャパシタＣ６を構成する容量電極４４は、第２入出力端子２２に接続されている。第６キャパシタＣ６の静電容量は、たとえば、１．４ｐＦである。

以上のように構成されるフィルタ素子２において、第１並列共振回路２５および第２並列共振回路２６は、信号の通過帯域の２倍波または３倍波を減衰させる回路である。

第１並列共振回路２５を構成する第１キャパシタＣ１の静電容量を、第２並列共振回路２６を構成する第２キャパシタＣ２の静電容量よりも大きく設定した場合、たとえば、第１キャパシタＣ１の静電容量を１．２ｐＦに設定し、第２キャパシタＣ２の静電容量を０．４５ｐＦに設定した場合には、第１並列共振回路２５が信号の通過帯域の２倍波を減衰させる回路となり、第２並列共振回路２６が信号の通過帯域の３倍波を減衰させる回路となる。この場合には、一対のスイッチング素子接続端子２３，２４間の接続状態がスイッチング素子３によって遮断状態から導通状態に切換えられて、第３キャパシタＣ３が第１並列共振回路２５に並列接続されるとともに、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが容量結合すると、フィルタ素子２における信号の通過帯域、ならびに、２倍波および３倍波の各減衰極を、低周波側に移動させることができる。

具体的には、フィルタ素子２における、信号の通過帯域および減衰帯域は、たとえば、スイッチング素子３によって一対のスイッチング素子接続端子２３，２４間が電気的に遮断されたときには、Ｂａｎｄ８の周波数帯域に対応して通過帯域が８８０〜９６０ＭＨｚであり、通過帯域の２倍波に対応して第１の減衰帯域が１７６０〜１９２０ＭＨｚであり、通過帯域の３倍波に対応して第２の減衰帯域が２６４０〜２８８０ＭＨｚである。これに対し、スイッチング素子３によって一対のスイッチング素子接続端子２３，２４間が電気的に導通されたときには、通過帯域、ならびに、２倍波および３倍波の各減衰極が低周波側に移動されて、Ｂａｎｄ１３の周波数帯域に対応して通過帯域が７４６〜７８７ＭＨｚとなり、通過帯域の２倍波に対応して第１の減衰帯域が１４９２〜１５７４ＭＨｚとなり、通過帯域の３倍波に対応して第２の減衰帯域が２２３８〜２３６１ＭＨｚとなる。

また、第１並列共振回路２５を構成する第１キャパシタＣ１の静電容量を、第２並列共振回路２６を構成する第２キャパシタＣ２の静電容量よりも小さく設定した場合には、第１並列共振回路２５が信号の通過帯域の３倍波を減衰させる回路となり、第２並列共振回路２６が信号の通過帯域の２倍波を減衰させる回路となる。この場合には、一対のスイッチング素子接続端子２３，２４間の接続状態がスイッチング素子３によって遮断状態から導通状態に切換えられて、第３キャパシタＣ３が第１並列共振回路２５に並列接続されるとともに、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが容量結合すると、フィルタ素子２における信号の通過帯域および３倍波の減衰極を低周波側に移動させ、２倍波の減衰極を高周波側に移動させることができる。

また、本実施形態では、第１キャパシタＣ１の第２並列共振回路２６の一端に接続される電極、第２キャパシタＣ２の第１並列共振回路２５の他端に接続される電極、第３キャパシタＣ３の第１並列共振回路２５の他端に接続される電極、および、第５キャパシタＣ５の接地側とは反対側の電極は、共通の容量電極３６によって構成される。これによって、フィルタ素子２において、キャパシタの電極数を少なくすることができるので、フィルタ素子２を小型化することができる。

図１の等価回路で示した各回路素子と、図２の分解斜視図で示した各構成との対応関係
について説明する。

第１入出力端子２１は、携帯電話装置のアンテナが受信した信号が入力される、または、フィルタ素子２からアンテナへ信号が出力される端子であり、第９誘電体層９０ｉの下面に設けられている。なお、第９誘電体層９０ｉの下面には、第１入出力端子２１以外の領域に、接地導体電極Ｇ３が設けられている。第２入出力端子２２は、アンテナから放射された信号が入力される、または、フィルタ素子２からアンテナへ信号が出力される端子であり、第１誘電体層９０ａの上面に設けられている。

一対のスイッチング素子接続端子２３，２４は、スイッチング素子３が接続される端子であり、第１誘電体層９０ａの上面に設けられている。なお、第１誘電体層９０ａの上面には、第２入出力端子２２、一対のスイッチング素子接続端子２３，２４以外の領域に、接地導体電極Ｇ１が設けられている。

本実施形態では、一対のスイッチング素子接続端子２３，２４は、一方のスイッチング素子接続端子２３が第１並列共振回路２５の一端を介して第１入出力端子２１に接続され、他方のスイッチング素子接続端子２４が第３キャパシタＣ３を介して第１並列共振回路２５の他端に接続されている。

具体的には、スイッチング素子接続端子２３は、第１誘電体層９０ａを貫通する貫通導体、第２誘電体層９０ｂを貫通する貫通導体５１、第３誘電体層９０ｃを貫通する貫通導体５３、第４誘電体層９０ｄを貫通する貫通導体５８、第５誘電体層９０ｅを貫通する貫通導体６３、第６誘電体層９０ｆを貫通する貫通導体、第７誘電体層９０ｇを貫通する貫通導体７２、第８誘電体層９０ｈの上面に設けられた容量電極４３、第８誘電体層９０ｈを貫通する貫通導体、および第９誘電体層９０ｉを貫通する貫通導体７５を介して、第９誘電体層９０ｉの下面に設けられた第１入出力端子２１に接続されている。

また、スイッチング素子接続端子２４は、第１誘電体層９０ａを貫通する貫通導体、第２誘電体層９０ｂを貫通する貫通導体５２、第３誘電体層９０ｃを貫通する貫通導体５５、第４誘電体層９０ｄを貫通する貫通導体６０、第５誘電体層９０ｅを貫通する貫通導体６５、第６誘電体層９０ｆを貫通する貫通導体６９、第７誘電体層９０ｇの上面に設けられた容量電極４２、該容量電極４２に第７誘電体層９０ｇを介して対向する容量電極３６、第７誘電体層９０ｇを貫通する貫通導体７３、第６誘電体層９０ｆを貫通する貫通導体６８、および第５誘電体層９０ｅを貫通する貫通導体を介して、第５誘電体層９０ｅの上面に設けられたパターン導体３４の端部３４ａに接続されている。

一対のスイッチング素子接続端子２３，２４の接続構造を、上記の接続構造とすることによって、フィルタ素子２における信号の通過帯域、第１の減衰帯域および第２の減衰帯域を、一対のスイッチング素子接続端子２３，２４に接続されるスイッチング素子３のスイッチング動作に応じて、Ｂａｎｄ８の周波数帯域に対応した帯域と、Ｂａｎｄ１３の周波数帯域に対応した帯域との間で適切に切換えることができる。

第１並列共振回路２５の第１インダクタＬ１は、第２誘電体層９０ｂの上面に設けられたパターン導体３１、第３誘電体層９０ｃの上面に設けられたパターン導体３２、第４誘電体層９０ｄの上面に設けられたパターン導体３３、および第５誘電体層９０ｅの上面に設けられたパターン導体３４が直列接続されて構成される。

第１インダクタＬ１において、第１並列共振回路２５の一端となるパターン導体３１の端部３１ａは、第２誘電体層９０ｂを貫通する貫通導体、第３誘電体層９０ｃを貫通する貫通導体５４、第４誘電体層９０ｄを貫通する貫通導体５９、第５誘電体層９０ｅを貫通
する貫通導体６４、第６誘電体層９０ｆの上面に設けられたパターン導体８１、第６誘電体層９０ｆを貫通する貫通導体、第７誘電体層９０ｇを貫通する貫通導体７２、第８誘電体層９０ｈの上面に設けられた容量電極４３、第８誘電体層９０ｈを貫通する貫通導体、および第９誘電体層９０ｉを貫通する貫通導体７５を介して、第９誘電体層９０ｉの下面に設けられた第１入出力端子２１に接続されている。

また、第１インダクタＬ１において、第１並列共振回路２５の他端となるパターン導体３４の端部３４ａは、第５誘電体層９０ｅを貫通する貫通導体、第６誘電体層９０ｆを貫通する貫通導体６８、および第７誘電体層９０ｇを貫通する貫通導体７３を介して、第８誘電体層９０ｈの上面に設けられた容量電極３６に接続されている。

第１インダクタＬ１は、パターン導体３１〜３４の長さの和が長いほどインダクタンス成分が大きく、長さの和が短いほどインダクタンス成分が小さくなるので、パターン導体３１〜３４の各パターンの配線長を所望の長さとすることで所望のインダクタンス成分を実現できる。

第１並列共振回路２５の第１キャパシタＣ１は、第７誘電体層９０ｇの上面に設けられた容量電極３５と、第８誘電体層９０ｈの上面に設けられた容量電極３６との間で構成される。

容量電極３５は、第１並列共振回路２５における一端側の電極であり、第６誘電体層９０ｆを貫通する貫通導体、第５誘電体層９０ｅを貫通する貫通導体６４、第４誘電体層９０ｄを貫通する貫通導体５９、第３誘電体層９０ｃを貫通する貫通導体５４、および第２誘電体層９０ｂを貫通する貫通導体を介して、第２誘電体層９０ｂの上面に設けられたパターン導体３１の端部３１ａに接続されている。

容量電極３６は、第１並列共振回路２５における他端側の電極であり、第７誘電体層９０ｇを貫通する貫通導体７３、第６誘電体層９０ｆを貫通する貫通導体６８、および第５誘電体層９０ｅを貫通する貫通導体を介して、第５誘電体層９０ｅの上面に設けられたパターン導体３４の端部３４ａに接続されている。

第１キャパシタＣ１の静電容量成分は、容量電極３５と容量電極３６との間に生じる静電容量成分である。第１キャパシタＣ１の静電容量成分は、たとえば、容量電極３５および容量電極３６の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極３５と容量電極３６との距離、すなわち第７誘電体層９０ｇの厚みを薄くすれば第１キャパシタＣ１の静電容量成分は、大きくなり、第７誘電体層９０ｇの厚みを厚くすれば小さくなる。さらに、容量電極３５と容量電極３６との間の誘電体の比誘電率、すなわち第７誘電体層９０ｇを構成する誘電体材料の比誘電率を大きくすれば第１キャパシタＣ１の静電容量成分は、大きくなり、第７誘電体層９０ｇを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

第２並列共振回路２６の第２インダクタＬ２は、第２誘電体層９０ｂの上面に設けられたパターン導体４０、第３誘電体層９０ｃの上面に設けられたパターン導体３９、第４誘電体層９０ｄの上面に設けられたパターン導体３８、および第５誘電体層９０ｅの上面に設けられたパターン導体３７が直列接続されて構成される。

第２インダクタＬ２において、第２並列共振回路２６の一端となり、第１並列共振回路２５の他端に接続される部分であるパターン導体３７の端部は、第５誘電体層９０ｅの上面においてパターン導体３４の端部３４ａに接続されている。

また、第２インダクタＬ２において、第２並列共振回路２６の他端となるパターン導体４０の端部４０ａは、パターン導体４０の最端部４０ｂ、および第１誘電体層９０ａを貫通する貫通導体を介して、第１誘電体層９０ａの上面に設けられた第２入出力端子２２に接続されている。

第２インダクタＬ２は、パターン導体３７〜４０の長さの和が長いほどインダクタンス成分が大きく、長さの和が短いほどインダクタンス成分が小さくなるので、パターン導体３７〜４０の各パターンの配線長を所望の長さとすることで所望のインダクタンス成分を実現できる。

第２並列共振回路２６の第２キャパシタＣ２は、第８誘電体層９０ｈの上面に設けられた容量電極３６と、第７誘電体層９０ｇの上面に設けられた容量電極４１との間で構成される。

容量電極３６は、第２並列共振回路２６における一端側の電極である。また、容量電極４１は、第２並列共振回路２６における他端側の電極であり、第６誘電体層９０ｆを貫通する貫通導体７０、第５誘電体層９０ｅを貫通する貫通導体６６、第４誘電体層９０ｄを貫通する貫通導体６１、第３誘電体層９０ｃを貫通する貫通導体５６、および第２誘電体層９０ｂを貫通する貫通導体を介して、第２誘電体層９０ｂの上面に設けられたパターン導体４０の端部４０ａに接続されている。

第２キャパシタＣ２の静電容量成分は、容量電極３６と容量電極４１との間に生じる静電容量成分である。第２キャパシタＣ２の静電容量成分は、たとえば、容量電極３６および容量電極４１の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極３６と容量電極４１との距離、すなわち第７誘電体層９０ｇの厚みを薄くすれば第２キャパシタＣ２の静電容量成分は、大きくなり、第７誘電体層９０ｇの厚みを厚くすれば小さくなる。さらに、容量電極３６と容量電極４１との間の誘電体の比誘電率、すなわち第７誘電体層９０ｇを構成する誘電体材料の比誘電率を大きくすれば第２キャパシタＣ２の静電容量成分は、大きくなり、第７誘電体層９０ｇを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

第３キャパシタＣ３は、第７誘電体層９０ｇの上面に設けられた容量電極４２と、第８誘電体層９０ｈの上面に設けられた容量電極３６との間で構成される。

容量電極４２は、第３キャパシタＣ３において、第１並列共振回路２５の一端に接続される電極であり、第６誘電体層９０ｆを貫通する貫通導体６９、第５誘電体層９０ｅを貫通する貫通導体６５、第４誘電体層９０ｄを貫通する貫通導体６０、第３誘電体層９０ｃを貫通する貫通導体５５、第２誘電体層９０ｂを貫通する貫通導体５２、および第１誘電体層９０ａを貫通する貫通導体を介して、第１誘電体層９０ａの上面に設けられたスイッチング素子接続端子２４に接続されている。なお、容量電極３６は、第３キャパシタＣ３において、第１並列共振回路２５の他端に接続される電極である。

第３キャパシタＣ３の静電容量成分は、容量電極３６と容量電極４２との間に生じる静電容量成分である。第３キャパシタＣ３の静電容量成分は、たとえば、容量電極３６および容量電極４２の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極３６と容量電極４２との距離、すなわち第７誘電体層９０ｇの厚みを薄くすれば第３キャパシタＣ３の静電容量成分は、大きくなり、第７誘電体層９０ｇの厚みを厚くすれば小さくなる。さらに、容量電極３６と容量電極４２との間の誘電体の比誘電率、すなわち第７誘電体層９０ｇを構成する誘電体材料の比誘電率を大きくすれば第３キャパシタＣ３の静電容量成分は、大きくなり、第７誘電体層９０ｇを構成する誘電体材料の比誘電率を小さ
くすれば小さくなる。

第４キャパシタＣ４は、第８誘電体層９０ｈの上面に設けられた容量電極４３と、第９誘電体層９０ｉの上面に設けられた接地導体電極Ｇ２との間で構成される。

容量電極４３は、第８誘電体層９０ｈを貫通する貫通導体および第９誘電体層９０ｉを貫通する貫通導体７５を介して第９誘電体層９０ｉの下面に設けられた第１入出力端子２１に接続され、第７誘電体層９０ｇを貫通する貫通導体７２、第６誘電体層９０ｆを貫通する貫通導体、第５誘電体層９０ｅを貫通する貫通導体６３、第４誘電体層９０ｄを貫通する貫通導体５８、第３誘電体層９０ｃを貫通する貫通導体５３、第２誘電体層９０ｂを貫通する貫通導体５１、および第１誘電体層９０ａを貫通する貫通導体を介して第１誘電体層９０ａの上面に設けられたスイッチング素子接続端子２３に接続され、第６誘電体層９０ｆの上面に設けられたパターン導体８１、第５誘電体層９０ｅを貫通する貫通導体６４、第４誘電体層９０ｄを貫通する貫通導体５９、第３誘電体層９０ｃを貫通する貫通導体５４、および第２誘電体層９０ｂを貫通する貫通導体を介して第２誘電体層９０ｂの上面に設けられたパターン導体３１の端部３１ａに接続されている。

第４キャパシタＣ４の静電容量成分は、容量電極４３と接地導体電極Ｇ２との間に生じる静電容量成分である。第４キャパシタＣ４の静電容量成分は、たとえば、容量電極４３および接地導体電極Ｇ２の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極４３と接地導体電極Ｇ２との距離、すなわち第８誘電体層９０ｈの厚みを薄くすれば第４キャパシタＣ４の静電容量成分は、大きくなり、第８誘電体層９０ｈの厚みを厚くすれば小さくなる。さらに、容量電極４３と接地導体電極Ｇ２との間の誘電体の比誘電率、すなわち第８誘電体層９０ｈを構成する誘電体材料の比誘電率を大きくすれば第４キャパシタＣ４の静電容量成分は、大きくなり、第８誘電体層９０ｈを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

第５キャパシタＣ５は、第８誘電体層９０ｈの上面に設けられた容量電極３６と、第９誘電体層９０ｉの上面に設けられた接地導体電極Ｇ２との間で構成される。

第５キャパシタＣ５の静電容量成分は、容量電極３６と接地導体電極Ｇ２との間に生じる静電容量成分である。第５キャパシタＣ５の静電容量成分は、たとえば、容量電極３６および接地導体電極Ｇ２の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極３６と接地導体電極Ｇ２との距離、すなわち第８誘電体層９０ｈの厚みを薄くすれば第５キャパシタＣ５の静電容量成分は、大きくなり、第８誘電体層９０ｈの厚みを厚くすれば小さくなる。さらに、容量電極３６と接地導体電極Ｇ２との間の誘電体の比誘電率、すなわち第８誘電体層９０ｈを構成する誘電体材料の比誘電率を大きくすれば第５キャパシタＣ５の静電容量成分は、大きくなり、第８誘電体層９０ｈを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

第６キャパシタＣ６は、第８誘電体層９０ｈの上面に設けられた容量電極４４と、第９誘電体層９０ｉの上面に設けられた接地導体電極Ｇ２との間で構成される。

容量電極４４は、第７誘電体層９０ｇを貫通する貫通導体７４、第６誘電体層９０ｆを貫通する貫通導体７１、第５誘電体層９０ｅを貫通する貫通導体６７、第４誘電体層９０ｄを貫通する貫通導体６２、第３誘電体層９０ｃを貫通する貫通導体５７、第２誘電体層９０ｂを貫通する貫通導体、および第１誘電体層９０ａを貫通する貫通導体を介して、第１誘電体層９０ａの上面に設けられた第２入出力端子２２に接続されている。

第６キャパシタＣ６の静電容量成分は、容量電極４４と接地導体電極Ｇ２との間に生じ
る静電容量成分である。第６キャパシタＣ６の静電容量成分は、たとえば、容量電極４４および接地導体電極Ｇ２の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極４４と接地導体電極Ｇ２との距離、すなわち第８誘電体層９０ｈの厚みを薄くすれば第６キャパシタＣ６の静電容量成分は、大きくなり、第８誘電体層９０ｈの厚みを厚くすれば小さくなる。さらに、容量電極４４と接地導体電極Ｇ２との間の誘電体の比誘電率、すなわち第８誘電体層９０ｈを構成する誘電体材料の比誘電率を大きくすれば第６キャパシタＣ６の静電容量成分は、大きくなり、第８誘電体層９０ｈを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

次に、通信モジュール１における、スイッチング素子３のスイッチング動作を説明し、そのスイッチング動作に応じたフィルタ素子２の周波数特性について、図３を用いて説明する。図３は、通信モジュール１におけるフィルタ素子２の周波数特性を示すグラフである。図３の周波数特性を示すグラフは、シミュレーションにより得られたものであり、そのシミュレーションの条件としては、第１〜第９誘電体層９０ａ〜９０ｉの比誘電率は７．９である。また、第１誘電体層９０ａの厚みは７５μｍ、第２誘電体層９０ｂの厚みは２５μｍ、第３誘電体層９０ｃの厚みは２５μｍ、第４誘電体層９０ｄの厚みは２５μｍ、第５誘電体層９０ｅの厚みは２５μｍ、第６誘電体層９０ｆの厚みは２５μｍ、第７誘電体層９０ｇの厚みは２５μｍ、第８誘電体層９０ｈの厚みは２５μｍ、第９誘電体層９０ｉの厚みは２５μｍである。

なお、以下では、フィルタ素子２における信号の通過帯域、第１の減衰帯域および第２の減衰帯域を、一対のスイッチング素子接続端子２３，２４に接続されるスイッチング素子３のスイッチング動作に応じて、Ｂａｎｄ８の周波数帯域に対応した帯域と、Ｂａｎｄ１３の周波数帯域に対応した帯域との間で切換える構成について説明する。

スイッチング素子３が一対のスイッチング素子接続端子２３，２４間を電気的に遮断させると、第３キャパシタＣ３は第１並列共振回路２５に並列接続されず、また、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが容量結合されない。この場合には、フィルタ素子２における、信号の通過帯域および減衰帯域は、Ｂａｎｄ８の周波数帯域に対応して通過帯域が８８０〜９６０ＭＨｚとなり、通過帯域の２倍波に対応して第１の減衰帯域が１７６０〜１９２０ＭＨｚとなり、通過帯域の３倍波に対応して第２の減衰帯域が２６４０〜２８８０ＭＨｚとなって、フィルタ素子２の周波数特性が図３（ａ）に示す特性となる。

これによって、フィルタ素子２は、たとえば、第１入出力端子２１から入力されたＢａｎｄ８の周波数帯域に対応した周波数を有する信号を通過させて、第２入出力端子２２に出力する。このようにして第２入出力端子２２に出力された信号は、通信モジュール１外に出力される。

スイッチング素子３が一対のスイッチング素子接続端子２３，２４間を電気的に導通させると、第３キャパシタＣ３が第１並列共振回路２５に並列接続されるとともに、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが容量結合する。この場合には、フィルタ素子２における信号の通過帯域、ならびに、２倍波および３倍波の各減衰極が低周波側に移動されて、Ｂａｎｄ１３の周波数帯域に対応して通過帯域が７４６〜７８７ＭＨｚとなり、通過帯域の２倍波に対応して第１の減衰帯域が１４９２〜１５７４ＭＨｚとなり、通過帯域の３倍波に対応して第２の減衰帯域が２２３８〜２３６１ＭＨｚとなって、フィルタ素子２の周波数特性が図３（ｂ）に示す特性となる。

これによって、フィルタ素子２は、たとえば、第１入出力端子２１から入力されたＢａｎｄ１３の周波数帯域に対応した周波数を有する信号を通過させて、第２入出力端子２２に出力する。このようにして第２入出力端子２２に出力された信号は、通信モジュール１外に出力される。

以上のように構成される本実施形態に係るフィルタ素子２を備えた通信モジュール１によれば、フィルタ素子２では、１つの外部のスイッチング素子３のスイッチング動作に応じて、第３キャパシタＣ３の第１並列共振回路２５に対する並列接続の接続状態が切換えられるとともに、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２との間の容量結合の結合状態が切換えられる。これにより、スイッチング素子およびキャパシタの数が少ない構成で、フィルタ素子２における信号の通過帯域および減衰帯域を変化させることができる、小型化が可能なフィルタ素子２を実現することができる。

図４は、本発明の第２の実施形態に係るフィルタ素子２Ａを備えた通信モジュール１Ａの構成を示す分解斜視図である。本実施形態の通信モジュール１Ａは、前述した第１実施形態の通信モジュール１に類似し、対応する部分については同一の参照符号を付して説明を省略する。

通信モジュール１Ａは、図４に示すように、フィルタ素子２Ａにおいて第６誘電体層９０ｆの上面に容量結合補助電極１００が設けられていること以外は、通信モジュール１と同様に構成される。

容量結合補助電極１００は、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とに、第６誘電体層９０ｆを介して対向するように設けられる。この容量結合補助電極１００は、容量電極４１と容量電極４２との間の容量結合により発生する静電容量を、大きくする電極である。

容量電極４１と容量電極４２との間の容量結合により発生する静電容量は、容量結合補助電極１００の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量結合補助電極１００と、容量電極４１および容量電極４２との距離、すなわち第６誘電体層９０ｆの厚みを薄くすれば前記容量結合により発生する静電容量は、大きくなり、第６誘電体層９０ｆの厚みを厚くすれば小さくなる。さらに、容量結合補助電極１００と、容量電極４１および容量電極４２との間の誘電体の比誘電率、すなわち第６誘電体層９０ｆを構成する誘電体材料の比誘電率を大きくすれば前記容量結合により発生する静電容量は、大きくなり、第６誘電体層９０ｆを構成する誘電体材料の比誘電率を小さくすれば小さくなる。

フィルタ素子２Ａが容量結合補助電極１００を備える構成では、一対のスイッチング素子接続端子２３，２４間の接続状態がスイッチング素子３によって遮断状態から導通状態に切換えられて、第３キャパシタＣ３が第１並列共振回路２５に並列接続されるとともに、第２キャパシタＣ２の第２入出力端子２２に接続される容量電極４１と、第３キャパシタＣ３の第１並列共振回路２５の一端に接続される容量電極４２とが容量結合するときに、その容量結合により発生する静電容量を大きくすることができる。その結果、フィルタ素子２Ａにおける信号の通過帯域、ならびに、２倍波および３倍波の各減衰極を、低周波側に移動させることができる。

なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。

１，１Ａ 通信モジュール
２，２Ａ フィルタ素子
３ スイッチング素子
２１ 第１入出力端子
２２ 第２入出力端子
２３，２４ スイッチング素子接続端子
２５ 第１並列共振回路
２６ 第２並列共振回路
３１〜３４，３７〜４０，８１ パターン導体
３５，３６，４１〜４４ 容量電極
５１〜７５ 貫通導体
９０ａ 第１誘電体層
９０ｂ 第２誘電体層
９０ｃ 第３誘電体層
９０ｄ 第４誘電体層
９０ｅ 第５誘電体層
９０ｆ 第６誘電体層
９０ｇ 第７誘電体層
９０ｈ 第８誘電体層
９０ｉ 第９誘電体層
１００ 容量結合補助電極
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｃ４ 第４キャパシタ
Ｃ５ 第５キャパシタ
Ｃ６ 第６キャパシタ
Ｇ１，Ｇ２，Ｇ３ 接地導体電極
Ｌ１ 第１インダクタ
Ｌ２ 第２インダクタ

Claims (5)

1. 少なくとも３つの誘電体層が積層されて成り、最外層の誘電体層に、第１入出力端子と、第２入出力端子と、外部のスイッチング素子に接続される一対のスイッチング素子接続端子とが設けられた誘電体基板を含み、前記外部のスイッチング素子によって前記一対のスイッチング素子接続端子間が電気的に導通または遮断されるフィルタ素子であって、
   １または直列接続された複数のパターン導体から成る第１インダクタと、対向する一対の電極から成る第１キャパシタとが並列接続されて成る第１並列共振回路であって、前記第１インダクタのパターン導体は誘電体層上に設けられ、前記第１キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第１キャパシタの対向する一対の電極の一方の電極が前記第１入出力端子に接続される第１並列共振回路と、
   １または直列接続された複数のパターン導体から成る第２インダクタと、対向する一対の電極から成る第２キャパシタとが並列接続されて成る第２並列共振回路であって、前記第２インダクタのパターン導体は誘電体層上に設けられ、前記第２キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第２キャパシタの対向する一対の電極の一方の電極が前記第１キャパシタの他方の電極に接続され、他方の電極が前記第２入出力端子に接続される第２並列共振回路と、
   前記外部のスイッチング素子によって前記一対のスイッチング素子接続端子間が電気的に導通されたときに、前記第１インダクタおよび前記第１キャパシタに並列接続される、対向する一対の電極から成る第３キャパシタであって、前記第３キャパシタの対向する一対の電極には１つの誘電体層が介在され、前記第３キャパシタの対向する一対の電極の一方の電極が前記一対のスイッチング素子接続端子を介して前記第１キャパシタの前記一方の電極に接続され、他方の電極が前記第１キャパシタの前記他方の電極に接続される第３キャパシタと、を含み、
   前記第２キャパシタの対向する一対の電極のうちの前記第２入出力端子に接続される電極と、前記第３キャパシタの対向する一対の電極のうちの前記第１キャパシタの前記一方の電極に接続される電極とは、容量結合して、前記第２キャパシタの対向する一対の電極間に介在される誘電体層上、または、前記第３キャパシタの対向する一対の電極間に介在される誘電体層上に設けられていることを特徴とするフィルタ素子。
2. 前記第１キャパシタの静電容量は、前記第２キャパシタの静電容量よりも大きいことを特徴とする請求項１に記載のフィルタ素子。
3. 前記第２キャパシタの前記第２入出力端子に接続される電極と、前記第３キャパシタの前記第１キャパシタの前記一方の電極に接続される電極とが設けられた誘電体層に隣接した誘電体層上に設けられ、前記容量結合により発生する静電容量を大きくする容量結合補助電極を、さらに含むことを特徴とする請求項１または２に記載のフィルタ素子。
4. 前記第１キャパシタの対向する一対の電極間に介在される誘電体層は、前記第２キャパシタの対向する一対の電極間に介在される誘電体層であることを特徴とする請求項１〜３のいずれか１つに記載のフィルタ素子。
5. 請求項１〜４のいずれか１つに記載のフィルタ素子と、
   前記フィルタ素子の前記一対のスイッチング素子接続端子に接続され、該一対のスイッチング素子接続端子間を電気的に導通または遮断させるスイッチング素子と、を含むことを特徴とする通信モジュール。

Images