JP2016134903A - 半導体装置 - Google Patents

Abstract

【課題】伝送損失を低減する。
【解決手段】半導体装置１は、金属板７上にダイボンド材９を介して設けられた半導体チップ４と、金属板７に設けられ、半導体チップ４の幅よりも広い幅Ｗ３を有する誘電体基板８と、誘電体基板８上に設けられた伝送線路２と、伝送線路２と半導体チップ４とを互いに電気的に接続するワイヤ６と、を備える。誘電体基板８は、半導体チップ４側に形成され、半導体チップ４の幅Ｗ２よりも狭い幅Ｗ１を有する接続端部１１を有する。
【選択図】図１

Description

本発明は、伝送線路と半導体チップがワイヤによって接続された半導体装置に関する。

半導体装置において、回路基板に設けられた伝送線路と半導体チップの電極パッドとの間、又は半導体チップの電極パッド同士の間は、ワイヤなどにより電気的に接続されることが知られている。例えば、特許文献１には、高周波回路チップ同士をワイヤによって電気的に接続する構造が記載されている。

特開２０００−２６１２１６号公報

高周波信号が伝送される伝送経路にワイヤなどが接続する場合、高周波信号の伝送損失が増大することがある。これは、ワイヤが長くなることにより、寄生インダクタ成分が増大することによって、高周波信号の伝送損失が増大するからである。なぜならば、ワイヤの長さは、主に基板に実装するチップの実装位置とチップの入出力端子と基板上の伝送線路パターンとの距離に起因することから、この伝送損失を低減するためには、ワイヤを短くすることが求められている。そこで、本発明は、高周波信号の伝送損失を低減することが可能な半導体装置を提供することを目的とする。

本発明の一側面に係る半導体装置は、導電性基板上に接着部材を介して設けられた半導体チップと、導電性基板上に設けられた半導体チップの幅よりも広い第１の幅を有する誘電体基板と、誘電体基板上に設けられた伝送線路と、伝送線路と半導体チップとを互いに電気的に接続するワイヤと、を備え、誘電体基板は、半導体チップ側に形成され、半導体チップの幅よりも狭い第２の幅を有する接続端部と、を有する。

本発明の一形態に係る半導体装置によれば、高周波信号の伝送損失を低減できる。

図１（ａ）は、第１実施形態に係る半導体装置を示す平面図であり、図１（ｂ）は、図１（ａ）のI−I線に沿った断面図である。 図２（ａ）〜（ｄ）は、図１に示された半導体装置を製造する手順を示す平面図である。 図３（ａ）は、第２実施形態に係る半導体装置を示す平面図であり、図３（ｂ）は、線路端部を拡大して示す平面図である。 図４（ａ）は、反射特性を示すグラフであり、図４（ｂ）は、減衰特性を示すグラフである。 図５は、変形例に係る半導体装置を示す平面図である。 図６（ａ）は、比較例に係る半導体装置を示す平面図であり、図６（ｂ）は、図６（ａ）のVI−VI線に沿った断面図である。

［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。

本発明の一側面に係る半導体装置は、導電性基板上に接着部材を介して設けられた半導体チップと、導電性基板上に設けられた半導体チップの幅よりも広い第１の幅を有する誘電体基板と、誘電体基板上に設けられた伝送線路と、伝送線路と半導体チップとを互いに電気的に接続するワイヤと、を備え、誘電体基板は、半導体チップ側に形成され、半導体チップの幅よりも狭い第２の幅を有する接続端部を有する。

半導体装置は、導電性基板上に誘電体基板と伝送線路とが設けられた後に半導体チップが設けられることにより、形成される。具体的には、誘電体基板と伝送線路とが設けられた導電性基板上に接着部材が配置された後、接着部材上に半導体チップが配置される。半導体チップが配置されたとき、接着部材のうち、未硬化の余分な接着部材は、半導体チップの外周方向へ向かって押し出される。ここで、半導体装置は、半導体チップの幅よりも狭い接続端部を有する。従って、半導体チップと誘電体基板の本体部との間には隙間が生じる。この構成によれば、接着部材上に配置した半導体チップを所定位置に調整した際に、未硬化の余分な接着部材が半導体チップと本体部との隙間に収容されるので、接着部材が半導体チップや接続端部上に盛り上がることが抑制される。このため、接続端部に対して半導体チップを近接させて配置することが可能になる。従って、伝送線路と半導体チップとを電気的に接続するワイヤが短くなるので、高周波信号の伝送損失を低減できる。

半導体装置は、半導体チップの外周縁を囲む第１の領域と、接続端部を挟む一対の第２の領域と、を有し、接着部材が配置される接着部材配置領域を更に備えることとしてもよい。この構成によれば、未硬化の余分な接着部材を収容する領域が予め設定されるので、接着部材が半導体チップや接続端部上に盛り上がることを好適に抑制できる。このため、接続端部に半導体チップを近接させて配置することが可能になる。従って、伝送線路と半導体チップとを電気的に接続するワイヤが短くなるので、高周波信号の伝送損失を低減できる。

接着部材配置領域は、接着部材配置領域を囲む接着部材非配置領域よりも、接着部材との親和性が高くされてもよい。この構成によれば、未硬化の余分な接着部材が移動する領域を予め設定し、且つこの領域に接着部材が誘導されるので、接着部材が半導体チップや接続端部上に盛り上がることを好適に抑制できる。このため、接続端部に半導体チップを近接させて配置することが可能になる。従って、伝送線路と半導体チップとを電気的に接続するワイヤが短くなるので、高周波信号の伝送損失を低減できる。

伝送線路は、誘電体基板における第１の幅を有する部分に設けられた線路本体と、接続端部上に設けられた線路端部と、を有し、線路端部の幅は、線路本体の幅よりも大きくてもよい。この構成によれば、線路端部の幅が誘電体基板における第１の幅を有する部分の幅よりも大きいので、線路端部のインピーダンスは誘電体基板における第１の幅を有する部分よりも小さくなる。従って、伝送線路とワイヤ間のインピーダンスの不整合が小さくなるので、高周波信号の伝送損失を更に低減できる。

［本願発明の実施形態の詳細］
本発明に係る半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

［第１実施形態］
図１（ａ）及び図１（ｂ）に示されるように、半導体装置１は、伝送線路２が形成されたプリント基板（Printed Circuit Board：ＰＣＢ基板）３と、半導体チップ４とを有し、伝送線路２と半導体チップ４とがワイヤ６によって電気的に接続される。

プリント基板３は、半導体装置１の基体をなす。プリント基板３は、導電性を有する基材と直流電圧に対して絶縁性を有する基材とが積層される。例えば、プリント基板３は、導電性を有する基材として金属板（導電性基板）７を含む。金属板７としては、例えば銅（Ｃｕ）が利用される。また、プリント基板３は、絶縁性を有する基材として誘電体基板８を含む。誘電体基板８としては、例えば１００μｍ〜１５０μｍ程度の厚さを有するプリプレグ材が利用される。誘電体基板８は、金属板７の表面７ａ上に設けられる。誘電体基板８の上には、伝送線路２が設けられる。伝送線路２は、プリント基板３上に設けられた電子部品同士を電気的に接続する。伝送線路２は、一例として５０Ωのインピーダンスを有する。

半導体チップ４は、所定の機能を有する電子部品であり、本実施形態の半導体チップ４は、発振機能を有するモノシリックマイクロ波集積回路（Monolithic Microwave Integrated Circuits：ＭＭＩＣ）である。半導体チップ４は、ダイボンド材（接着部材）９を介して金属板７と対面する設置面４ａと、設置面４ａと逆側の表面４ｂとを有する。半導体チップ４の設置面４ａ及び表面４ｂは、平面視して一辺が３ｍｍ〜４ｍｍ程度である。半導体チップ４の高さは、５０μｍ〜１００μｍ程度である。ダイボンド材９は、金属板７に対して半導体チップ４を機械的に固定する。また、ダイボンド材９は、導電性を有していてもよい。この場合には、半導体チップ４の設置面４ａに接地電極を設けることにより、機械的な固定と同時に半導体チップ４を接地電位に接続することができる。ダイボンド材９としては、例えば金亜鉛（ＡｕＺｎ）ペースト又は銀（Ａｇ）ペーストが利用される。ダイボンド材９の厚み、すなわち設置面４ａと表面７ａとの間の距離は、１０μｍ〜５０μｍ程度である。半導体チップ４の表面４ｂには、電気信号を出力するための電極パッドＰ１や、電源電圧を入力するための電極パッド（不図示）等が設けられる。例えば、電極パッドＰ１は、数十ＧＨｚ程度の周波数を有するミリ波帯域の高周波信号を出力する。この半導体チップ４は、全ての電極パッドが表面４ｂに設けられた、いわゆるフェースアップ半導体デバイスである。

ワイヤ６は、伝送線路２と半導体チップ４とを電気的に接続する。ワイヤ６の一端は、伝送線路２にボンディングされ、ワイヤ６の他端は電極パッドＰ１にボンディングされる。ワイヤ６としては、例えば金（Ａｕ）ワイヤが利用される。

続いて、伝送線路２、半導体チップ４及び誘電体基板８の関係について詳細に説明する。

図１（ａ）に示されるように、誘電体基板８は、接続端部１１と本体部１２とを有し、本体部１２から半導体チップ４に向かって接続端部１１が突出した形状をなす。接続端部１１は、半導体チップ４側に形成される。接続端部１１は、半導体チップ４の側面４ｃと対面する端面１１ａと、一対の側面１１ｂとを有する。接続端部１１の端面１１ａと半導体チップ４の側面４ｃとの間には、１０μｍ〜２０μｍ程度の隙間Ｓ１が設けられる。なお、接続端部１１の端面１１ａと半導体チップ４の側面４ｃとの間には、隙間が設けられておらず、接続端部１１の端面１１ａと半導体チップ４の側面４ｃとが互いに接触していてもよい。接続端部１１における端面１１ａの逆側は、本体部１２に連続する。誘電体基板８の接続端部１１の幅（第２の幅）Ｗ１は、半導体チップ４の幅Ｗ２よりも狭い。より詳細には、接続端部１１の端面１１ａの幅Ｗ１は、端面１１ａと対面する半導体チップ４の側面４ｃの幅Ｗ２よりも狭い。一例として、接続端部１１の幅Ｗ１は４００μｍ〜８００μｍであり、半導体チップ４の幅Ｗ２は３ｍｍ〜４ｍｍである。接続端部１１の端面１１ａは、その全ての領域が、半導体チップ４の側面４ｃと対面しているともいえる。幅Ｗ１，Ｗ２とは、金属板７の表面７ａに対して平行であり、且つ伝送線路２から電極パッドＰ１に向かう方向と交差する方向の幅をいう。

半導体チップ４と接続端部１１の周囲には、ダイボンド材配置領域１３が形成される。ダイボンド材配置領域１３は、金属板７の表面７ａに形成された領域である。ダイボンド材配置領域１３は、ダイボンド材９が配置される領域であり、半導体チップ４の外周縁を囲む第１の領域１３ａと、接続端部１１の側面１１ｂを挟む一対の第２の領域１３ｂと、を有する。ダイボンド材配置領域１３は、金亜鉛（ＡｕＺｎ）ペースト又は銀（Ａｇ）ペーストといったダイボンド材９との親和性が誘電体基板８よりも高い半田パターンである。

また、本体部１２の幅（第１の幅）Ｗ３は、接続端部１１の幅Ｗ１よりも大きい。本体部１２は、誘電体基板８における幅Ｗ３を有する部分である。更に、本体部１２の幅Ｗ３は、半導体チップ４の幅Ｗ２よりも大きい。例えば、本体部１２の幅Ｗ３は５ｍｍ〜６ｍｍ程度である。本体部１２は、誘電体基板８が有する絶縁性能に影響を及ぼす部分である。

伝送線路２の幅Ｗ４は、接続端部１１の幅Ｗ１及び本体部１２の幅Ｗ３よりも小さい。従って、伝送線路２の幅Ｗ４は、半導体チップ４の幅Ｗ２よりも小さい。伝送線路２の幅Ｗ４は、２００μｍ程度である。また、伝送線路２の半導体チップ４側の端部は、接続端部１１の端面１１ａから５０μｍ〜１００μｍ程度離間する。そして、伝送線路２から半導体チップ４の電極パッドＰ１までの距離は、１３０μｍ〜１８０μｍ程度である。そうすると、ワイヤ６の長さは、１８０μｍ〜２３０μｍ程度になる。

次に、図２（ａ）〜図２（ｄ）を参照しつつ、半導体装置１を製造する手順について説明する。まず、図２（ａ）に示されるように、金属板７を準備する。次に、金属板７の表面７ａに誘電体基板８を設ける。誘電体基板８は、熱圧着により金属板７に接合する。次に、誘電体基板８上に伝送線路２を設ける。次に、図２（ｂ）に示されるように、半田パターンといったダイボンド材配置領域１３を形成する。

次に、図２（ｃ）に示されるように、ダイボンド材配置領域（接着部材配置領域）１３にダイボンド材９を配置する。そして、図２（ｄ）に示されるように、ダイボンド材９上に半導体チップ４を配置する。ここで、半導体チップ４を金属板７の表面７ａに向かって押圧すると、半導体チップ４の設置面４ａ（図１（ｂ）参照）と金属板７の表面７ａとの間に存在していた未硬化のダイボンド材９が外側へ押し出される。ダイボンド材９が押し出される方向は、金属板７の表面７ａに沿ったあらゆる方向である。従って、半導体チップ４から誘電体基板８に向かって押し出されるダイボンド材９もあり得る。

ここで、比較例に係る半導体装置を想定する。図６に示されるように、半導体装置１００は、誘電体基板１０８が接続端部１１に相当する部分を有しない。この場合、半導体チップ４から誘電体基板１０８に向かってダイボンド材９が押し出されると、ダイボンド材９は誘電体基板１０８の端面に接触し、ひいては誘電体基板１０８又は半導体チップ４に乗り上げる虞がある。従って、比較例に係る半導体装置１００では、半導体チップ４と誘電体基板１０８との間に、押し出されたダイボンド材９を収容可能な程度の隙間Ｓ２を設けている。この隙間Ｓ２によれば、伝送線路２と電極パッドＰ１との間の距離が長くなるので、ワイヤ６の長さも長くなる。一例として、ワイヤ６の長さは、３００μｍである。

一方、図２（ｄ）に示されるように、接続端部１１の幅Ｗ１が半導体チップ４の幅Ｗ２よりも小さいので、半導体チップ４から誘電体基板８に向かって押し出されるダイボンド材９の移動を、誘電体基板８が阻害し難い。すなわち、ダイボンド材９は、半導体チップ４と誘電体基板８の本体部１２との隙間Ｓ３に押し出される。そうすると、ダイボンド材９が半導体チップ４や接続端部１１上に盛り上がることが抑制される。その一方で、伝送線路２の端部が形成された接続端部１１は、半導体チップ４に近接させることができる。要するに、半導体装置１では、半導体チップ４に対して誘電体基板８を近接させるべき箇所（伝送線路２が形成された箇所）だけ近接させ、近接させる必要がない箇所（伝送線路２が形成されていない箇所）は、半導体チップ４から離間させる。この構成により、ダイボンド材９の収容領域の確保と、半導体チップ４への伝送線路２の近接配置とを両立させる。

また、接続端部１１と、半導体チップ４との間の隙間Ｓ１が小さくなるように、接続端部１１に対して半導体チップ４を近接させる。接続端部１１と半導体チップ４との間の隙間Ｓ１が徐々に小さくなる。そうすると、接続端部１１と半導体チップ４との間に存在していた未硬化のダイボンド材９は、半導体チップ４の表面側、又は、半導体チップ４の幅Ｗ２方向に押し出される。ここで、ダイボンド材配置領域１３は、ダイボンド材９との親和性が高いため、ダイボンド材９はダイボンド材配置領域１３上に積極的に広がっていく。従って、誘電体基板８及び半導体チップ４の表面４ｂに未硬化のダイボンド材９を盛り上げることなく、半導体チップ４を誘電体基板８に近接配置することができる。

続いて、ダイボンド材９を硬化させる。最後に、伝送線路２と電極パッドＰ１との間をワイヤ６により接続する。以上の手順により、半導体装置１が完成する。

上述した半導体装置１は、金属板７上に誘電体基板８と伝送線路２とが設けられた後に半導体チップ４が設けられることにより、形成される。具体的には、誘電体基板８と伝送線路２が設けられた金属板７上にダイボンド材９が配置された後に、ダイボンド材９上に半導体チップ４が配置される。半導体チップ４が配置されたとき、ダイボンド材９のうち、未硬化の余分なダイボンド材９は、半導体チップ４の外周方向へ向かって押し出される。ここで、半導体装置１は、半導体チップ４よりも狭い接続端部１１を有する。従って、半導体チップ４と誘電体基板８の本体部１２との間には隙間Ｓ２が生じる。この構成によれば、ダイボンド材９上に配置した半導体チップ４を所定位置に調整した際に、余分なダイボンド材９が半導体チップ４と本体部１２との隙間Ｓ２に移動できるので、ダイボンド材９が半導体チップ４や接続端部１１上に盛り上がることが抑制される。このため、接続端部１１に対して半導体チップ４を近接させて配置することが可能になる。従って、ワイヤ６を短くすることが可能になるので、高周波信号の伝送損失を低減することができる。

また、上述した半導体装置１は、ダイボンド材９との親和性が高くなる処理が施されたダイボンド材配置領域１３を有する。この構成によれば、余分なダイボンド材９が移動する領域が予め設定され、且つこの領域にダイボンド材９が誘導されるので、ダイボンド材９が半導体チップ４や接続端部１１上に盛り上がることを好適に抑制できる。このため、接続端部１１に半導体チップ４を近接させて配置することが可能になる。従って、ワイヤ６を短くすることが可能になるので、高周波信号の伝送損失を低減することができる。

［第２実施形態］
第２実施形態に係る半導体装置について説明する。図３（ａ）に示されるように、第２実施形態に係る半導体装置１Ａは、第１実施形態の半導体装置１とは伝送線路２Ａの形状が異なる。第１実施形態の伝送線路２は、延在方向に沿って幅Ｗ４は一定であった。一方、第２実施形態の伝送線路２Ａは、半導体チップ４側の端部において、半導体チップ４に近づくにつれて幅が広がる。以下、伝送線路２Ａについて詳細に説明する。

図３（ａ）及び図３（ｂ）に示されるように、伝送線路２Ａは、延在方向に沿って一定の幅Ｗ４ａを有する線路本体１６と、延在方向に沿って幅Ｗ４ｂが拡大した線路端部１７とを有する。線路本体１６は、誘電体基板８の本体部１２と接続端部１１の一部とに設けられる。一例として、線路本体１６は、２００μｍの幅Ｗ４ａを有する。線路端部１７は、線路本体１６の半導体チップ４側の端部と連続し、接続端部１１上に設けられる。接続端部１１には、ワイヤ６の一端がボンディングされる。線路端部１７は、線路本体１６から半導体チップ４に向かってテーパ状に幅Ｗ４ｂが広がる。一例として、線路端部１７は、線路本体１６側の幅が２００μｍである。また、線路端部１７は、半導体チップ４側の幅が４００μｍ〜８００μｍ程度、一例として６００μｍである。従って、線路端部１７における半導体チップ４側の幅Ｗ４ｂは、線路本体１６の幅Ｗ４ａよりも大きい。なお、線路端部１７における半導体チップ４側の幅Ｗ４ｂは、接続端部１１の幅Ｗ１よりも僅かに狭い。また、線路本体１６から半導体チップ４に向かう方向において、幅が拡大している部分の長さＬは、６０μｍ〜１２０μｍである。

半導体装置１Ａは、第１実施形態に係る半導体装置１と同様に、ワイヤ６が短いので、伝送損失を低減することができる。伝送線路２Ａのインピーダンスは、伝送線路２Ａの断面形状に対応する。伝送線路２Ａの線路端部１７では、信号の進行方向に沿って幅Ｗ４ｂが拡大することにより断面積が拡大しているので、インピーダンスは徐々に低下する。従って、ワイヤ６のインダクタ成分とのミスマッチが小さくなり、高周波信号の伝送損失をより低減することができる。

［実施例１］
比較例に係る半導体装置１００と、第２実施形態に係る半導体装置１Ａとを利用して、伝送特性を評価した。本実施例における伝送特性とは、伝送線路２，２Ａからワイヤ６を介して半導体チップ４へ信号を伝送したときに、伝送線路２，２Ａとワイヤ６との間で反射された信号の周波数毎の強度（以下「反射強度」ともいう）である。反射強度は、小さいほど伝送特性が良いことを示す。図４（ａ）は、比較例に係る半導体装置１００の反射特性と、第２実施形態に係る半導体装置１Ａの反射特性とを示す。図４（ａ）の縦軸は、反射された信号の強度である。横軸は、信号の周波数である。グラフＧ１は、第２実施形態に係る半導体装置１Ａが有する信号の反射特性を示す。グラフＧ２は、比較例に係る半導体装置１００が有する信号の反射特性を示す。

図４（ａ）によれば、周波数が０ＧＨｚから１２ＧＨｚの間の全領域において、グラフＧ１がグラフＧ２を下回ることがわかった。これは、第２実施形態に係る半導体装置１Ａにおける反射強度が、比較例に係る半導体装置１００における反射強度よりも小さいことを示している。従って、ワイヤ６を短くし、且つ伝送線路２Ａの拡大によってインピーダンスの不整合が小さくなっているので、伝送特性が改善していることが確認できた。

［実施例２］
比較例に係る半導体装置１００と、第２実施形態に係る半導体装置１Ａを利用して、別の伝送特性を評価した。本実施例における伝送特性とは、伝送線路２，２Ａへ入力される信号の強度と、半導体チップ４側において検出される信号の強度との比（以下「減衰特性」ともいう）である。減衰特性は、小さいほど伝送特性が良いことを示す。図４（ｂ）は、比較例に係る半導体装置１００の減衰特性と、第２実施形態に係る半導体装置１Ａの減衰特性を示す。図４（ｂ）の縦軸は、伝送線路２，２Ａへ入力される信号の強度と、半導体チップ４側において検出される信号の強度との比である。縦軸における下方ほど、信号の減衰が大きいことを示す。横軸は、信号の周波数である。グラフＧ３は、第２実施形態に係る半導体装置１Ａが有する信号の減衰特性を示す。グラフＧ４は、比較例に係る半導体装置１００が有する信号の減衰特性を示す。

図４（ｂ）によれば、周波数が０ＧＨｚから１２ＧＨｚの間の全領域において、グラフＧ３がグラフＧ４を上回ることがわかった。これは、第２実施形態に係る半導体装置１Ａにおける信号の減衰が、比較例に係る半導体装置１００における信号の減衰よりも小さいことを示している。従って、ワイヤ６を短くし、且つ伝送線路２Ａの拡大によってインピーダンスの不整合が小さくなっているので、伝送特性が改善していることが確認できた。

［変形例］
本発明は、前述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能である。

第１実施形態に係る半導体装置１及び第２実施形態に係る半導体装置１Ａでは、高周波信号が伝送される経路が１個であった。しかし、図５に示されるように、変形例に係る半導体装置１Ｂは、高周波信号が伝送される経路が２個以上であってもよい。

半導体チップ４Ｂは、アンプ又はフィルタとして機能するデバイスである。半導体チップ４Ｂは、信号入力用の電極パッドＰ１と、信号出力用の電極パッドＰ２と、電源ライン用の電極パッドＰ３と、モニタライン用の電極パッドＰ４とを有する。また、半導体装置１Ｂは、２個の伝送線路２Ｂ，２Ｃ、及び金属パターン２Ｄ，２Ｅを有する。伝送線路２Ｂは、ワイヤ６Ａによって信号入力用の電極パッドＰ１と電気的に接続される。伝送線路２Ｃは、ワイヤ６Ａによって信号出力用の電極パッドＰ２と電気的に接続される。金属パターン２Ｄは、ワイヤ６Ｂによって電源用の電極パッドＰ３と電気的に接続される。金属パターン２Ｅは、ワイヤ６Ｂによってモニタライン用の電極パッドＰ４と電気的に接続される。また、金属板７は筐体に取り付けられる。また、半導体装置１Ｂの外部とは、導波管又は同軸により接続される。

ここで、電極パッドＰ１には、高周波信号が入力される。また、電極パッドＰ２からは高周波信号が出力される。これらの電極パッドＰ１，Ｐ２を含む伝送系において、伝送損失が大きくなる虞がある。従って、電極パッドＰ１と伝送線路２Ｂとを接続する構成と、電極パッドＰ２と伝送線路２Ｃとを接続する構成と、において、接続端部１１が適用される。接続端部１１によれば、電極パッドＰ１と伝送線路２Ｂとを互いに近接配置すると共に、電極パッドＰ２と伝送線路２Ｃとを互いに近接配置することができる。この配置によれば、高周波信号が伝送される伝送系において、ワイヤ６Ａが短くなるので、高周波信号の伝送損失の低下を抑制できる。なお、伝送線路２Ｂ，２Ｃは、線路端部１７を有していてもよい。

なお、電極パッドＰ３，Ｐ４と金属パターン２Ｄ，２Ｅとの間もワイヤ６Ｂによって電気的に接続される。しかし、電極パッドＰ３，Ｐ４と金属パターン２Ｄ，２Ｅにおいては、電源やモニタに用いられる信号が入出力される。従って、接続端部１１を含む接続構造としてもよいが、必ずしも接続端部１１を含む接続構造とする必要はない。

１，１Ａ，１Ｂ，１００…半導体装置、２，２Ａ，２Ｂ，２Ｃ…伝送線路、２Ｄ，２Ｅ…金属パターン、３…プリント基板、４，４Ｂ…半導体チップ、６，６Ａ，６Ｂ…ワイヤ、７…金属板（導電性基板）、８…誘電体基板、９…ダイボンド材（接着部材）、１１…接続端部、１２…本体部、１３…ダイボンド材配置領域（接着部材配置領域）、１３ａ…第１の領域、１３ｂ…第２の領域、１６…線路本体、１７…線路端部、Ｐ１，Ｐ２，Ｐ３，Ｐ４…電極パッド、Ｓ１，Ｓ２…隙間、Ｗ１…接続端部の幅（第２の幅）、Ｗ２…半導体チップの幅、Ｗ３…本体部の幅（第１の幅）、Ｗ４…伝送線路の幅、Ｗ４ａ…線路本体の幅、Ｗ４ｂ…線路端部の幅。

Claims (4)

1. 導電性基板上に接着部材を介して設けられた半導体チップと、
   前記導電性基板上に設けられた前記半導体チップの幅よりも広い第１の幅を有する誘電体基板と、
   前記誘電体基板上に設けられた伝送線路と、
   前記伝送線路と前記半導体チップとを互いに電気的に接続するワイヤと、を備え、
   前記誘電体基板は、前記半導体チップ側に形成され、前記半導体チップの幅よりも狭い第２の幅を有する接続端部を有する半導体装置。
2. 前記半導体チップの外周縁を囲む第１の領域と、前記接続端部を挟む一対の第２の領域と、を有し、前記接着部材が配置される接着部材配置領域を更に備える、請求項１に記載の半導体装置。
3. 前記接着部材配置領域は、前記接着部材配置領域を囲む接着部材非配置領域よりも、前記接着部材との親和性が高い、請求項２に記載の半導体装置。
4. 前記伝送線路は、前記誘電体基板における前記第１の幅を有する部分に設けられた線路本体と、前記接続端部上に設けられた線路端部と、を有し、
   前記線路端部の幅は、前記線路本体の幅よりも大きい、請求項１〜３の何れか一項に記載の半導体装置。
   

Images