JP2016128783A - センサシステムおよびデバイス - Google Patents

センサシステムおよびデバイス Download PDF

Info

Publication number
JP2016128783A
JP2016128783A JP2015003464A JP2015003464A JP2016128783A JP 2016128783 A JP2016128783 A JP 2016128783A JP 2015003464 A JP2015003464 A JP 2015003464A JP 2015003464 A JP2015003464 A JP 2015003464A JP 2016128783 A JP2016128783 A JP 2016128783A
Authority
JP
Japan
Prior art keywords
fet
sensor
well
source
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015003464A
Other languages
English (en)
Other versions
JP6425546B2 (ja
Inventor
和夫 小埜
Kazuo Ono
和夫 小埜
利幸 宇佐川
Toshiyuki Usagawa
利幸 宇佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015003464A priority Critical patent/JP6425546B2/ja
Priority to US15/541,037 priority patent/US10151725B2/en
Priority to CN201580069924.XA priority patent/CN107110802B/zh
Priority to PCT/JP2015/083889 priority patent/WO2016111098A1/ja
Priority to EP15876971.1A priority patent/EP3244200A4/en
Publication of JP2016128783A publication Critical patent/JP2016128783A/ja
Application granted granted Critical
Publication of JP6425546B2 publication Critical patent/JP6425546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4141—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for gases
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G01K7/226—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor using microstructures, e.g. silicon spreading resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0027—General constructional details of gas analysers, e.g. portable test equipment concerning the detector
    • G01N33/0036—General constructional details of gas analysers, e.g. portable test equipment concerning the detector specially adapted to detect a particular component
    • G01N33/005—H2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Combustion & Propulsion (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
ＦＥＴ型水素センサのセンス信号を低ノイズ化する。
【解決手段】
上記課題を解決するために、本発明のセンサシステムの一側面は基板上にＦＥＴにより参照デバイスとセンサデバイスを構成し、更に両者のウェル電位は電気的に分離する。
【選択図】 図５

Description

本発明は、FET型センサシステムにおいて、センサデバイスと参照デバイスの出力の差分から対象物を検知する際に、高精度に対象物を検知する技術に関する。
地球環境保全の観点から温室効果ガスであるＣＯ２の排出量削減が地球規模の課題である。自動車からの排出を抑制するため、燃焼しても水しか排出しない、水素を燃料とする燃料電池自動車（ＦＣＶ）の開発が進んでいる。ＦＣＶでは水素燃焼時の水素濃度制御、配管からの水素漏えい検知のための水素濃度計の搭載が望ましい。特に水素は空気中の濃度が３．９％に達すると爆発することが知られているため、水素の漏えい検知用途では上記爆発限界濃度に達する前に水素濃度計によりアラートを発するといった安全対策が望ましい。また燃焼時の水素濃度を最適化することで燃費性能を向上可能であるため、燃焼条件にフィードバックをかける目的で水素濃度の監視が望ましい。
現在実用化されている水素センサは、接触燃焼式、半導体式、気体熱伝導式などがある。上記以外にも開発段階の方式として固体電解質型とＦＥＴ型がある。
接触燃焼式はプラチナ（Ｐｔ）やパラジウム（Ｐｄ）といった触媒金属表面で水素が燃焼し、これによる触媒金属の温度上昇を検出する方式である。水素感度が高いが選択性が低い、検出に酸素が必要、出力が小さいため検出回路に工夫を要する、動作温度が４００℃程度と高くデバイスを高温に保持する必要があるため消費電力が大きい、といった欠点がある。
半導体式は金属酸化物半導体表面における水素の酸化反応により半導体内の空乏層が変化するためキャリア濃度が変化し、これに伴う電気伝導の変化を検出する。金属酸化物半導体表面における酸化反応を起こすために酸素を必要、動作温度が５００℃程度と高くデバイスを高温に保持する必要があるため消費電力が大きい、といった欠点がある。
気体熱伝導式は、雰囲気ガス中に水素が混入することで熱伝導率が変化するため、素子から放出される熱量の変化量を検出することで水素を検出する。動作温度が２００℃程度と比較的低いため消費電力が小さいことは利点だが、低濃度水素の検出が難しいため水素漏えい検知用途には向かない。
また、ＦＥＴ（電界効果トランジスタ）型センサについては、Ｐｔ−Ｔｉ−Ｏゲート構造を持つ例が非特許文献１に開示されている。
ＩＥＥＥ Ｓｅｎｓｏｒｓ Ｊｏｕｒｎａｌ， ｖｏｌ． １２，Ｎｏ．６，Ｊｕｎｅ ２０１２． "Ｐｔ−Ｔｉ−Ｏ Ｇａｔｅ Ｓｉ−ＭＩＳＦＥＴ Ｈｙｄｒｏｇｅｎ Ｇａｓ Ｓｅｎｓｏｒｓ−Ｄｅｖｉｃｅｓ ａｎｄ Ｐａｃｋａｇｉｎｇｓ "
実用化されている水素センサをＦＣＶにおける水素漏えい検知に使う場合、低濃度の水素を精度よく検出可能な接触燃焼式と半導体式が候補となる。しかしこれらの方式には環境物質である環状シロキサン被毒に弱いという欠点があることを我々は実験により見出した。これに対してＰｔ-Ｔｉ−Oゲート構造を有するＦＥＴ型水素センサは環状シロキサン被毒耐性が高いことも、発明者らは同時に実験により確認している。
図１に実験結果の概略を示す。縦軸に水素濃度を任意単位で、横軸に時間軸を示す。グラフはＦＥＴ型水素センサ（FET-based sensor）と、接触燃焼式（Catalytic combustion）および酸化物半導体センサ（Oxide semiconductor sensor）の測定結果を対比したものである。なお、実験に用いたＰｔ−Ｔｉ−Ｏゲート構造を持つＦＥＴ型水素センサの詳細な構造については非特許文献１に詳しい。環状シロキサンは道路の舗装に用いるアスファルトやシリコーン製品から環境雰囲気に放出され、高温では電気製品の接点の導通不良の原因になりうることが知られている。
図１によると、例えば0.5程度の水素濃度中で測定を行っている場合、接触燃焼式と半導体式は環状シロキサン雰囲気中では１００秒程度で水素に対する活性を急激に失い、感度が低下するため、検出される水素濃度が低下する。一方でＦＥＴ型水素センサでは触媒活性がほとんど変化しないため、検出される水素濃度は変化しない。
接触燃焼式と半導体式は４００℃以上の高温で動作するため、触媒表面で環状シロキサンが酸化される。この結果、シリコン酸化物が表面に付着して水素に対する触媒の活性サイトを覆ってしまい、水素に対する触媒作用が失われるメカニズムが考えられる。ＦＥＴ型水素センサでは動作温度が１００℃程度と比較的低いためこのような現象が起こらず、活性が維持されると考えられる。環状シロキサン耐性が高いことからＦＥＴ型水素センサはＦＣＶに適用することが可能な水素センサということができる。本願発明はこのＦＥＴ型水素センサに関するものである。
図２により、本願発明で対象とするＦＥＴ型水素センサの水素検知メカニズムを説明する。
図２Ａは参照ＦＥＴ、図２ＢはセンサＦＥＴのデバイス断面の概略を示している。参照ＦＥＴとセンサＦＥＴのデバイス断面構造はサイズや膜構成を含めてほぼ同一に作製される。両者は同一のシリコン基板（ＳＵＢ）上に形成される。つまり図２では図２Ａ、図２Ｂと分離して記載しているが、実際はそれぞれの基板（ＳＵＢ）はつながっており、同じ基板（ＳＵＢ）上に参照ＦＥＴとセンサＦＥＴが隣接して形成される。基板（ＳＵＢ）上にウェル（ＷＥＬＬ）を設け、この中にＦＥＴデバイスを形成する。
触媒ゲート電極（ＣＡＴＧＡＴＥ）はＰｔ−Ｔｉ−Ｏの積層膜やＰｄ膜など様々な種類が存在するが本願中におけるＦＥＴ型水素センサでは水素ガスに対して活性を持つ触媒ゲート全てを対象とする。ゲート絶縁膜（ＯＸＩＤＥ）は通常のＦＥＴと同様にＳｉＯ２で構成されることがほとんどである。しかし本願のＦＥＴ型水素センサはこれに限定するものではない。参照ＦＥＴは触媒ゲート電極（ＣＡＴＧＡＴＥ）が検出対象遮断膜（ＰＡＳＳＩ）で覆われる。検出対象遮断膜（ＰＡＳＳＩ）は水素透過性が無いため水素が触媒ゲート電極（ＣＡＴＧＡＴＥ）まで到達せず、よって参照ＦＥＴはセンサＦＥＴと同一の構造を持ちながらも水素感応性を持たない。
センサＦＥＴでは、図２では図示していないが、触媒ゲート電極（ＣＡＴＧＡＴＥ）を覆う保護膜等にスルーホール等を設けることにより、触媒ゲート電極（ＣＡＴＧＡＴＥ）が水素にさらされる構成となっている。
センサＦＥＴと参照ＦＥＴのバイアス条件について説明する。センサＦＥＴと参照ＦＥＴには同じドレインソース電圧（ＶＤＳ）がそれぞれのドレイン、ソース端子に印加される。参照ＦＥＴのドレイン端子は（ＤＲＥＦ），ソース端子は（ＳＲＥＦ），センサＦＥＴのドレイン端子は（ＤＳＥＮ），ソース端子は（ＳＳＥＮ）と示した。さらに両者のゲートには同一のゲート電圧（ＶＧ）を印加する。ゲート電圧（ＶＧ）は接地電位を基準とするゲート電位であり、ソース電位に対するゲート電位ではない。参照ＦＥＴのウェル電位（ＢＲＥＦ）とソース端子（ＳＲＥＦ）を接続し、センサＦＥＴのウェル電位（ＢＳＥＮ）とソース端子（ＳＳＥＮ）を接続して動作させる。これによりＦＥＴの閾電圧が基板の電圧により変動する基板効果を除去することが出来る。（ＶＲＥＦ）は参照ＦＥＴの出力であり、（ＶＳＥＮ）はセンサＦＥＴの出力である。
図２Ｂに示す通り、参照ＦＥＴの触媒ゲート電極（ＣＡＴＧＡＴＥ）の触媒作用により、水素ガスは水素原子もしくは水素イオンに分解される。この分解された水素は触媒ゲート電極（ＣＡＴＧＡＴＥ）に吸蔵され、ゲート絶縁膜（ＯＸＩＤＥ）との界面付近に双極子（ＤＩＰＯＬＥ）を形成する。この双極子（ＤＩＰＯＬＥ）の作用によりセンサＦＥＴには参照ＦＥＴと比較してΔＶの閾電圧変化が生じ、これを検出回路により検出することで水素濃度を同定する。
図２Ｃは水素検知時の参照ＦＥＴとセンサＦＥＴのＩＤＳ−ＶＤＳ特性を比較した概略図である。同一のドレインからソースに流れる電流（ＩＤＳ）が印加されているため動作電流は同一である。また同一のドレインソース電圧（ＶＤＳ）が印加されているためＩＤＳ−ＶＧＳ曲線は参照ＦＥＴ（点線で示す）とセンサＦＥＴ（実線で示す）で同じ形となり、ΔＶだけセンサＦＥＴの曲線がＶＧＳの負側にシフトした形となる。このように閾電圧変化ΔＶが参照ＦＥＴにおけるゲートソース電圧Ｖｇｓ０とセンサＦＥＴにおけるゲートソース電圧Ｖｇｓの差分として現れる。前述の通りＶＧは参照ＦＥＴとセンサＦＥＴで同一なので、Ｖｇｓ＝ＶＧ−ＶＳよりΔＶは両者のソース電位の差分として最終的に検出される。
なお、動作方法としては、上記のように電流を一定として電圧の差ΔＶを検出する動作方法のほか、電圧を一定として電流の差ΔＩを検出する動作方法もある。図２のデバイスでは、ΔＶの値が大きくとれ、また、水素濃度との相関が強いため、電圧差を検出するメリットがある。
これまでの説明では検知対象ガスとして水素の例を説明してきたが、ＦＥＴ型センサでは触媒金属ＣＡＴＧＡＴＥの種類を変更することにより水素以外の様々なガス検知が可能になることから、以下の説明ではＦＥＴ型ガスセンサ全般の課題について述べる。
図３に従来のＦＥＴ型ガスセンサの断面構造の概略を示し、課題を説明する。Ｐ型基板（ＰＳＵＢ）上に２つの独立したＰウェル（ＰＷＥＬＬ）を設け、その中にそれぞれ１つずつのＮチャネルＦＥＴデバイスを形成する。一つはセンサＦＥＴ（ＮＣＨＳＥＮＳＯＲ）であり、もう一つは参照ＦＥＴ（ＮＣＨＲＥＦＥＲＥＮＣＥ）である。触媒金属（ＣＡＴＧＡＴＥ），検知対象遮断膜（ＰＡＳＳＩ），ゲート絶縁膜（ＯＸＩＤＥ）は図２と同じである。Ｐ拡散領域（Ｐ＋）、Ｎ拡散領域（Ｎ＋）はそれぞれコンタクトを取るために高濃度に不純物を打ち込んだ拡散層領域である。
図２と同じく、センサＦＥＴの各端子を、ウェル電位（ＢＳＥＮ）、ドレイン端子（ＤＳＥＮ）、ゲート端子（ＧＳＥＮ）、ソース端子（ＳＳＥＮ）として示す。参照ＦＥＴの各端子を、ウェル電位（ＢＲＥＦ）、ドレイン端子（ＤＲＥＦ）、ゲート端子（ＧＲＥＦ）、ソース端子（ＳＲＥＦ）として示す。基板の給電電位を（ＳＵＢ）で示す。これらの記号は、明細書中で共通に用いることにする。
図３から分かる通り、同一のＰ型基板（ＰＳＵＢ）上にＰウェル（ＰＷＥＬＬ）を隣接して作成するため、参照ＦＥＴとセンサＦＥＴのウェルは低抵抗で電気的に接続される。このため、図２Ａ、図２Ｂで示したようにウェルとソースを短絡することが出来ない。このような状態で参照ＦＥＴとセンサＦＥＴの出力の差分により水素を検知する際には、以下に説明する通り基板効果を除去することができず、検知対象物の濃度算出が困難になる。
図４は図３に記載のセンサデバイスの出力信号を検出する回路を含めたセンシングシステムの一例である。ウェル電位が基板を介して短絡されている部分を太い線で示した。図示されるように、センサＦＥＴと参照ＦＥＴの基板電位が共通となっている。独立した２つのＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）は、それぞれ参照ＦＥＴとセンサＦＥＴの出力を増幅して取り出すアナログ回路ブロックである。
ＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）は、センサＦＥＴのドレイン端子（ＤＳＥＮ）にドレイン電位（ＶＤＳＥＮ）を供給し、ソース端子（ＳＳＥＮ）の電位（ＶＳＳＥＮ）を増幅し、補正演算を行う演算回路（ＣＡＬ）にセンサ出力（ＶＳＥＮ）として出力する。
参照ＦＥＴに接続されるＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）も上記センサＦＥＴに接続されたＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）と同様、参照ＦＥＴのドレイン端子（ＤＲＥＦ）にドレイン電位（ＶＤＲＥＦ）を供給し、ソース端子（ＳＲＥＦ）の電位（ＶＳＲＥＦ）を増幅し、補正演算を行う演算回路（ＣＡＬ）にセンサ出力（ＶＲＥＦ）として出力する機能を有する。
上記２つのＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）で検出された参照ＦＥＴ出力と参照ＦＥＴ出力は演算回路（ＣＡＬ）に入力され、２つのセンサ出力（ＶＳＥＮ）と（ＶＲＥＦ）の差分を取って、システム（ＳＹＳＴＥＭ）に検知対象の濃度情報（ＳＩＧ）として渡される。
基準電圧生成回路（ＶＧＥＮ）は，センサＦＥＴ向けドレインソース電圧（ＶＤＳＳＥＮ）、参照ＦＥＴ向けドレインソース電圧（ＶＤＳＲＥＦ）、参照ＦＥＴとセンサＦＥＴに共通のゲート電圧（ＶＧ）を生成する。
図３と図４で構成されるセンサシステムにおいて、参照ＦＥＴの閾電圧Ｖｔｈ＿ｓｅｎｓとセンサＦＥＴの閾電圧Ｖｔｈ＿ｒｅｆは以下の式（１）で記述される。
Figure 2016128783
ここでＶｔｈ０はプロセスばらつきなどの参照ＦＥＴとセンサＦＥＴに共通して含まれる雑音成分を含んだ閾電圧である。Ｃｏｘはゲート容量、εは誘電率、ｑは素電荷、ＮＡはドーピング濃度、φＦはフェルミエネルギー、ＶＧはゲート電位であり、それぞれ参照ＦＥＴとセンサＦＥＴに共通である。Ｖｔｈ＿ｓｅｎ（１／ｆ）はセンサＦＥＴ出力に重畳される１／ｆノイズ成分、Ｖｔｈ＿ｒｅｆ（１／ｆ）参照ＦＥＴ出力に重畳される１／ｆノイズ成分である。ΔＶは対象ガスを検知したことによるセンサＦＥＴの閾電圧の変化分であり、参照ＦＥＴは図３の検知対象遮断膜（ＰＡＳＳＩ）により対象ガスが参照ＦＥＴの触媒ゲート電極（ＣＡＴＧＡＴＥ）に接触しないためこの項が含まれない。
上記２つの式の差分からΔＶだけが残ることが望ましい。しかし、右辺第２項と第３項は差分により除去することが出来ない。これがガス検出時の誤差として残りセンサシステム全体の計測精度や信頼性を劣化させる。右辺第２項は基板効果であり、参照ＦＥＴ、センサＦＥＴそれぞれの、ウェルとソースの電位に差が生じる為に現れる項である。右辺第３項はＦＥＴのノイズとして良く知られる１／ｆノイズの項であり、これはランダム雑音＾であるため除去ができない。
上記課題を解決するために、本発明のセンサシステムの一側面は基板上にＦＥＴにより参照デバイスとセンサデバイスを構成し、更に両者のウェル電位は電気的に分離する。
本発明の他の一側面は、P型半導体基板と、P型半導体基板に形成された第一のNウェル内にP型FETで形成された検知対象物に対して感応性を持つセンサFETと、P型半導体基板に形成された第二のNウェル内にP型FETで形成された検知対象に対して感応性を持たない参照FETと、を有するシステムである。このシステムは、第一のNウェルと第二のNウェルは電気的に分離され、ガス雰囲気中における前記センサFETと前記参照FETの閾電圧の差分を検出する検出回路とを有する。
本発明の他の側面は、半導体基板と、半導体基板に形成された第一のウェル内にFETで形成された検知対象に対して感応性をもつセンサFETと、半導体基板に形成された第二のウェル内にFETで形成された検知対象に感応性を持たない参照FETとを有するシステムである。ここで、第一のウェルと第二のウェルとは電気的に分離して設けられ、センサFETのソースと第一のウェルとが短絡されており、参照FETのソースと第二のウェルとが短絡されており、ガス雰囲気中におけるセンサFETと参照FETの閾電圧の差分を検出する検出回路とを有する。
本発明のさらに他の側面は、同一の半導体基板に、半導体領域と、半導体領域に形成された第一のウェル内にFETで形成された、検知対象物に対して感応性を持つセンサFETと、半導体領域に形成された第二のウェル内にFETで形成された、検知対象に対して感応性を持たない参照FETとを有するデバイスである。このデバイスは、第一のウェルと第二のウェルの間の電気的導通を妨げる構成を備える。また、センサFETの閾値電圧または閾値電圧の変化を示す信号を出力するセンサ信号出力端子と、参照FETの閾電圧または閾値電圧の変化を示す信号を出力する参照信号出力端子とを備える。出力端子は、このデバイスの外に信号を出力するものと、このデバイス内の他の回路に対して信号を出力するものの両者を含む。
電気的導通を妨げる構成として好ましい一例としては、半導体領域を第１導電型の半導体領域とし、第一及び第二のウェルを第２導電型のウェルとし、第一及び第二の第２導電型ウェルの間を第１導電型の半導体領域で分離することにより、前記第一及び第二の第２導電型ウェルの間電気的導通を妨げる例が挙げられる。
また、電気的導通を妨げる他の構成例としては、第一及び第二のウェルの間に、トレンチ型素子分離構造を設けることにより、前記第一及び第二の第２導電型ウェルの間電気的導通を妨げる例が挙げられる。
半導体基板には、温度に対応した信号を発生する構造を設けておき、種々の制御や補正に用いて、正確な測定を行うようにしてもよい。
また、好ましい構成例としては、センサFETのウェル電位とソース電位を短絡し、参照FETのウェル電位とソース電位を短絡することがあげられる。また、ウェル電位と短絡されたセンサFETのソース電位をセンサ信号出力端子に出力し、ウェル電位と短絡された参照FETのソース電位を参照信号出力端子に出力するように構成してもよい。
ＦＥＴ型センサのセンス信号の低ノイズ化を図ることができる。上記した以外の課題、構成、及び効果は、以下の実施形態の説明により明らかにされる。
水素センサの対環状シロキサン耐性比較データのグラフ図 参照ＦＥＴの断面図 センサＦＥＴの断面図 ＦＥＴ型水素センサの電気特性を示すグラフ図 従来のＮチャネルＦＥＴ型水素センサ素子の課題を示す断面図 従来のＮチャネルＦＥＴ型水素センサシステムの課題を示す概略図 ＰチャネルＦＥＴ型水素センサ素子の断面図 ＰチャネルＦＥＴ型水素センサシステムの概略図 ＰチャネルＦＥＴ型水素センサの水素応答例を示すグラフ図 ＰチャネルＦＥＴ型水素センサの出力特性例を示すグラフ図 基板効果の例を示すグラフ図 基板効果が無くなることの効果を示すグラフ図 １／ｆノイズの低減効果の例を示すグラフ図 ＮチャネルＦＥＴ型水素センサとＰチャネルＦＥＴ型水素センサの出力特性比較を示すグラフ図 ＰチャネルＦＥＴ型水素センサチップの第二の実施例のブロック図 ＰチャネルＦＥＴ型水素センサシステムの第一の実施例の断面図 ＰチャネルＦＥＴ型水素センサシステムの第二の実施例のブロック図 ＰＮ接合を用いた温度計を搭載した第一の実施例の断面図 図１３のセンサチップを用いた水素センサシステムの一例のブロック図 金属配線抵抗を用いた温度計を搭載した第一の実施例の断面図 拡散層抵抗を用いた温度計を搭載した第一の実施例の断面図 図１５および１６のセンサチップを用いた水素センサシステムの一例のブロック図 ＰチャネルＦＥＴ型水素センサチップの第三の実施例の断面図 ＰチャネルＦＥＴ型水素センサチップの第四の実施例の断面図 ＮチャネルＦＥＴ型水素センサチップの第一の実施例の断面図 ＮチャネルＦＥＴ型水素センサチップの第二の実施例の断面図 ＮチャネルＦＥＴ型水素センサチップの第三の実施例の断面図 配線層や保護層を含めて示すセンサチップの断面図 配線層や保護層を含めて示す参照チップの断面図
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略することがある。
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。
図５に示すセンサチップの断面図は本願の第一の実施例である。Ｐ型基板（ＰＳＵＢ）上にＰチャネルＦＥＴで形成されたセンサＦＥＴ（ＰＣＨＳＥＮＳＯＲ）と、同じくＰチャネルＦＥＴで形成された参照ＦＥＴ（ＰＣＨＲＥＦＥＲＥＮＣＥ）とが、互いに隣接して形成される。互いに隣接して同じ構造の参照ＦＥＴとセンサＦＥＴを形成することで、リソグラフィーやインプラ濃度に代表される製造ばらつきを抑制でき、差分を取るさいの誤差を低減することが可能となる。
参照ＦＥＴ、センサＦＥＴ共に触媒ゲート（ＣＡＴＧＡＴＥ）を有し、参照ＦＥＴのみが水素感応性を無くすために遮断膜（ＰＡＳＳＩ）を有する点は図３に示した従来構成と同じである。遮断膜（ＰＡＳＳＩ）は例えば窒化シリコンや酸化シリコンといった安定な酸化物や各種有機膜など、検出対象を透過しない膜であれば何でも良い。すなわち、本願の第一実施例は従来構成と比較して同じＰ型基板（ＰＳＵＢ）を使用しながら、ＮチャネルＦＥＴでなく、ＰチャネルＦＥＴでセンサＦＥＴと参照ＦＥＴを構成する点が異なる。
それぞれのＰチャネルＦＥＴが形成されるＮウェル（ＮＷＥＬＬ）は互いに独立して設けられる。この結果、上記２つのＮＷＥＬＬはＰ型基板（ＰＳＵＢ）の給電電位（ＳＵＢ）を接地電位としたときに逆バイアスされるため、電気的に分離することが可能となる。
このため、センサＦＥＴのＮウェル（ＮＷＥＬＬ）電位と参照ＦＥＴのＮウェル（ＮＷＥＬＬ）とは独立してその電位を制御することができる。結果として、図５に示す通りセンサＦＥＴにおいてはウェル端子（ＢＳＥＮ）とソース端子（ＳＳＥＮ）を短絡し、参照ＦＥＴにおいてはウェル端子（ＢＲＥＦ）とソース端子（ＳＲＥＦ）を短絡することが可能となる。
図６には図５に示したセンサチップ（ＳＥＮＳＯＲＣＨＩＰ）を用いたセンサシステムの一例を示す。この例では、センサチップ（ＳＥＮＳＯＲＣＨＩＰ）と検出回路（ＤＣＴＣＩＲＣＵＩＴ）を別チップとし、センサシステム（ＳＥＮＳＯＲＳＹＳＴＥＭ）を構成し、これをさらに上位システム（ＳＹＳＴＥＭ）に接続している。しかし、センサチップと検出回路を１チップに纏めてもよいし、さらに上位システムまで含めて１チップに纏めてもよい。
ＶＴＨ検出回路（ＶＴＨＳＥＮ），基準電圧生成回路（ＶＧＥＮ），補正演算回路（ＣＡＬ）の動作は図４の説明と同等である。ただし、図４ではＮチャネルＦＥＴであったのに対し図６ではＰチャネルＦＥＴであるためソースとドレインが入れ替わる。図６のセンサチップ（ＳＥＮＳＯＲＣＨＩＰ）においてＰチャネルセンサＦＥＴ（ＰＣＨＳＥＮＳＯＲ）とＰチャネル参照ＦＥＴ（ＰＣＨＲＥＦＥＲＥＮＣＥ）それぞれにおいてウェル電位とソース電位が短絡されている点が図３に示す従来例と異なる。これにより図６に示すセンサシステムにおいて、参照ＦＥＴの閾電圧Ｖｔｈ＿ｓｅｎｓとセンサＦＥＴの閾電圧Ｖｔｈ＿ｒｅｆは以下の式（２）で記述される。
Figure 2016128783
式（１）と比較すると、式（２）では基板効果の項が無くなり、更に１／ｆ雑音成分がそれぞれ小さくなる（α＜１）点が異なる。ＰチャネルＦＥＴでは１／ｆ雑音がＮチャネルＦＥＴに比較して小さいことが知られており、右辺第３項におけるαは、０．５程度が期待できる。このため、本願第一の実施例では従来構成に比較して基板効果の項がゼロとなり１／ｆ雑音成分がほぼ半減することから、検知対象を精度よく検出することが可能となる。また図３と図５を比較した時、その断面構造はほとんど変化しないことから製造容易性にほとんど違いが生じない。すなわち、製造コストを増加させることなくセンサシステムの高精度化が可能となる。
通常の電子デバイスとしてＦＥＴを使う場合、ＰチャネルＦＥＴはＮチャネルＦＥＴに比較してＯＮ電流が小さいため、十分な電流を得る為にはゲート幅を大きくすることが望ましい。すなわち、デバイスサイズを大きくしなければいけなくなり、チップ面積が大きくなるからコストが増加するという懸念がある。しかし、参照ＦＥＴとセンサＦＥＴの閾電圧の差分から対象を検知する図６に示すセンサシステムとして使う場合、大きなドレイン電流を必要としない。よってＯＮ電流を大きくとれないＰチャネルＦＥＴの欠点は問題とならない。
図７には実際のＰチャネルＦＥＴで形成されたセンサＦＥＴの出力特性を示す。図７Ａはセンサ出力ＶＳＥＮの水素応答特性である。縦軸がＦＥＴの出力（任意単位）、横軸は時間軸で、数十秒付近のタイミングで水素の導入を開始するとともに、出力が立ち上がっているのが分かる。また、１８０秒近辺で水素導入を停止するとともに、出力が下がっている。図７ＢはＶＳＥＮと水素濃度の関係である。１００ｐｐｍから１００００ｐｐｍまでの濃度で良好な水素応答性が確認され、ＰチャネルセンサＦＥＴはＮチャネルセンサＦＥＴとほぼ同じ性能を有することが分かっている。
図８を用いて基板効果が閾電圧センシングに及ぼす影響を、定量的に説明する。
図８Ａは基板電圧ＶＢＳとセンサＦＥＴにおける閾電圧変化の基板効果による成分Ｖｔｈ＿ｓｅｎｓ＿ｂｏｄｙとの関係を示すものである。ＮチャネルＦＥＴを用い、ウェルとソースを短絡せずにウェル電位を接地した場合について計算した。簡略化した回路図は図８Ａの挿入図に示す通りである。ここでＧはゲート、Ｄはドレイン、Ｓはソースであり、ソースと接地電位の間に定電流源（ＩＣＯＮＳ）を挿入し、図２Ｃに示すような一定のドレイン電流を実現した。（ＶＤＤ）は電源電位、（ＶＧ）はゲート電位である。また（ＶＳＥＮ）はセンサ出力である。温度は２３０Ｋ、３００Ｋ、４００Ｋについてそれぞれ計算した。これはそれぞれ−４０℃、室温、１３０℃程度に相当し、自動車応用に必要な動作温度範囲をカバーする。
ソースとウェルの電位が異なるため、定電流源（ＩＣＯＮＳ）の増加と共にセンサ出力（ＶＳＥＮ）とＶｔｈ＿ｓｅｎｓ＿ｂｏｄｙは増大する。定電流源（ＩＣＯＮＳ）をセンシングに必要な大きさに設定した時のＶＢＳは−１．８５Ｖ程度になり、ウェルが接地されていることからセンサ出力（ＶＳＥＮ）は１．８５Ｖ程度になる。この状態を検知対象が０％の時とする。検知対象が３％存在する場合、センサ出力は１．０Ｖとなり、これはＶＢＳが−２．８５Ｖになることを意味する。参照ＦＥＴでは検知対象があっても出力が変化しないためＶＢＳは−１．８５Ｖのままである。よって、センサＦＥＴと参照ＦＥＴではＶＢＳに１．０Ｖの差が生じる。これによりセンサＦＥＴの閾電圧と参照ＦＥＴの閾電圧との間に生じる差Δは２７ｍＶになる。３％の検知対象に対し２７ｍＶの誤差が生じるため２．７％の計測誤差が生じることになる。
図８Ｂは、図８Ａに示す基板効果による検出対象の濃度検出相対誤差を温度に対してプロットしたものである。なお、室温における相対誤差で規格化した。検出対象が濃度３％で存在するとき、−４０℃では３％の検出対象を検知する際に−３％の相対誤差が基板効果により重畳されることを意味している。一方で１３０℃では３％の検出対象を検知する際には、＋４％の相対誤差が基板効果により重畳される。注意すべきは上記の通り、基板効果により重畳される誤差には温度依存性が存在するため、これを補正するためには、温度校正がセンサの出荷前調整として必要になることである。これはセンサコスト増の要因となりうる。上記の基板効果によるＶｔｈ変動Ｖｔｈ＿ｂｏｄｙは下記の式（３）のように記述される。
Figure 2016128783
ここでｋｂはボルツマン定数、Ｔは温度、Ｎｉは真性キャリア密度である。不純物密度ＮＡが温度依存性を持つためＶｔｈ＿ｂｏｄｙは温度に依存して変化することになる。
図５および図６に示す本願実施例ではＶＢＳ＝０ＶなのでＶｔｈ＿ｓｅｎｓ＿ｂｏｄｙ＝０Ｖとなり前述の相対誤差は本質的に生じない。よって図８Ｂに示す通り温度に依存した相対誤差はゼロとなり、余分な調整の手間を省くことが可能となり、安価で高精度なセンサを提供可能となる。
ここまでで、本願実施例により基板効果を取り除くことによる利点を述べた。次に、図９を用いて１／ｆ雑音の低減効果を述べる。
図９は、ある半導体製造プロセスＦＡＢ−Ａで提供される標準ＮチャネルＦＥＴモデルＴｙｐＮと標準ＰチャネルＦＥＴモデルＴｙｐＰを用いて１／ｆ雑音を計算し、ＰチャネルＦＥＴとＮチャネルＦＥＴで比較したものである。計算にはＢＳＩＭ３における１／ｆ雑音計算式である下記の式（４）を用いた。
Figure 2016128783
ここでｖｎはゲート入力換算ノイズ、Δｆはバンド幅、ＫＦは１／ｆ雑音パラメータ、ＬはＦＥＴのゲート長、ＷはＦＥＴのゲート幅、ｆは測定周波数である。６ｓｉｇｍａ雑音を計算すると、ＦＡＢ−Ａにおける雑音レベルは検出対象が１０ｐｐｍ存在するときに出力に比較してＮチャネル、Ｐチャネル共に２桁程度小さい。しかし、ＫＦ＞１Ｅ−２３である製造ラインを使った場合、１／ｆ雑音の大きさが検出対象１０ｐｐｍの信号出力と同程度となり、無視できない大きさとなる。
このとき、ＰチャネルＦＥＴにおける１／ｆ雑音はＮチャネルＦＥＴの１／２以下の大きさであるため、Ｐチャネル型はＮチャネル型に比較して高精度化に有利となる。前述の通り１／ｆ雑音はランダム雑音であるため参照ＦＥＴとセンサＦＥＴの差分では除去不可能である。よって、センサチップレベルでできるだけ小さくすることが望ましい。また１／ｆ雑音は計測時間が長くなるほど大きくなることからＰチャネルＦＥＴでセンサＦＥＴと参照ＦＥＴを構成することにより長時間動作に対する安定性や信頼性を向上させることも可能である。
図１０を用いて次にＰチャネルＦＥＴに特有の特徴について説明する。図１０では検出対象ガスを検知した時の振る舞い(Gas detecting)と環境温度が上昇した時の振る舞い(Temperature rising)をＰチャネルＦＥＴ(PCH)とＮチャネルＦＥＴ(NCH)で比較して示した。温度範囲としては、例えばデバイスの動作可能な範囲内で、温度を上下させた場合を想定する。
まず検出対象ガスを検知した時のセンサＦＥＴの振る舞いについて説明する。図中点線はガスが存在しない時、実線はガスが存在するときのＩＤＳ−ＶＧＳ特性を示している。ＮチャネルセンサＦＥＴでは検出対象ガス雰囲気中では閾電圧ＶＴＨが小さくなり、ＰチャネルセンサＦＥＴでは逆に大きくなる。ただしＰチャネルセンサＦＥＴにおいてＶＴＨが小さくなるとは、同じドレイン電流ＩＤＳを得る為に必要なゲートソース電圧ＶＧＳが小さくなることを意味する。
一方で環境温度上昇時には、温度上昇前と比較してＮチャネルＦＥＴにおいてはＶＴＨが減少し、ＰチャネルＦＥＴにおいてもＶＴＨが減少する。点線が温度上昇前、実線が温度上昇後のＩＤＳ−ＶＧＳ特性である。
ＮチャネルセンサＦＥＴではＶＴＨの変化の方向が検出対象ガスの検出時と温度上昇時で同じである一方、ＰチャネルセンサＦＥＴでは逆である。検出対象ガスが温度上昇と共に発生する場合ＰチャネルセンサＦＥＴでは出力の方向が逆になることから検出対象ガスの検出によるＶＴＨ変化と温度上昇によるＶＴＨ変化を明確に分離することができる。一方でＮチャネルセンサＦＥＴでは分離することが出来ない。ＦＣＶや原子力発電所など、検出対象ガスの発生に温度上昇を伴う応用に際しては、誤検知の可能性を低くできるという意味で、ＰチャネルセンサＦＥＴはＮチャネルよりも有利となる。逆に、検出対象ガスの発生に温度低下を伴う場合にはＮチャネルセンサＦＥＴの方がＰチャネルよりも適すると言える。
以上がＰチャネルＦＥＴで、センサＦＥＴと参照ＦＥＴを構成することで得られる効果である。
図１１には図６に示したセンサシステム（ＳＥＮＳＯＲＳＹＳＴＥＭ）におけるＶＴＨ検出回路（ＶＴＨＳＥＮＳＥ）の具体的な構成の一例について述べる。一定のドレイン電流を生成するドレインソース電流生成回路（ＩＤＳＧＥＮ）の出力がセンサＦＥＴ（ＳＥＮＳＯＲ）向けソース電位（ＶＳＳＥＮ）に接続される。ソース電圧バッファ（ＳＢＵＦ）はソース電位（ＶＳＳＥＮ）を入力としセンサＦＥＴデバイス出力（ＶＳＥＮ）に入力と同じ電圧を出力する。これによりセンサＦＥＴデバイス出力（ＶＳＥＮ）の負荷が大きくてもソース電位（ＶＳＳＥＮ）の電圧レベルを演算回路（ＣＡＬ）まで伝送可能である。
ドレインソース電圧生成回路（ＶＤＳＧＥＮ）は電圧生成回路（ＶＧＥＮ）で生成されたセンサＦＥＴ向けドレインソース電圧（ＶＤＳＳＥＮ）とセンサＦＥＴデバイス出力（ＶＳＥＮ）を入力として（ＶＤＳ０）を出力する。（ＶＤＳ０）の電圧はセンサＦＥＴ向けドレインソース電圧（ＶＤＳＳＥＮ）と接地との差電圧をセンサＦＥＴデバイス出力（ＶＳＥＮ）を基準としてこれに足し合わせた大きさになる。すなわちＶＤＳ０＝ＶＳＥＮ＋ＶＤＳＳＥＮである。
センサＦＥＴデバイス出力（ＶＳＥＮ）はセンサＦＥＴのソース電位と等しいことからドレインソース電圧生成回路（ＶＤＳＧＥＮ）によりセンサＦＥＴのソースドレイン電圧は一定のセンサＦＥＴ向けドレインソース電圧（ＶＤＳＳＥＮ）に維持されることになる。ドレイン電圧バッファ（ＤＢＵＦ）はセンサＦＥＴ向けドレイン電位（ＶＤＳＥＮ）に（ＶＤＳ０）の電圧を出力する。これによりセンサＦＥＴ向けドレイン電位（ＶＤＳＥＮ）に大きな負荷が接続されている場合にも駆動が可能となる利点がある。ＶＴＨ検出回路（ＶＴＨＳＥＮＳＥ）とＰ型ＦＥＴセンサチップ（ＰＣＨＳＥＮＳＯＲＣＨＩＰ）が長いケーブルで接続されるような状況でもドレイン電圧バッファ（ＤＢＵＦ）によりセンサＦＥＴのドレインソース電圧は（ＶＤＳ０）に維持される。参照ＦＥＴ（ＲＥＦＥＲＥＮＣＥ)側のＶＴＨ検出回路（ＶＴＨＳＥＮＳＥ）も、基本的にセンサＦＥＴ側と同様である。なお、図１１中のオペアンプは一般的な特性を持つ市販オペアンプで構わない。
以下に第二の実施例について説明する。
図１２はセンサチップの第二の実施例である。ＰチャネルセンサＦＥＴとＰチャネル参照ＦＥＴがＰ型基板（ＰＳＵＢ）上に形成される点は図５に示す第一の実施例と同じであるが、参照ＦＥＴのゲートが検出対象に対して触媒作用を持たないゲート（ＧＡＴＥ）で構成される点が異なる。本構成では図５に示す遮断膜（ＰＡＳＳＩ）の劣化により参照ＦＥＴが検出対象に対して感度を持ってしまう不良を本質的に回避できる。しかし、触媒作用を持たないゲート（ＧＡＴＥ）と触媒ゲート電極（ＣＡＴＧＡＴＥ）の製膜を別々に行う必要があり、製膜プロセスコスト、マスク枚数が増大する。
図１３はセンサシステムの第二の実施例である。図６に示す第一の実施例と比較してＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）を１個に減らし、センサＦＥＴと参照ＦＥＴでスイッチＳＷを介して一つのＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）を共有する点が異なる。スイッチ制御信号（ＳＷＣＴＲＬ）は補正演算回路（ＣＡＬ）により生成される。上記構成とすることでＶＴＨセンシング回路（ＶＴＨＳＥＮＳＥ）をセンサＦＥＴと参照ＦＥＴに個別に設けた場合と比較して、回路のばらつきに起因する誤差を低減することができ、更に回路構成が簡単になるためコストが低減される。時分割でセンサＦＥＴ出力と参照信号出力を交互に切り替えるため計測の同時性は失われる。しかし、ガス濃度の変化時定数よりも十分に早く切り替えを行うことで、この不利は解消される。具体的には１Ｈｚ以上の速度でスイッチングすれば計測精度に影響は出ない。
図１４にはセンサチップの第三の実施例を示す。図５に示す第一の実施例にＰＮ接合温度計（ＴＥＭＰＭＥＴＥＲ）を追加した構成である。ＰＮ接合はＰチャネルセンサＦＥＴとＰチャネル参照ＦＥＴと同じＰ型基板（ＰＳＵＢ）上に形成される。アノード端子（ＡＰＮ）はＰ拡散領域（Ｐ＋）に接続され、カソード端子（ＣＰＮ）はＮ拡散領域（Ｎ＋）に接続される。センサＦＥＴ、参照ＦＥＴ、ＰＮ接合のそれぞれのウェル（ＮＷＥＬＬ）は基板電位（ＳＵＢ）を接地電位とすることで互いに電気的に分離される。
図１４における参照ＦＥＴのゲートは触媒ゲート電極（ＣＡＴＧＡＴＥ）であるが図１２に示したように触媒作用の無いゲート（ＧＡＴＥ）としても良い。つまりＰＮ接合温度計をセンサチップ上に設けることと参照ＦＥＴの構成とは無関係である。
図１５には図１４のセンサチップを含む第三のセンサシステムの実施例を示す。図６と比較してセンサチップ上にＰＮ接合で構成された温度計（ＴＥＭＰＭＥＴＥＲ）が含まれる点、この温度計（ＴＥＭＰＭＥＴＥＲ）を制御する回路ブロックが追加されている点が異なる。
電流源（ＩＤＩＯＤＥＧＥＮ）では温度計（ＴＥＭＰＭＥＴＥＲ）に供給する電流を生成する。基準電圧生成回路（ＶＧＥＮ）では温度計（ＴＥＭＰＭＥＴＥＲ）を適切に制御するための電圧（ＶＤＩＯＤＥ）が生成される。温度計（ＴＥＭＰＭＥＴＥＲ）のアノード電位（ＶＦ）を用い演算回路（ＣＡＬ）でセンサチップの温度を得る。演算回路（ＣＡＬ）では得られたチップ温度情報を用いて、チップ温度を一定に保つ制御やセンサ出力の感度補正演算を実施する。ＦＥＴ型ガスセンサは触媒金属に検出対象ガスが吸蔵されることで出力を得る為、チップ温度により感度が変化する。よってチップ上に温度計を設けて感度補正を行うことは、環境温度が変化する応用において信頼性を確保するために望ましい。
図１６はセンサチップの第四の実施例である。図１４に示した第三の実施例と比較して温度計（ＴＥＭＰＭＥＴＥＲ）が配線抵抗により構成される。図１６は配線抵抗全体のある一断面を示しており、実際には必要な長さの配線がチップ上に形成されているものとする。配線の一方の端をＲＨ端子（ＲＨ）、もう一方の端をＲＬ端子（ＲＬ）として取り出す。金属配線抵抗は温度の関数であるため、抵抗値を計測することでチップ温度の情報を得ることができる。上記の配線温度計はチップ温度を調整する電熱ヒータとして活用することも可能である。この際にはＲＨ端子（ＲＨ）およびＲＬ端子（ＲＬ）はヒータ電源の接続端子と抵抗測定端子を兼ねる。抵抗値を精度良く計測するためには４端子計測が望ましいため、ＲＨ端子（ＲＨ）をＲＨ１とＲＨ２、ＲＬ端子（ＲＬ）をＲＬ１とＲＬ２のように分けて用意する方法もある。図１４の説明で述べたとおり、参照ＦＥＴのゲートは非触媒ゲート（ＧＡＴＥ）に置き換え、検知対象遮断膜（ＰＡＳＳＩ）を除いても良い。つまり図１２に示したセンサチップの第二の実施例に配線抵抗温度計を適用した場合も本願の範囲に含まれる。
図１７はセンサチップの第五の実施例である。図１６に示した第四の実施例と比較して抵抗温度計（ＴＥＭＰＭＥＴＥＲ）を拡散層抵抗で形成した点が異なる。配線抵抗温度計と比較して、安定性が高い利点がある。また高抵抗化が容易であるため、電熱ヒータとして活用した場合には発熱効率を高められるといった利点が考えられる。また配線がＰ型基板（ＰＳＵＢ）に埋め込まれる構成であるため配線抵抗温度計と比較してヒータとして活用した時の熱効率を向上可能である。電熱ヒータとして活用する場合にはＲＨ端子（ＲＨ）およびＲＬ端子（ＲＬ）はヒータ電源の接続端子と抵抗測定端子を兼ねる。抵抗値を精度良く計測するためには４端子計測が望ましいため、ＲＨ端子（ＲＨ）をＲＨ１とＲＨ２、ＲＬ端子（ＲＬ）をＲＬ１とＲＬ２のように分けて用意する方法もある。拡散層抵抗温度計は拡散層製造工程で同時に作ることが可能であるためプロセスコストの増加も抑えられる点が好ましい。図１４の説明で述べたとおり、参照ＦＥＴのゲートは非触媒ゲート（ＧＡＴＥ）に置き換え、検知対象遮断膜（ＰＡＳＳＩ）を除いても良い。つまり図１２に示したセンサチップの第二の実施例に拡散層抵抗温度計を適用した場合も本願の範囲に含まれる。
図１８は図１６と図１７に示したセンサチップを用いたセンサシステムの第四のセンサシステムの実施例である。図１５と比較して温度計（ＴＥＭＰＭＥＴＥＲ）が抵抗で構成されている点が異なる。電流源（ＩＲＥＳＧＥＮ）は温度計（ＴＥＭＰＭＥＴＥＲ）制御用の電流を生成する回路ブロックである。基準電圧生成回路（ＶＧＥＮ）では抵抗温度計制御用の電圧（ＶＲＥＳ）が生成される。抵抗温度計出力（ＶＲ）は演算回路（ＣＡＬ）に入力される。図１５の説明で述べたとおり、チップ温度情報を含む抵抗温度計出力（ＶＲ）を用いてチップ温度の制御、センサ出力の補正演算を行うことで、高信頼化、高安定化を図ることができる。
図１９はセンサチップの第六の実施例である。Ｎ型基板（ＮＳＵＢ）を用いる場合にはＮ型基板（ＮＳＵＢ）上にディープＰウェル（ＤＰＷＥＬＬ）を設け、更にその上にＰチャネルセンサＦＥＴとＰチャネル参照ＦＥＴを形成する。ディープＰウェル（ＤＰＷＥＬＬ）を構成するプロセスコストが増大するがＮ型基板（ＮＳＵＢ）を用いなければならない応用には有効である。この際には基板電位（ＳＵＢ）は接地ではない高電位にする必要がある点に注意を要する。
図２０はＮ型基板（ＮＳＵＢ）上にＰチャネルセンサＦＥＴとＰチャネル参照ＦＥＴをディープウェル無しに構成したセンサチップの第七の実施例である。センサＦＥＴのウェル電位と参照ＦＥＴのウェル電位とを分離するため、トレンチ型素子分離（ＳＴＩ）を両者の間に設ける。これによりセンサＦＥＴのウェルと参照ＦＥＴのウェル間のインピーダンスが増大するため、ウェル電位をそれぞれ独立に制御可能となり、結果としてソースとウェルを短絡して基板効果を無くす構成を実現できる。
図１９、図２０に明記しないが図１２に示すように参照ＦＥＴが非触媒ゲート（ＧＡＴＥ）を有する場合や図１４に示すＰＮ接合温度計（ＴＥＭＰＭＥＴＥＲ）を有する場合、図１６に示す配線抵抗温度計（ＴＥＭＰＭＥＴＥＲ）を有する場合、図１７に示す拡散層抵抗（ＴＥＭＰＭＥＴＥＲ）を有する場合も同様の派生実施例として本願の範囲に含まれるものとする。
１／ｆ雑音の低減効果は期待できないが、ウェルとソースを短絡することで基板効果を無くす構成はＮチャネルＦＥＴを用いた場合でも実現可能である。
図２１は図５に示した第一の実施例に対してＰ型基板をＮ型基板（ＮＳＵＢ）に、ＰチャネルＦＥＴをＮチャネルＦＥＴに置き換えた、第八の実施例である。
図２２は図１９に示した第六の実施例に対してＮ型基板をＰ型基板（ＰＳＵＢ）に、ディープＰウェルをディープＮウェル（ＤＮＷＥＬＬ）に、ＰチャネルＦＥＴをＮチャネルＦＥＴに置き換えた、第九の実施例である。
図２３は図２０に示した第七の実施例に対してＮ型基板をＰ型基板（ＰＳＵＢ）に、ＰチャネルＦＥＴをＮチャネルＦＥＴに置き換えた、第十の実施例である。
図２４は、図５に示したＰチャネルＦＥＴで半導体素子を構成した場合の、断面構造図の一例である。Ｐ型基板（ＰＳＵＢ）に、Ｎウェル（ＮＷＥＬＬ）を形成し、その中にP型FETを形成する。センサＦＥＴ（ＰＣＨＳＥＮＳＯＲ）、参照ＦＥＴ（ＰＣＨＲＥＦＥＲＥＮＣＥ）ともに、触媒ゲート電極（ＳＣＡＴＧＡＴＥ，ＲＣＡＴＧＡＴＥ）を備えているが、センサＦＥＴの触媒ゲート電極（ＳＣＡＴＧＡＴＥ）が、遮断膜（ＰＡＳＳＩ）に形成されたスルーホールで露出しているのに対して、参照ＦＥＴの触媒ゲート電極（ＲＣＡＴＧＡＴＥ）は、遮断膜（ＰＡＳＳＩ）に覆われている。触媒ゲート電極下には、ゲート酸化膜（ＯＸＩＤＥ）が存在する。また、素子分離膜（ＯＸ１）、層間膜（ＯＸ２）がある。
参照ＦＥＴのドレイン端子（ＤＲＥＦ）はドレインパッド（ＤＲＡＩＮＰＡＤ）に、参照ＦＥＴのソース端子（ＳＲＥＦ）はソースパッド（ＳＲＥＦＰＡＤ）に、参照ＦＥＴのウェル端子（ＢＲＥＦ）はボディパッド（ＢＲＥＦＰＡＤ）に、触媒ゲート電極（ＲＣＡＴＧＡＴＥ）はゲートパッド（ＲＣＡＴＧＡＴＥＰＡＤ）に、基板（ＳＵＢ）は基板電位パッド（ＳＵＢＰＡＤ）に、それぞれ接続されており、信号を入出力することができる。
センスＦＥＴのドレイン端子（ＤＳＥＮ）はドレインパッド（ＤＲＡＩＮＰＡＤ）に、参照ＦＥＴのソース端子（ＳＳＥＮ）はソースパッド（ＳＳＥＮＰＡＤ）に、参照ＦＥＴのウェル端子（ＢＳＥＮ）はボディパッド（ＢＳＥＮＰＡＤ）に、触媒ゲート電極（ＳＣＡＴＧＡＴＥ）はゲートパッド（ＳＣＡＴＧＡＴＥＰＡＤ）に、それぞれ接続されており、信号を入出力することができる。
なお、センサＦＥＴ（ＰＣＨＳＥＮＳＯＲ）と参照ＦＥＴ（ＰＣＨＲＥＦＥＲＥＮＣＥ）は、対比説明のために図２４Ａと図２４Ｂに分けて示しているが、実際には、共通のＰ型基板（ＰＳＵＢ）上に形成されている。
第八から第十の実施例においても、明記しないが、参照ＦＥＴのゲートを非触媒ゲート（ＧＡＴＥ）で構成するパタンや、図１４に示すＰＮ接合温度計（ＴＥＭＰＭＥＴＥＲ）を有する場合、図１６に示す配線抵抗温度計（ＴＥＭＰＭＥＴＥＲ）を有する場合、図１７に示す拡散層抵抗（ＴＥＭＰＭＥＴＥＲ）を有する場合も同様の派生実施例として本願の範囲に含まれるものとする。すなわち、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、場合により入れ替えて用いることができる。
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
本発明のＦＥＴ型センサは、燃料電池自動車や水素ステーションといった水素インフラをはじめとして、各種プラントや原子力発電所の水素濃度計にも適用可能な技術である。
ＦＥＴ 電界効果トランジスタ
ＦＣＶ 燃料電池自動車
ＶＤＳ ドレインソース電圧
ＶＧ 接地電位を基準としたゲート電位
ＶＲＥＦ 参照ＦＥＴデバイス出力
ＰＡＳＳＩ 検出対象遮断膜
ＯＸＩＤＥ ゲート酸化膜
ＣＡＴＧＡＴＥ 触媒金属ゲート
ＤＲＥＦ 参照ＦＥＴのドレイン端子
ＳＲＥＦ 参照ＦＥＴのソース端子
ＢＲＥＦ 参照ＦＥＴのウェル端子
ＩＤＳ ドレインソース電流
ＷＥＬＬ ウェル
ＳＵＢ 半導体基板
ＰＳＵＢ Ｐ型半導体基板
ＶＳＥＮ センサＦＥＴデバイス出力
ＤＩＰＯＬＥ 水素双極子
ＤＳＥＮ センサＦＥＴのドレイン端子
ＳＳＥＮ センサＦＥＴのソース端子
ＢＳＥＮ センサＦＥＴのウェル端子
ＤＣＴＣＩＲＣＵＩＴ 検出回路
ＶＴＨＳＥＮＳＥ ＶＴＨ検出回路
ＶＤＳＥＮ センサＦＥＴ向けドレイン電位
ＶＳＳＥＮ センサＦＥＴ向けソース電位
ＶＤＳＳＥＮ センサＦＥＴ向けドレインソース電圧
ＶＧＥＮ 基準電圧生成回路
ＶＤＳＲＥＦ 参照ＦＥＴ向けドレインソース電圧
ＶＤＲＥＦ 参照ＦＥＴ向けドレイン電位
ＶＳＲＥＦ 参照ＦＥＴ向けソース電位
ＣＡＬ 補正演算回路
ＶＤＤ Ｈｉｇｈ側電源電位
ＶＢＳ 基板電圧
ＶＧＳ ゲートソース電圧
ＶＴＨ しきい電圧
ＧＡＴＥ 非触媒ゲート
ＩＤＳＧＥＮ ドレインソース電流生成回路
ＳＢＵＦ ソース電圧バッファ
ＤＢＵＦ ドレイン電圧バッファ
ＶＤＳＧＥＮ ドレインソース電圧生成回路
ＳＷ 切り替えスイッチ
ＳＷＣＴＲＬ 切り替えスイッチ制御線
ＡＰＮ ＰＮ接合のアノード端子
ＣＰＮ ＰＮ接合のカソード端子
ＴＥＭＰＭＥＴＥＲ 温度計
ＶＤＩＯＤＥ ＰＮ接合向け制御電圧
ＩＤＩＯＤＥＧＥＮ ＰＮ接合向け制御電流生成回路
ＶＦ ＰＮ接合温度計出力
ＲＨ 抵抗温度計向けハイ端子
ＲＬ 抵抗温度計向けロウ端子
ＶＲＥＳ 抵抗温度計向け制御電圧
ＩＲＥＳＧＥＮ 抵抗温度計向け制御電流生成回路
ＤＰＷＥＬＬ ディープＰウェル
ＤＮＷＥＬＬ ディープＮウェル
ＳＴＩ トレンチ型素子分離

Claims (15)

  1. P型半導体基板と、
    前記P型半導体基板に形成された第一のNウェル内にP型FETで形成された検知対象物に対して感応性を持つセンサFETと、
    前記P型半導体基板に形成された第二のNウェル内にP型FETで形成された検知対象に対して感応性を持たない参照FETと、
    前記第一のNウェルと前記第二のNウェルが電気的に分離され、
    ガス雰囲気中における前記センサFETと前記参照FETの閾電圧の差分を検出する検出回路とを有する、ことを特徴とするセンサシステム。
  2. 前記センサFETの閾電圧を計測する第一のソースフォロア回路と、
    前記参照FETの閾電圧を計測する前記ソースフォロア回路とは独立して設けられた第二のソースフォロア回路とを有する、ことを特徴とする請求項１記載のセンサシステム。
  3. 前記センサFETの閾電圧と前記参照FETの閾電圧とを計測するソースフォロア回路を有し、
    前記センサFETの閾電圧と前記参照FETの閾電圧とを計測するにあたっては、前記ソースフォロア回路と前記センサFET、もしくは、前記ソースフォロア回路と前記参照FETをスイッチングにより切り替えて接続する、ことを特徴とする請求項１記載のセンサシステム。
  4. 更に、前記P型半導体基板には温度測定のためのPN接合部を有する、ことを特徴とする請求項１記載のセンサシステム。
  5. 半導体基板と、前記半導体基板に形成された第一のウェル内にFETで形成された検知対象に対して感応性をもつセンサFETと、
    前記半導体基板に形成された第二のウェル内にFETで形成された検知対象に感応性を持たない参照FETと、
    前記第一のウェルと前記第二のウェルとは電気的に分離して設けられ、
    前記センサFETのソースと前記第一のウェルとが短絡されており、
    前記参照FETのソースと前記第二のウェルとが短絡されており、
    ガス雰囲気中における前記センサFETと前記参照FETの閾電圧の差分を検出する検出回路とを有する
    ことを特徴とするセンサシステム。
  6. 前記短絡されたセンサFETのウェル電位とソース電位に対して接続される、センサFET用ドレイン電流源と、
    前記センサFETのソース電位を入力として、当該入力を前記検出回路に出力するセンサFET用ソース電圧バッファと、
    前記センサFETのソースドレイン電圧を一定に維持する、センサFET用ソースドレイン電圧生成回路と、
    前記短絡された参照FETのウェル電位とソース電位に対して接続される、参照FET用ドレイン電流源と、
    前記参照FETのソース電位を入力として、当該入力を前記検出回路に出力する参照FET用ソース電圧バッファと、
    前記参照FETのソースドレイン電圧を一定に維持する、参照FET用ソースドレイン電圧生成回路と、を有する、請求項５記載のセンサシステム。
  7. 同一の半導体基板に、
    半導体領域と、
    前記半導体領域に形成された第一のウェル内にFETで形成された、検知対象物に対して感応性を持つセンサFETと、
    前記半導体領域に形成された第二のウェル内にFETで形成された、検知対象に対して感応性を持たない参照FETと
    前記第一のウェルと前記第二のウェルの間の電気的導通を妨げる構成と、
    前記センサFETの閾値電圧または閾値電圧の変化を示す信号を出力するセンサ信号出力端子と、
    前記参照FETの閾電圧または閾値電圧の変化を示す信号を出力する参照信号出力端子と、
    を有するセンサデバイス。
  8. 前記半導体領域が、第１導電型の半導体領域であり、
    前記第一及び第二のウェルは、第２導電型のウェルであり、
    前記第一及び第二の第２導電型ウェルの間を前記第１導電型の半導体領域で分離することにより、前記第一及び第二の第２導電型ウェルの間電気的導通を妨げる、請求項７記載のセンサデバイス。
  9. 前記第一及び第二のウェルの間に、トレンチ型素子分離構造を設けることにより、前記第一及び第二の第２導電型ウェルの間電気的導通を妨げる、請求項７記載のセンサデバイス。
  10. 前記半導体基板に、温度に対応した信号を発生する構造を設ける、請求項７記載のセンサデバイス。
  11. 前記温度に対応した信号を発生する構造として、PN接合を設ける、請求項１０記載のセンサデバイス。
  12. 前記温度に対応した信号を発生する構造として、抵抗部材を設ける、請求項１０記載のセンサデバイス。
  13. 前記センサFETのウェル電位とソース電位が短絡され、前記参照FETのウェル電位とソース電位が短絡されている、請求項７記載のセンサデバイス。
  14. 前記ウェル電位と短絡された前記センサFETのソース電位を前記センサ信号出力端子に出力し、前記ウェル電位と短絡された前記参照FETのソース電位を前記参照信号出力端子に出力する、請求項１３記載のセンサデバイス。
  15. 前記半導体領域は、P型半導体領域であり、
    前記第一及び第二のウェルは、N型半導体領域として形成され、
    前記センサFET及び参照FETは、P型FETである、請求項７記載のセンサデバイス。
JP2015003464A 2015-01-09 2015-01-09 水素センサシステム Active JP6425546B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015003464A JP6425546B2 (ja) 2015-01-09 2015-01-09 水素センサシステム
US15/541,037 US10151725B2 (en) 2015-01-09 2015-12-02 Sensor system and device
CN201580069924.XA CN107110802B (zh) 2015-01-09 2015-12-02 传感系统和器件
PCT/JP2015/083889 WO2016111098A1 (ja) 2015-01-09 2015-12-02 センサシステムおよびデバイス
EP15876971.1A EP3244200A4 (en) 2015-01-09 2015-12-02 Sensor system and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015003464A JP6425546B2 (ja) 2015-01-09 2015-01-09 水素センサシステム

Publications (2)

Publication Number Publication Date
JP2016128783A true JP2016128783A (ja) 2016-07-14
JP6425546B2 JP6425546B2 (ja) 2018-11-21

Family

ID=56355801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003464A Active JP6425546B2 (ja) 2015-01-09 2015-01-09 水素センサシステム

Country Status (5)

Country Link
US (1) US10151725B2 (ja)
EP (1) EP3244200A4 (ja)
JP (1) JP6425546B2 (ja)
CN (1) CN107110802B (ja)
WO (1) WO2016111098A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066543A (ko) * 2018-11-30 2020-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고감도 ｉｓｆｅｔ 센서

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108152336B (zh) * 2017-12-12 2020-04-28 杭州电子科技大学 一种具有气体传感功能的二维材料源跟随器
US10830799B1 (en) * 2019-07-12 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Temperature and VGS compensation for current sensing using Rdson in MOSFETS
CN112968001A (zh) * 2019-12-13 2021-06-15 深圳第三代半导体研究院 一种基于氮化镓/铝镓氮异质结的电压传感器及制备方法
CN112798126B (zh) * 2021-04-08 2021-07-02 成都蓉矽半导体有限公司 一种高灵敏度的碳化硅可集成温度传感器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171351A (ja) * 1987-01-09 1988-07-15 Seitai Kinou Riyou Kagakuhin Shinseizou Gijutsu Kenkyu Kumiai 差動型電界効果トランジスタ酸素センサ
US4874499A (en) * 1988-05-23 1989-10-17 Massachusetts Institute Of Technology Electrochemical microsensors and method of making such sensors
JPH0293357A (ja) * 1988-09-30 1990-04-04 Toshiba Corp 半導体湿度センサ
JPH0333646A (ja) * 1989-06-30 1991-02-13 Hitachi Ltd 半導体化学センサ
WO2011055605A1 (ja) * 2009-11-06 2011-05-12 株式会社日立製作所 ガスセンサ
JP2012073154A (ja) * 2010-09-29 2012-04-12 Hitachi Ltd ガスセンサおよびその製造方法
JP2013064746A (ja) * 2006-12-14 2013-04-11 Life Technologies Corp 大規模ｆｅｔアレイを用いた分析物測定のための方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120135B2 (en) * 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor
US8262900B2 (en) * 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
JP4296356B1 (ja) * 2008-09-12 2009-07-15 国立大学法人 岡山大学 ガスセンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171351A (ja) * 1987-01-09 1988-07-15 Seitai Kinou Riyou Kagakuhin Shinseizou Gijutsu Kenkyu Kumiai 差動型電界効果トランジスタ酸素センサ
US4874499A (en) * 1988-05-23 1989-10-17 Massachusetts Institute Of Technology Electrochemical microsensors and method of making such sensors
JPH0293357A (ja) * 1988-09-30 1990-04-04 Toshiba Corp 半導体湿度センサ
JPH0333646A (ja) * 1989-06-30 1991-02-13 Hitachi Ltd 半導体化学センサ
JP2013064746A (ja) * 2006-12-14 2013-04-11 Life Technologies Corp 大規模ｆｅｔアレイを用いた分析物測定のための方法および装置
WO2011055605A1 (ja) * 2009-11-06 2011-05-12 株式会社日立製作所 ガスセンサ
JP2012073154A (ja) * 2010-09-29 2012-04-12 Hitachi Ltd ガスセンサおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEIJI TSUKADA ET AL.: "Dual-Gate Field-Effect Transistor Hydrogen Gas Sensor with Thermal Compensation", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 49, JPN6016007411, 22 February 2010 (2010-02-22), pages 024206, ISSN: 0003776594 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066543A (ko) * 2018-11-30 2020-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고감도 ｉｓｆｅｔ 센서
KR102368326B1 (ko) * 2018-11-30 2022-03-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고감도 ｉｓｆｅｔ 센서

Also Published As

Publication number Publication date
EP3244200A4 (en) 2018-09-12
EP3244200A1 (en) 2017-11-15
US20170370875A1 (en) 2017-12-28
CN107110802A (zh) 2017-08-29
CN107110802B (zh) 2019-10-11
WO2016111098A1 (ja) 2016-07-14
JP6425546B2 (ja) 2018-11-21
US10151725B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
WO2016111098A1 (ja) センサシステムおよびデバイス
JP6300316B2 (ja) 半導体装置
US8809858B2 (en) Device for protecting an integrated circuit against back side attacks
JP4276812B2 (ja) 温度検出回路
JP5547429B2 (ja) 半導体装置
US8283704B2 (en) Gas sensor
JP6731846B2 (ja) 電荷検出のための集積センサデバイス
US20170299684A1 (en) Sensors, systems and methods for compensating for thermal emf
JPH01157573A (ja) 半導体装置およびその製造方法
TWI420123B (zh) 具有偵測製程邊界角與極端溫度之電路
JP2006302977A (ja) パワー半導体デバイスの温度計測装置
US10942229B2 (en) Sensor arrangement having thermo-EMF compensation
US9719959B2 (en) Hydrogen ion sensor
JP2018115888A (ja) Ｆｅｔ型ガスセンサ及びガスセンサの制御方法
US8686744B2 (en) Precision measurement of capacitor mismatch
US20240159599A1 (en) Temperature monitoring device and method
US8148785B2 (en) Semiconductor device
CN108417536B (zh) 半导体结构及其形成方法、工作方法
JP2018107458A (ja) 半導体装置
JP5594407B2 (ja) 半導体装置
JPH0126493B2 (ja)
US20170074822A1 (en) Electrochemical sensor
JP2014049512A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181023

R150 Certificate of patent or registration of utility model

Ref document number: 6425546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250