JP2016115424A - プリント基板 - Google Patents

Abstract

【課題】より効果的に放電が行われるプリント基板を提供する。
【解決手段】接続部３１１は電子部品の端子に接続される。一つの接続部３１１に対応して複数の導体部３２が形成される。複数の導体部３２は、対応する接続部３１１の周りにおいて、当該接続部３１１と間隔を空けて設けられる。また複数の導体部３２は、対応する接続部３１１を囲む周方向において互いに間隔を空けて設けられる。複数の導体部３２は、接続部３１１との間で放電経路を形成する。複数の導体部３２は接地されている。
【選択図】図１

Description

本発明は、プリント基板に関し、特に静電気を放電する構造に関する。

特許文献１には、ＥＳＤ（静電気放電：ElectroStatic Discharge）対策が施されたプリント基板が記載されている。特許文献１では、当該プリント基板には、回路パターンと接地パターンとが形成されている。回路パターンには第１突出部が形成され、接地パターンには第２突出部が形成されている。この第１突出部は第２突出部に向かって突出し、第２突出部は第１突出部に向かって突出する。第１突出部および第２突出部は、間隙を空けて互いに対向する。また第１突出部は、第２突出部に向かうにしたがって先細となる先鋭形状を有しており、第２突出部は第１突出部へと向かうにしたがって先細となる先鋭形状を有している。

これにより、回路パターンの静電気を、第１突出部および第２突出部を介して、接地パターンへと放電しやすくしている。

特開２０１４−９００４２号公報

より効果的に放電が行われるプリント基板が望まれている。

そこで、本発明は、より効果的に放電が行われるプリン基板を提供することを目的とする。

本発明にかかるプリント基板の第１の態様は、電子部品の端子に接続される第１接続部と、各々が接地され、前記第１接続部の周りにおいて互いに間隔を空けるとともに、前記第１接続部とも間隔を空けて設けられて、前記第１接続部との間で放電経路を形成する複数の導体部とを備える。

本発明にかかるプリント基板の第２の態様は、第１の態様にかかるプリント基板であって、前記複数の導体部は、前記第１接続部の周りにおいて互いに等間隔に設けられる。

本発明にかかるプリント基板の第３の態様は、第１または第２の態様にかかるプリント基板であって、電子部品の端子と接続される第２接続部を備え、前記複数の導体部の一つは、前記第１接続部と前記第２接続部との間に介在し、第２接続部とも放電経路を形成する。

本発明にかかるプリント基板の第４の態様は、第１から第３のいずれか一つの態様にかかるプリント基板であって、前記複数の導体部の各々は、前記第１接続部に近づくにつれて先細になる第１部分と、前記第１部分に対して前記第１接続部とは反対側において、前記第１接続部から遠ざかるにつれて先細となる第２部分とを有する。

本発明にかかるプリント基板の第１および第４の態様によれば、放電箇所が複数存在するので、より効果的に放電が行われる。

また、放電箇所が複数存在するので、分散して放電を行うことができる。よって各導体部における放電量を低減でき、導体部に生じるダメージを低減できる。

本発明にかかるプリント基板の第２の態様によれば、放電について、より分散させやすい。

本発明にかかるプリント基板の第３の態様によれば、製造コストおよび回路規模を低減できる。

プリント基板の構成の一例を概略的に示す平面図である。 プリント基板の構成の一例を概略的に示す平面図である。 プリント基板の構成の一例を概略的に示す平面図である。 プリント基板の構成の一例を概略的に示す平面図である。

図１は、この実施の形態にかかるプリント基板の一部を概略的に例示する図である。図１では、平面視におけるプリント基板の構成が示されている。このプリント基板が採用される装置は特に限定されないものの、例えば自動車に搭載される電子装置に採用可能である。またこのプリント基板を、例えば特許文献１の電子制御ユニットに採用することもできる。

図１に例示するように、プリント基板は基板１を有している。基板１は絶縁性の基板であり、この基板１には、複数の配線３１と複数の導体部（以下、アレスタとも呼ぶ）３２とが形成されている。

配線３１は例えば金属で形成されており、その一端には、接続部３１１が形成される。接続部３１１は例えば電子部品（不図示）の端子に接続される。例えば半田により、接続部３１１と当該端子とが互いに電気的に接続される。このような接続部３１１は例えばランドあるいはパッドとも呼ばれる。図１の例示では、接続部３１１は、配線３１の一端において、配線３１の幅よりも広い直径を有する略円形の形状を有している。

配線３１の他端（不図示）は、不図示の回路（あるいは電子部品の端子など）に適宜に接続される。配線３１は、一端側の電子部品（接続部３１１に接続される電子部品）と、他端側の当該回路（あるいは電子部品）とを電気的に接続する。

複数の配線３１にそれぞれ設けられる接続部３１１は、互いに間隔を空けて配置されている。図１の例示では、複数の接続部３１１は紙面左右方向において互いに間隔を空けて配置されている。図１の例示では、配線３１はそれぞれ接続部３１１から例えば紙面上方に向けて延在している。

本プリント基板においては、一つの接続部３１１に対応して複数のアレスタ３２が形成される。複数のアレスタ３２は、対応する接続部３１１の周りにおいて、当該接続部３１１と間隔を空けて設けられる。また複数のアレスタ３２は、対応する接続部３１１を囲む周方向において互いに間隔を空けて設けられる。図１の例示では、複数のアレスタ３２は接続部３１１よりも配線３１とは反対側に設けられている。より具体的には、接続部３１１を通り、配線３１に垂直な仮想線Ａ１に対して、配線３１とは反対側の領域に、複数のアレスタ３２が設けられている。

複数のアレスタ３２は例えば金属で形成され、接地される。例えば本プリント基板は多層基板であって、配線３１、接続部３１１およびアレスタ３２は第１層に形成される。また第１層は絶縁層を介して第２層に対向しており、この第２層には、接地導体（例えばグランドパターン、あるいはグランドプレーン）が形成される。この接地導体は接地されている。複数のアレスタ３２は、絶縁層に形成されるビアを介して、この接地導体に接続される。

複数のアレスタ３２の各々と接続部３１１との間には絶縁体（例えば空気）が介在しており、アレスタ３２は接続部３１１との間において放電経路を形成する。つまり、接続部３１１に大きな静電気が発生してアレスタ３２と接続部３１１との間の電圧が高まると、これらの間で放電が発生する。これにより、接続部３１１からアレスタ３２へと電流を流すことができ、接続部３１１に生じた静電気量を低減することができる。言い換えれば、接続部３１１の電圧を低減することができる。

しかも、本プリント基板によれば、一つの接続部３１１に対して複数のアレスタ３２が設けられている。よって、接続部３１１からアレスタ３２への放電経路が複数存在することになり、より効率的に放電が行われる。したがって、接続部３１１の静電気量をより速やかに低減することができる。

逆に言えば、複数のアレスタ３２を設けることで、放電を分散して生じさせることができる。これによれば、アレスタ３２の一つ一つにおける放電量を低減することができるので、各アレスタ３２に生じるダメージを低減することができる。

なお、上述の例では、アレスタ３２は、自身が形成される第１層とは異なる第２層における接地導体に接続されているものの、必ずしもこれに限らない。アレスタ３２と同じ層に接地導体を形成し、この接地導体に複数のアレスタ３２を接続させてもよい。

一方で、アレスタ３２が第２層における接地導体と接続される場合には、アレスタ３２の平面視の形状を、接地導体に依らずに決定することができる。よってアレスタ３２の形状の自由度を向上することができる。

また図１の例示では、一つの接続部３１１に対応して３つのアレスタ３２が設けられているものの、必ずしもこれに限らない。一つの接続部３１１に対応して２つ以上のアレスタ３２が設けられていればよい。

また複数のアレスタ３２は、接続部３１１の周りで互いに等間隔に設けられてもよい。これにより、より均一に分散して放電が行われる。逆に言えば、いずれかのアレスタ３２に放電が集中することを抑制でき、そのアレスタ３２のダメージを低減できる。

図１の例示では、複数のアレスタ３２は例えば第１部分３２１と第２部分３２２とを備えている。第１部分３２１は第２部分３２２に対して接続部３１１に近い側に位置している。言い換えれば、第２部分３２２は第１部分３２１に対して接続部３１１とは反対側に位置している。第１部分３２１および第２部分３２２は互いに連続している。

図１の例示では、第１部分３２１は接続部３１１に近づくにつれて先細となる形状を有している。例えば第１部分３２１は略三角形状を有している。一方で第２部分３２２は接続部３１１から遠ざかるにつれて先細となる形状を有している。例えば第２部分３２２も略三角形状を有している。

図１の例示では、アレスタ３２は全体として略菱形の形状を有しており、その対角線の一つが接続部３１１を囲む周方向に沿うように、アレスタ３２が配置されている。言い換えれば、対角線の他の一つが、接続部３１１の中心についての径方向ＤＲに沿うように、アレスタ３２が配置されている。

以上のように、図１の例示では、第１部分３２１が接続部３１１側で先細となる先細形状となっている。よって、電圧は第１部分３２１の先端部に集中し、より放電が行われやすい。

また図１の例示では、第２部分３２２が接続部３１１とは反対側で先細となる先細形状を有している。

図２は、プリント基板の構成の一例を概略的に示す図である。図２の例示では、アレスタ３２の一つ（以下、アレスタ３２０と呼ぶ）が、互いに隣り合う２つの接続部３１１の間に介在している。このアレスタ３２０は当該２つの接続部３１１の一方と放電経路を形成するとともに、他方とも放電経路を形成する。

つまり、このアレスタ３２０は当該２つの接続部３１１の一方に対応して設けられるとともに、他方にも対応して設けられることになる。よって、当該２つの接続部３１１の一方に対応するアレスタ３２と、他方に対応するアレスタ３２とを別々に設ける構造に比して、製造コストおよび回路規模を低減することができる。

図２の例示では、アレスタ３２０は、２つの接続部３１１の一方に近づくにつれて先細になるとともに、他方に近づくにつれて先細となる形状を有している。図２の例示では、アレスタ３２０は、隣り合う２つの接続部３１１の中心同士を結ぶ直線の上に位置しており、例えば略菱形の形状を有している。アレスタ３２０は、その対角線の一つが２つの接続部３１１の中心を繋ぐ直線に沿うように、設けられる。

図３は、プリント基板の構成の一例を概略的に示す図である。図３の例示では、接続部３１１の各々には、複数の突出部３１２が設けられている。複数の突出部３１２は、複数のアレスタ３２に対応して設けられている。図３の例示では、一つの接続部３１１に対応して５つのアレスタ３２（アレスタ３２０を含む）が設けられているので、当該一つの接続部３１１には、５つの突出部３１２が設けられる。つまり、突出部３１２はアレスタ３２と同じ個数設けられる。突出部３１２は、接続部３１１の外周部において、自身に対応するアレスタ３２に向かって突出する。また突出部３１２は、対応するアレスタ３２に近づくにつれて先細となる形状を有している。

これによれば、接続部３１１（より具体的には突出部３１２）はより小さい面積でアレスタ３２と対面するので、電圧がより集中しやすく、放電が行われやすい。よって接続部３１１の静電気量をより速やかに低減することができる。

図４は、プリント基板の構成の一例を概略的に示す図である。図４の例示では、接続部３１１が形成される第１層において、配線３１が形成されていない。ここでは、配線３１（不図示）は接続部３１１とは異なる層に形成される。よって接続部３１１はビア３３を介して配線３１に接続される。

これによれば、アレスタ３２（アレスタ３２０を含む、以下同様）を、接続部３１１の全周に亘って設けることができる。図４の例示では、８個のアレスタ３２が一つの接続部３１１に対応して設けられており、これらは当該一つの接続部３１１の全周に亘って設けられる。これにより、放電箇所の数を増大できる。

図４の例示では、アレスタ３２は例えば略等間隔で設けられている。また図４の例示では、接続部３１１には、アレスタ３２に対応して突出部３１２が設けられている。図４の例示では、一つの接続部３１１に対応して８個のアレスタ３２が設けられているので、一つの接続部３１１に対応して８個の突出部３１２が設けられている。

以上のようにこの発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

１ 基板
３１ 接続部
３２，３２０ 導体部

Claims (4)

1. 電子部品の端子に接続される第１接続部と、
   各々が接地され、前記第１接続部の周りにおいて互いに間隔を空けるとともに、前記第１接続部とも間隔を空けて設けられて、前記第１接続部との間で放電経路を形成する複数の導体部と
   を備える、プリント基板。
2. 請求項１に記載のプリント基板であって、
   前記複数の導体部は、前記第１接続部の周りにおいて互いに等間隔に設けられる、プリント基板。
3. 請求項１または請求項２に記載のプリント基板であって、
   電子部品の端子と接続される第２接続部を備え、
   前記複数の導体部の一つは、前記第１接続部と前記第２接続部との間に介在し、第２接続部とも放電経路を形成する、プリント基板。
4. 請求項１から請求項３のいずれか一項に記載のプリント基板であって、
   前記複数の導体部の各々は、前記第１接続部に近づくにつれて先細になる第１部分と、前記第１部分に対して前記第１接続部とは反対側において、前記第１接続部から遠ざかるにつれて先細となる第２部分とを有する、プリント基板。

Images