JP2016111330A - 酸化物半導体薄膜の膜質管理方法 - Google Patents

酸化物半導体薄膜の膜質管理方法 Download PDF

Info

Publication number
JP2016111330A
JP2016111330A JP2015184439A JP2015184439A JP2016111330A JP 2016111330 A JP2016111330 A JP 2016111330A JP 2015184439 A JP2015184439 A JP 2015184439A JP 2015184439 A JP2015184439 A JP 2015184439A JP 2016111330 A JP2016111330 A JP 2016111330A
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
change
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015184439A
Other languages
English (en)
Other versions
JP5961314B2 (ja
Inventor
林 和志
Kazushi Hayashi
和志 林
博昭 田尾
Hiroaki Tao
博昭 田尾
元隆 越智
Mototaka Ochi
元隆 越智
釘宮 敏洋
Toshihiro Kugimiya
敏洋 釘宮
川上 信之
Nobuyuki Kawakami
信之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of JP2016111330A publication Critical patent/JP2016111330A/ja
Application granted granted Critical
Publication of JP5961314B2 publication Critical patent/JP5961314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N22/00Investigating or analysing materials by the use of microwaves or radio waves, i.e. electromagnetic waves with a wavelength of one millimetre or more
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biochemistry (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】BCE工程の優劣、またはBCE工程後のパッシベーション絶縁膜の優劣を、非接触・非破壊で、定性的または定量的に行うことが可能な方法を提供する。
【解決手段】基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングもしくはドライエッチングによってパターニングして薄膜トランジスタのチャネル領域上の金属薄膜を除去する際に生じる酸化物半導体薄膜表面の変化を間接的にモニタリングする方法であって、前記酸化物半導体薄膜表面に対し、レーザー光を照射して前記酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングする。
【選択図】図6

Description

本発明は、酸化物半導体薄膜を含む電界効果型薄膜トランジスタ(Thin Film Transistor;TFT)、または上記TFTを用いた液晶ディスプレイ若しくは有機ELディスプレイなどの表示装置の製造における、酸化物半導体薄膜の表面の変化をモニタリングして非接触・非破壊で酸化物半導体薄膜の膜質を管理する方法に関する。
近年、アモルファス酸化物半導体薄膜を用いた半導体素子が注目されている。上記アモルファス酸化物半導体薄膜は、低温で成膜でき、且つ、光学バンドギャップが大きいという特徴がある。そのため、プラスチック基板やフィルム基板への適用、フレキシブルディスプレイへの適用、透明ディスプレイへの適用などが期待されている。なかでもInGaZnOの酸化物半導体薄膜を用いたTFTは、高い移動度が得られるとして多く報告されている。例えば特許文献1に記載のInGaZnO薄膜を有するTFTは、電界効果移動度が5cm2/Vsec以上と、従来用いられてきたa−Siの10倍以上が得られる旨記載されている。更に上記特許文献1に記載のTFTは、TFTのスイッチング特性の急峻さをあらわすSS(Subthreshold Swing)値が0.1程度からと非常に小さく良好である。また、非特許文献1には、原子%比でIn:Ga:Zn=1.1:1.1:0.9を有する酸化物半導体を用いたTFTの技術が記載されている。
ところで、酸化物半導体薄膜を用いたTFTの構造は、以下の二種類に大別される。一つは、図1に示すエッチストップレイヤー(Etch Stop Layer;ESL)構造であり、酸化物半導体薄膜4上に上記酸化物半導体薄膜4を保護するエッチストップレイヤー5が形成され、その上にTFTのソース電極6、ドレイン電極7(以下、「ソース・ドレイン電極」ということがある)となる金属薄膜が形成されている。例えば非特許文献1に、典型的なTFTのESL構造が記載されている。もう一つは図2に示すバックチャネルエッチ(Back Channel Etch;BCE)構造であり、酸化物半導体薄膜4上に直接、TFTのソース・ドレイン電極6、7となる金属薄膜が形成されている。例えば非特許文献2に、典型的なTFTのBCE構造が記載されている。
上記BCE構造では、酸化物半導体薄膜4上に直接、金属薄膜を形成した後、上記金属薄膜をパターニングして、TFTのチャネルと呼ばれる領域の上の金属薄膜を除去するBCE工程を実施する。上記BCE工程には、プラズマエッチングと呼ばれるドライ工程と、溶液エッチング(以下、「ウェットエッチング」ということがある)と呼ばれるウェット工程の二種類がある。BCE構造では、この金属薄膜を除去するBCE工程が非常に重要である。金属薄膜の除去と共に、その直下に酸化物半導体薄膜4が露出されるからであり、以下の問題が生じる虞がある。
具体的にはBCE工程の際、その直下にある酸化物半導体薄膜4に対し、金属薄膜の残さ(以下、「エッチング残さ」ということがある)、金属薄膜の再付着、酸化物半導体薄膜表面に物理的なダメージが残るなどの問題が挙げられる。これらのうち金属薄膜の残さや再付着は、TFTのリーク電流の増加やSS値の増加を招く。ここでSS値とは、TFTのスイッチング特性を示すパラメータであり、小さい方が良いとされている。また、酸化物半導体薄膜表面に物理的なダメージが残った場合、TFT特性そのもの、すなわち、しきい値、電界効果移動度、信頼性が変化する虞がある。
また、BCE構造を有するTFTにおいて、上記BCE工程の後、素子を保護する絶縁膜8(以下、ゲート絶縁膜と区別するため、「パッシべーション絶縁膜」ということがある。)を形成するに当たり、上記パッシべーション絶縁膜の形成条件が悪いと、下層の酸化物半導体薄膜4にダメージを与えるため、半導体の性能を失って導体化するという問題が生じることもある。
そのため、これまでは、金属薄膜を除去する上記BCE工程の優劣や、その後のパッシべーション絶縁膜形成条件の優劣を評価し、最適化するために、実際にBCE構造を有するTFTを製造した後、酸化物半導体薄膜の移動度、SS値、しきい値などの特性を測定していた。
特開2006−165529号公報
Japanese Applied Physics Letters VOL48、03B018(2009) Information Display Worksyop Digest、368(2013)
従来のようにTFTを実際に製造して、BCE工程の優劣;すなわち、エッチング残さがないこと、金属薄膜の再付着がないこと、酸化物半導体薄膜表面に物理的なダメージが残っていないこと(以下、これらをまとめて「BCE工程の優劣」ということがある)、を評価するには、多くのプロセスや時間を要し、生産性の低下とコストの増加を招く。また、TFT特性の評価に当たっては、電極となるゲート電極やソース・ドレイン電極を用いて実際に電気的評価をしなければならず、やはり、多くのプロセスや時間を要する。もしも、BCE工程の直後に、非接触・非破壊にてBCE工程の優劣を評価できる方法が提供されれば、プロセス最適化の時間短縮やコスト低減が可能となり、有用である。
エッチング残さ、金属薄膜の再付着、酸化物半導体薄膜表面の物理的なダメージが残存するなどの同様の問題は、BCE構造を有するTFTにおいて、BCE工程直後のパッシべーション絶縁膜を形成するときにも見られる。そのため、パッシベーション絶縁膜の形成直後に、非接触・非破壊にてパッシベーション絶縁膜形成条件の優劣を評価できる方法が提供されれば、プロセス最適化の時間短縮やコスト低減が可能となり、有用である。
本発明は上記事情に鑑みてなされたものであり、その目的は、上記BCE工程の優劣、または上記BCE工程後のパッシベーション絶縁膜形成条件の優劣を、非接触・非破壊で、定性的または定量的に行うことが可能な方法を提供することにある。
上記課題を解決することのできた本発明の方法は、基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングもしくはドライエッチングによってパターニングして薄膜トランジスタのチャネル領域上の金属薄膜を除去する際に生じる酸化物半導体薄膜表面の変化を間接的にモニタリングする方法であって、前記酸化物半導体薄膜表面に対し、レーザー光を照射して前記酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングするところに要旨を有する。
また、課題を解決することのできた本発明の他の方法は、基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングまたはドライエッチングによってパターニングした後、前記酸化物半導体薄膜上に、素子を保護する絶縁膜を形成する際に生じる酸化物半導体薄膜表面の変化を間接的にモニタリングする方法であって、前記絶縁膜が形成された酸化物半導体薄膜表面に対し、レーザー光を照射して前記酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングするところに要旨を有する。
本発明の好ましい実施形態において、上記絶縁膜を成膜する際のSiH4/N2Oの流量比は8%未満である。
本発明の好ましい実施形態において、上記酸化物半導体薄膜の導電率変化を、マイクロ波減衰のピーク値またはマイクロ波減衰の大きさとしてモニタリングするものである。
本発明の好ましい実施形態において、上記マイクロ波減衰のピーク値が前記エッチングを施す前の前記酸化物半導体薄膜のマイクロ波減衰のピーク値の50%以上であるか、または上記マイクロ波減衰の大きさを、1.5マイクロ秒から2.5マイクロ秒の区間での測定信号の傾きから求めたとき、3マイクロ秒以下である。
本発明の好ましい実施形態において、上記酸化物半導体薄膜は、In、Ga、Zn、およびSnよりなる群から選択される二種以上の元素を含む。
本発明の好ましい実施形態において、上記金属薄膜は、Al、Cu、Mo、およびTiよりなる群から選択される少なくとも一種の元素を50原子%以上含む。
本発明の好ましい実施形態において、上記ウェットエッチングに用いられる溶液が、Al、またはMoを50原子%以上含む金属薄膜の場合、リン酸、硝酸、および酢酸を含む溶液であり;Cu、またはMoを50原子%以上含む金属薄膜の場合、過酸化水素水を含む溶液である。
本発明によれば、基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜をウェットエッチングもしくはドライエッチングによってパターニングするBCE工程において、酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングするマイクロ波光導電減衰法を採用し、金属薄膜の残さや金属薄膜の再付着やダメージのない酸化物半導体薄膜におけるマイクロ波光電導減衰によって得られた波形を参照とし、これと比較することによってBCE工程の優劣をモニタリングすることができる。
また、本発明によれば、基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングまたはドライエッチングによってパターニングするBCE工程の直後にパッシベーション絶縁膜を形成する工程において、パッシベーション絶縁膜が形成された酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングするマイクロ波光導電減衰法を採用し、ダメージのない酸化物半導体薄膜におけるマイクロ波光導電減衰法によって得られた波形を参照とし、これと比較することによってBCE工程直後のパッシベーション絶縁膜形成条件の優劣、すなわち、酸化物半導体薄膜表面への物理的ダメージなどをモニタリングすることができる。
図1は、ESL構造を有するTFT断面の概略図である。 図2は、BCE構造を有するTFT断面の概略図である。 図3は、本実地例に用いたマイクロ波光導電減衰法を実現する装置構成概略図である。 図4は、マイクロ波光導電減衰法によって得られる波形の説明図である。 図5Aは、マイクロ波光導電減衰法のための測定素子を示す概略断面図であり、BCE工程直後の状態を示す。 図5Bは、マイクロ波光導電減衰法のための測定素子を示す概略断面図であり、パッシベーション絶縁膜形成後の状態を示す。 図6は、A条件のTFTにおけるId−Vg特性を示す図である。 図7は、B条件のTFTにおけるId−Vg特性を示す図である。 図8は、D条件のTFTにおけるId−Vg特性を示す図である。 図9は、A条件のマイクロ波光導電減衰法のための測定素子における波形を示す図である。 図10は、A条件とB条件のマイクロ波光導電減衰法のための測定素子における波形を示す図である。 図11は、C条件のマイクロ波光導電減衰法のための測定素子における波形を示す図である。 図12は、D条件のマイクロ波光導電減衰法のための測定素子における波形を示す図である。 図13Aは、D条件のオーバーエッチング量50%のBCE工程直後のXPSスペクトルを示すグラフである。 図13Bは、D条件のオーバーエッチング量100%のBCE工程直後のXPSスペクトルを示すグラフである。 図14は、SiH4/N2Oの流量比が異なる各素子での光導電減衰法の測定を行ったときの信号のピーク値と、1.5〜2.5μsの区間での信号の減衰値τ2の結果を示すグラフである。 図15Aは、C条件のオーバーエッチング量50%のTFTにおけるId−Vg特性を示す図である。 図15Bは、C条件のオーバーエッチング量100%のTFTにおけるId−Vg特性を示す図である。 図15Cは、C条件のオーバーエッチング量200%のTFTにおけるId−Vg特性を示す図である。 図16は、実施例において測定した電界効果移動度およびSS値の結果を示す図である。 図17Aは、光照射時における負バイアス印加ストレスに対するしきい値電圧変化と、マイクロPCD減衰波形の変化との関係を示す図である。 図17Bは、正バイアス印加時におけるしきい値電圧変化と、マイクロPCD減衰波形の変化との関係を示す図である。
上述したように本発明は、酸化物半導体薄膜上に直接形成された金属薄膜をエッチングによってパターニングする工程、または上記パターニングの直後にパッシベーション絶縁膜を形成する工程において、酸化物半導体薄膜表面が被るダメージなどを、マイクロ波光導電減衰法を用いてモニタリングする点に特徴がある。
本発明に用いられる酸化物半導体は、In、Ga、Zn、およびSnよりなる群から選択される二種以上の元素を含むことが好ましい。このような酸化物半導体として、例えば、InGaZnO(以下「IGZO」ということがある)、InZnSnO(以下、「IZTO」ということがある)、InGaSnO(以下、「IGTO」ということがある)、InGaZnSnO(以下、「IGZTO」ということがある)などが例示される。
本発明に用いられる金属薄膜は、Al、Cu、Mo、およびTiよりなる群から選択される少なくとも一種の元素を50原子%以上含むことが好ましい。金属薄膜の種類によって金属薄膜のウェットエッチングに用いられる溶液を適切に選択することが好ましく、例えばAl、またはMoを50原子%以上含む金属薄膜の場合、リン酸、硝酸、および酢酸を含むウェットエッチング溶液の使用が好ましい。また、Cu、またはMoを50原子%以上含む金属薄膜の場合、過酸化水素水を含むウェットエッチング溶液の使用が好ましい。
本発明では、酸化物半導体薄膜表面に対し、レーザー光を照射して酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングするものであるが、上記酸化物半導体薄膜の導電率変化を、マイクロ波減衰のピーク値またはマイクロ波減衰の大きさとしてモニタリングすることが好ましい。ここで、上記マイクロ波減衰の好ましいピーク値が、上記ウェットエッチングやドライエッチングによって行われる金属薄膜の一部を除去してパターニングを行うBCE工程を施す前の酸化物半導体薄膜表面に対して同様にマイクロ波の反射率変化をモニタリングして得られるマイクロ波減衰のピーク値の50%以上であることが好ましく、より好ましくは60%以上である。なお、上記ピーク値の上限は、測定の不具合などを考慮すると、100%前後であることが好ましい。また、上記マイクロ波減衰の大きさを、1.5マイクロ秒から2.5マイクロ秒の区間での測定信号の傾きから求めたとき、3マイクロ秒以下であることが好ましく、1.5マイクロ秒以下であることがより好ましい。なお、上記マイクロ波減衰の大きさの下限は、測定ノイズなどを考慮すると、おおむね、0.5マイクロ秒以上であることが好ましい。
BCE工程前後のピーク値が近接している程、あるいはマイクロ波減衰の大きさが小さいほど、酸化物半導体薄膜は良好な表面性状を有していると評価できる。
上記パッシベーション絶縁膜を成膜する際のSiH4/N2Oの流量比は8%未満であることが好ましい。8%以上になると、トランジスタが導体化しやすくなるためである。より好ましい流量比は5%以下である。なお、上記流量比の下限は、装置の部品構成などを考慮すると、おおむね、1.5%以上であることが好ましい。
本発明に用いられるマイクロ波光導電減衰法は、マイクロ波の反射率の時間変化から、試料の欠陥準位を反映するライフタイムτを非接触・非破壊で測定する方法である。まず、本発明に用いられるマイクロ波光導電減衰法および装置の構成について、図3を用いて説明する。
ガンダイオード10により発振された周波数26GHzのマイクロ波は、方向性結合器11を通過してマジックティー12により信号用導波管13と参照用導波管14に分岐される。参照用導波管14から放射されたマイクロ波は、測定素子である試料15の自由キャリア密度で決まる抵抗率に基づいた反射率で反射される。一方、信号用導波管13には例えば波長349nm、パルス幅数十nsの半導体レーザー励起YLF3倍高調波パルスレーザー光を導き、試料15上にビーム径1.5mmで繰返し照射することができる。照射されたレーザー光は試料15に吸収されて過剰キャリアを生成し、生成と消滅の速度が等しくなると飽和して一定の値(以下、「ピーク値」ということがある)に落ち着く。過剰キャリアの生成は低効率を減少させるため、信号用導波管13から放射されたマイクロ波の反射率は増加する。試料15で反射された信号及び参照マイクロ波は再び元の導波管を通過してマジックティー12に戻り、それぞれの強度の差が反射マイクロ波強度検出手段16に送られ、相位調整器17で相位調整したマイクロ波と混合されて反射率信号になる。信号処理装置18は、反射マイクロ波強度検出手段16により検出される反射波差信号の強度の変化のピーク値を検出し、その検出結果を評価手段19に伝送する装置である。評価手段19には、CPU、記憶部、入出力信号のインターフェース等を備えたコンピューターを用いることがでる。評価手段19では取り込んだ反射波差信号から過剰キャリア濃度の変化を解析することで、酸化物半導体薄膜のキャリア濃度を判定し、酸化物半導体薄膜の特性を評価できる。なお、X−Yステージ20を移動させることで、試料15の任意の箇所を測定できる。レーザー光の吸収によって過剰キャリアが生成し、再結合して消滅までの平均的寿命はライフタイムτと呼ばれ、試料の物理的特性によって決まる時間である。前述のようにマイクロ波の反射率は過剰キャリアの密度に比例して変化する。
次に、図4を用いてマイクロ波光導電減衰法における過剰のキャリア密度Δnの変化の様子を説明する。過剰キャリア密度が増加して消失速度が増え、注入速度が等しくなったときに、Δnは一定のピーク値となる。その後、レーザー非照射状態になると、過剰キャリアが再結合により消滅し、過剰キャリアΔnが減少していく。一般的にライフタイム値を算出する場合、ピーク値からLog(1/e)になるまでの時間、またはピーク値から1/eになるまでの時間と定義することが多い。
以下、前述した図2と、図5A、Bを用いて、本発明の方法をより詳しく説明する。
図2に示すBCE構造を有するTFTでは、コーニング社製、EAGLE 2000を用いたガラス基板1上にゲート電極2としてMoを用いて厚さ100nm、およびゲート絶縁膜3としてSiO2絶縁膜を厚さ200nmで形成し、その上に酸化物半導体薄膜4を厚さ40nmで形成した。酸化物半導体薄膜4上にはソース・ドレイン電極6、7としてMoを用いて厚さ200nm形成し、その上にパッシベーション絶縁膜8としてSiO2絶縁膜を例えば厚さ100nm程度形成した後、電気的測定のためにコンタクトホール9を開口した。ゲート電極3のコンタクトホール9およびソース電極6、ドレイン電極7のコンタクトホール9にはそれぞれ、測定用プローブを接触させて電気的な評価を行った。
一方、上記と同じガラス基板1上に、図5Bに示すマイクロ波光導電減衰法のための測定素子を作製した。詳細には、コーニング社製、EAGLE 2000を用いたガラス基板1上にゲート絶縁膜3としてSiO2絶縁膜を厚さ200nmで形成し、その上に酸化物半導体薄膜4を厚さ40nmで形成した。酸化物半導体薄膜4上にはソース・ドレイン電極6、7としてMoを用いて厚さ200nm形成されるが、BCE工程にあたるソース・ドレイン電極6、7のパターニング工程において一旦すべて除去されるため、図5Bには示していない。更にその上にパッシベーション絶縁膜8としてSiO2絶縁膜を厚さ100nmで形成した。マイクロ波光導電減衰法による測定は、上記BCE工程の直後、または上記パッシベーション絶縁膜の形成直後に行った。
上記図2および図5A、Bにおいて、酸化物半導体薄膜以降の詳細な製造方法は以下のとおりである。
まず、酸化物半導体薄膜はスパッタリング法によって成膜した。スパッタリング条件は以下の通りである。なお、酸素添加量は、スパッタリング装置の構成やターゲットの組成などに大きく依存するが、酸化物半導体のキャリア濃度が1015〜1016cm-3となるように酸素量を添加することが好ましい。
・スパッタリングターゲットの組成
組成1:InGaZnO 原子比でIn:Ga:Zn=1:1:1
組成2:InGaZnSnO 原子比でIn:Ga:Zn:Sn=1:1:2.8:1.1
・スパッタリング装置:(株)アルバック社製のCS−200
・基板温度:室温
・酸化物半導体薄膜の膜厚:40nm
・酸素添加量:添加流量比率でO2/(Ar+O2)=10%
図2および図5A、Bに示す酸化物半導体薄膜4、ただし、ここでは、InGaZnOおよびInGaZnSnOの2種類をウェットエッチングにてパターニングした。エッチャントとして、関東化学製ITO−07Nを用いた。パターニング直後に、酸化物半導体薄膜4の膜質改善のために熱処理を行った。上記熱処理を、以下ではプレアニールと呼ぶ。
上記プレアニールの条件は以下の通りである。
プレアニール条件:大気、温度:350℃、1時間
上記プレアニール処理後、純Mo薄膜のソース・ドレイン電極6、7をスパッタリング法により形成した。成膜温度は室温、膜厚は100nmとした。
BCE工程
次いで、上記ソース・ドレイン電極6、7をパターニングした。BCE工程には、下記2種類のエッチング液を用いた。
(1)エッチング液1:Al系配線のエッチングに用いる混酸エッチング液としてリン酸と硝酸と酢酸の混酸液、オーバーエッチング量50%
(2)エッチング液2:Cu系配線のエッチングに用いる過酸化水素を30%含有する過酸化水素水エッチング液、オーバーエッチング量20%、50%、100%、200%
上記エッチング液1、2のいずれを用いる場合も、Al系配線、Cu系配線の下層バリアメタルにMoを用いることが殆どである。本実施例では、ソース・ドレイン電極6、7に純Mo薄膜を用いたため、上記2種類のエッチング液を用いることができる。この際、トランジスタ特性を測定する上で重要なソース・ドレイン電極6、7間のチャネル長Lは10μm、電極幅Wは200μmとした。
次いで、酸化物半導体薄膜4上にパッシベーション絶縁膜8を成膜した。上記パッシベーション絶縁膜8の成膜では、CVD(Chemical Vapor Deposition)法を用いることが多く、本実施例でもCVD法を用いた。詳細には、下記二種類の成膜条件を用いた。
(1)パッシベーション絶縁膜の成膜条件1:
SiH4/N2Oガス流量:4/100sccm
RFパワー:13.56MHz、100W
成膜圧力:133Pa
基板温度:230℃
(2)パッシベーション絶縁膜の成膜条件2:
SiH4/N2Oガス流量:8/100sccm
RFパワー:13.56MHz、100W
成膜圧力:133Pa
基板温度:230℃
更にフォトリソグラフィーとドライエッチングを行い、ソース・ドレイン電極6、7上に、電気的評価測定用のコンタクトホール9を開口した。
なお、TFTの製造に当たっては、下記A〜D条件に示すように、前述した酸化物半導体薄膜の組成、BCE工程に該当するソース・ドレイン電極のパターニングに用いたエッチング液とそのオーバーエッチング量、パッシベーション絶縁膜の成膜条件を組み合わせて実施した。
A条件:
組成2 InGaZnSnO、
エッチング液1 混酸エッチング液、
パッシベーション絶縁膜の成膜条件1
但し、BCE工程のオーバーエッチング量を50%のみの1条件とした。
B条件:
組成2 InGaZnSnO、
エッチング液1 混酸エッチング液、
パッシベーション絶縁膜の成膜条件2
但し、BCE工程のオーバーエッチング量を50%のみの1条件とした。
C条件:
組成1 InGaZnO、
エッチング液2 過酸化水素水エッチング液、
パッシベーション絶縁膜の成膜条件1
但し、BCE工程のオーバーエッチング量を50%、100%、200%の3条件とした。
D条件:
組成2 InGaZnSnO、
エッチング液2 過酸化水素水エッチング液、
パッシベーション絶縁膜の成膜条件1
但し、BCE工程のオーバーエッチング量を20%、50%、100%、200%の4条件とした。
なお、組成1とエッチング液1を組み合わせると、混酸エッチング液でInGaZnOがほぼ瞬時に溶解してしまうため、実用上不適であり本実施例では、この組み合わせは行っていない。
図6に上記A条件の結果を、図7に上記B条件の結果を、図15A〜Cに上記C条件の結果を、図8に上記D条件の結果を、それぞれ、示す。これらのうち、良好なId−Vg特性を示したのは、図6に示すA条件のBCE工程のオーバーエッチング量50%、図15B、Cに示すC条件のBCE工程のオーバーエッチング量100%以上;図8に示すD条件のBCE工程のオーバーエッチング量100%以上の場合であった。一方、B条件では導体化が発生しトランジスタとしてのスイッチング特性が観測できなかった。また、図15Aに示すC条件のオーバーエッチング量が50%の場合は、実施例で示すように移動度の低下とSS値の劣化が見られた。D条件のBCE工程のオーバーエッチング量が20〜50%のものは、SS値の劣化とリーク電流の増大が見られた。上記の結果から、組成2においては、パッシベーション絶縁膜の成膜条件1が良好、エッチング液2のオーバーエッチング量では100%以上が良好なId−Vg特性を得るために必要な作製条件であることが分かった。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
上記A条件、B条件、C条件、D条件で、前述した図5Aに示すマイクロ波光導電減衰法のための測定素子を製作した後、それぞれの素子について、以下の実施例1〜5に示すようにマイクロ波光導電減衰法による測定を行った。
(実施例1)
上記A条件のBCE工程の直後において、図5Aで示す酸化物半導体薄膜4に対し、マイクロ波光導電減衰法を行った。参照として、BCE工程を行っていないプレアニール後の酸化物半導体薄膜4に対しても、同様にマイクロ波光導電減衰法を行った。このときのマイクロ波光導電減衰法の測定条件は以下の通りである。これらの測定結果を図9に併記する。
レーザー波長:349nm
パルス幅:15ns
パルスエネルギー:1μJ
ビーム径:1.5mmφ
1測定におけるパルス数=64ショット
装置:LTA−1820SP、株式会社コベルコ科研製
図9から明らかなように、BCE工程を行った素子では、BCE工程を行っていない参照と比較して波形が大きく異なっていることが分かる。この結果は、例えば非特許文献2にも記載されており、混酸エッチングでInGaZnSnOに対してBCE工程を行った場合、該酸化物半導体薄膜4の表面の酸素が抜けることに対応して、ダメージが生成されていると考えられる。よって、本発明の方法を用いれば、実際にTFTを製造しなくても、酸化物半導体薄膜4表面のダメージ生成をモニタリングすることができると考えられる。
(実施例2)
上記A条件または上記B条件のBCE工程を行い、パッシベーション絶縁膜を形成した直後において、図5Bに示す酸化物半導体薄膜4に対し、前述した実施例1と同じ方法でマイクロ波光導電減衰法を行った。これらの測定結果を図10に示す。
図10から明らかなように、A条件とB条件では、マイクロ波光導電減衰法によって測定結果が全く異なる。図10では、図9で示したBCE工程直後の波形に対して、パッシベーション絶縁膜8を形成したときの変化をみていることになる。A条件では、図9で参照として示したBCE工程を行っていない波形とほぼ同じとなっているのに対し、B条件ではBCE工程を行っていない波形とは異なる状態となっている。
ここでA条件について整理すると、図9から明らかなようにBCE工程によって酸化物半導体薄膜4の表面にダメージが生じる。その後、パッシベーション絶縁膜の成膜条件1を施すと、上記成膜条件1が良好であるため、酸化物半導体薄膜4表面のダメージが回復し、マイクロ波光導電減衰法による測定結果は、図10のA条件に示すようにBCE工程を行っていないものとほぼ同じになる。
一方、BCE工程で生じた酸化物半導体薄膜4表面のダメージに対し、パッシベーション絶縁膜の成膜条件2を施したB条件では、上記成膜条件が不良であるため、酸化物半導体薄膜4層表面のダメージが回復せず、或は更に劣化させ、図10のB条件に示すようにBCE工程を行っていないものとは異なるものとなった。
また、マイクロ波光導電減衰法による上記図9、図10の測定結果と、TFTの測定結果を示す上記図6、図7を対比すると、これらは良好な相関があることが分かる。
(実施例3)
上記C条件のBCE工程の直後において、図5Aに示した酸化物半導体薄膜4に対し、前述した実施例1と同様にしてマイクロ波光導電減衰法を行った。参照として、BCE工程を行っていないプレアニール後の酸化物半導体薄膜4、および良好な特性が期待できないオーバーエッチング量20%のサンプルに対しても、同様にマイクロ波光導電減衰法を行った。これらの測定結果を図11に示す。
図11から明らかなように、BCE工程におけるオーバーエッチング量が増加するにつれて、BCE工程を行っていない参照の結果に近づいていることが分かる。この結果から、エッチング液に混酸エッチング液を使用したA条件の結果を示す図9とは異なり、エッチング液に過酸化水素水エッチング液を用いたC条件では酸化物半導体薄膜4表面にはダメージを与えていないことが分かる。また、オーバーエッチング量が100%程度でほぼBCE工程を行っていない状態に戻ることも分かった。
次に、マイクロ波光導電減衰法による図11の測定結果と、TFTの測定結果を対比して検討した。いずれもトランジスタの動作は行われているため、トランジスタ特性の電界効果移動度およびSS値について詳細な比較を行った。図16に示すようにBCE工程を施していない酸化物半導体薄膜表面をマイクロ波光導電減衰法によってライフタイム値を測定して得られた波形とほぼ一致するオーバーエッチング量100%、および200%の例では、SS値が1.2以下、電界効果移動度5.5cm2/Vs以上と共に良好であり、オーバーエッチング量50%の例と比べて、優れたトランジスタ特性を示すことがわかった。この結果からマイクロ波光導電減衰法の測定結果とトランジスタ特性には良好な相関があることが確認された。したがってマイクロ波光導電減衰法によって酸化物半導体薄膜表面のマイクロ波の反射率変化をモニタリングすることによって、トランジスタのSS値や電界効果移動度を間接的に評価することができることがわかった。
(実施例4)
上記D条件のBCE工程の直後において、図5Aに示す酸化物半導体薄膜4に対し、前述した実施例1と同様にしてマイクロ波光導電減衰法を行った。参照として、BCE工程を行っていないプレアニール後の酸化物半導体薄膜4に対しても、同様にしてマイクロ波光導電減衰法を行った。これらの測定結果を図12に示す。
図12から明らかなように、BCE工程のオーバーエッチング量が増加するにつれて、BCE工程を行っていない参照の結果に近づいていることが分かる。この結果から、エッチング液に混酸エッチング液を使用したA条件の結果を示す図9とは異なり、エッチング液に過酸化水素水エッチング液を用いたD条件では酸化物半導体薄膜4表面にはダメージを与えていないことが分かる。また、オーバーエッチング量が100%程度でほぼBCE工程を行っていない状態に戻ることも分かった。
また、マイクロ波光導電減衰法による図12の測定結果と、TFTの測定結果を示す上記図8を対比すると、これらは、良好な相関があることが分かる。
上記図12に示すマイクロ波光導電減衰法の測定結果の原因を解析するため、D条件のBCE工程の直後において、図5Aに示す酸化物半導体薄膜4表面の光電子分光スペクトル(XPS:X-ray photoelectron spectroscopy)分析を実施した。この結果を図13A、Bに示す。
図13Aに示すようにBCE工程のオーバーエッチング量が50%の場合、ソース−ドレイン電極として用いたMo配線の残さが見られた。定量評価の結果、4.2原子%の残さがあることが分かった。一方、図13Bに示すようにオーバーエッチング量が100%の場合、Mo配線の残さは見られなかった。Mo配線の残さがなくなることと、前述した図8のオーバーエッチング量100%以上における良好なTFT特性、特にSS値が良くなることは一致している。図12の結果も、Mo配線の残さの影響を反映していると考えられる。よって、本発明のようにマイクロ波光導電減衰法を用いれば、Moなどの金属薄膜の残さ、金属薄膜の再付着をモニタリングできることが分かる。
(実施例5)
以下では、InGaZnSnOを用いた上記組成2の酸化物半導体を用いてTFT、およびマイクロ波光導電減衰法のための測定素子を作製した。その際、パッシベーション絶縁膜成膜時のSiH4/N2O流量比が高いもの、すなわち、上記流量比=8%と、低いもの、すなわち、上記流量比=4%を作製した。
図2に示すBCE構造を有するTFTとして、コーニング社製、EAGLE2000を用いたガラス基板1上にゲート電極2としてMo薄膜を厚さ100nm、およびゲート絶縁膜3としてSiO2絶縁膜を厚さ200nmで形成し、その上に酸化物半導体薄膜4を厚さ40nm形成した。酸化物半導体薄膜4上にはソース・ドレイン電極6、7としてMo薄膜を厚さ200nm形成し、その上にパッシベーション絶縁膜8としてSiO2絶縁膜を厚さ100nm形成した後、電気的測定のためにコンタクトホール9を開口した。ゲート電極2のコンタクトホール9およびソース電極6、ドレイン電極7のコンタクトホールにはそれぞれ、測定用プローブを接触させて電気的な評価を行った。
上記酸化物半導体薄膜4はスパッタリング法によって成膜した。スパッタリング条件は以下の通りである。
・スパッタリングターゲットの組成
組成:InGaZnSnO原子比でIn:Ga:Zn:Sn=1:1:2.8:1.1
・スパッタリング装置:(株)アルバック社製のCS−200
・基板温度:室温
・酸化物半導体薄膜4の膜厚:40nm
・酸素添加量:添加流量比率でO2/(Ar+O2)=10%
また酸化物半導体薄膜4は成膜後、ウェットエッチングにてパターニングした。エッチャントとして、関東化学製ITO−07Nを用いた。パターニング直後に、酸化物半導体薄膜4の膜質改善のために熱処理を行った(以下、「プレアニール」ということがある)。プレアニールの条件は以下の通りである。
プレアニール条件:大気、温度:350℃、1時間
上記プレアニール処理後、純Mo薄膜のソース・ドレイン電極6、7をスパッタリング法により形成した。成膜温度は室温、膜厚は100nmとした。
BCE工程
次いで、上記ソース・ドレイン電極6、7をパターニングした。BCE工程には、下記のエッチング液を用いた。
エッチング液:Al系配線のエッチングに用いる混酸エッチング液としてリン酸と硝酸と酢酸の混酸液、表面にさまざまなダメージ状態をつくるため、このときのオーバーエッチング時間は、8、30、60、90秒とした。またソース・ドレイン間のチャネル長Lは10μm、電極幅Wは200μmとした。
次いで、酸化物半導体薄膜4上にCVD法でパッシベーション絶縁膜8を成膜した。
パッシベーション絶縁膜の成膜条件:
SiH4/N2Oガス流量:4/100sccm
RFパワー:13.56MHz、100W
成膜圧力:133Pa
基板温度:230℃
更にフォトリソグラフィーとドライエッチングを行い、ソース・ドレイン電極6、7上に、電気的評価測定用のコンタクトホール9を開口した。
またその結果、SiH4/N2O流量比=4%と低流量比で作製したTFTは、良好な特性を示したが、同様のプロセスを用いてSiH4/N2O流量比=8%と高流量比で作製したTFTはスイッチングしておらず、導体化していた。
このときの各素子での光導電減衰法の測定を行ったときの信号のピーク値と、1.5〜2.5μsの区間での信号の減衰値τ2の結果を図14に示す。図14に示すように、図中、●高SiH4/N2Oと記載された導体化した素子では、図中、◆低SiH4/N2Oと記載されたスイッチングした素子と比較してピーク値が低く、τ2が大きくなっている。これらの値は、酸化物半導体薄膜が受けたダメージを反映していると考えられる。この結果より、光導電減衰法によるマイクロ波のピーク値と減衰の大きさを評価することにより、TFTの状態をモニタリングできることが分かった。また、その値はピーク値がBCE工程を施す前のピーク値の50%以上、τ2が3マイクロ秒以下とすれば良好なスイッチング特性を得ることができることが分かる。
(実施例6)
実施例5と同様にTFTとマイクロPDCの測定試料を作製した。本実施例では、オーバーエッチング時間を8、30、60、90、120、150、180、210秒として、さまざまな表面状態を模擬した。TFT特性、およびマイクロ波光導電減衰法を前述した実施例1と同様にして評価した。TFT特性は、光照射時における負バイアス印加ストレスに対するしきい値電圧変化(Light negative bias temperature stress;LNBTS)と、正バイアス印加時におけるしきい値電圧変化(Positive bias temperature stress ;PBTS)を評価した。一方、マイクロ波光導電減衰法の減衰波形の特性付けには、減衰波形のうち、0.3マイクロ秒から1マイクロ秒の範囲を、べき乗で近似した際の肩の数字の絶対値を指標とした。
図17Aに示すようにマイクロ波光導電減衰法で測定したライフタイムの傾きに相当する指標が大きくなるにつれて、負バイアス印加ストレスに対するΔVthで記載するしきい値シフト量が小さくなり、安定性が向上する傾向がみられた。この結果から、マイクロ波光導電減衰法によって測定されるライフタイムの傾きとLNBTSとの間に相関があることがわかった。すなわち、マイクロ波光導電減衰法の減衰波形の変化を指標とすることで、表面のダメージに起因するトランジスタ特性の信頼性に関わる評価が可能であることが示された。この様な傾向は図17Bに示す正バイアス印加ストレスに対してもみられた。
したがってマイクロ波光導電減衰法の減衰波形の変化を指標とすることで、間接的に酸化物半導体薄膜の表面のダメージに起因するトランジスタ特性の信頼性に関わるLNBTS、PBTSのいずれに対しても評価することができる。
1 ガラス基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体薄膜
5 エッチストップレイヤー
6 ソース電極
7 ドレイン電極
8 パッシベーション絶縁膜
9 コンタクトホール
10 ガンダイオード
11 方向性結合器
12 マジックティー
13 信号用導波管
14 参照用導波管
15 試料
16 反射マイクロ波強度検出手段
17 相位調整器
18 信号処理装置
19 評価手段
20 X−Yステージ20

Claims (8)

  1. 基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングもしくはドライエッチングによってパターニングして薄膜トランジスタのチャネル領域上の金属薄膜を除去する際に生じる酸化物半導体薄膜表面の変化を間接的にモニタリングする方法であって、
    前記酸化物半導体薄膜表面に対し、レーザー光を照射して前記酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングする方法。
  2. 基板上に形成された酸化物半導体薄膜上に直接積層された金属薄膜を、ウェットエッチングまたはドライエッチングによってパターニングした後、前記酸化物半導体薄膜上に、素子を保護する絶縁膜を形成する際に生じる酸化物半導体薄膜表面の変化を間接的にモニタリングする方法であって、
    前記絶縁膜が形成された酸化物半導体薄膜表面に対し、レーザー光を照射して前記酸化物半導体薄膜の導電率変化をマイクロ波の反射率変化としてモニタリングする方法。
  3. 前記絶縁膜を成膜する際のSiH4/N2Oの流量比が8%未満である請求項2に記載の方法。
  4. 前記酸化物半導体薄膜の導電率変化を、マイクロ波減衰のピーク値またはマイクロ波減衰の大きさとしてモニタリングするものである請求項1〜3のいずれかに記載の方法。
  5. 前記マイクロ波減衰のピーク値が前記エッチングを施す前の前記酸化物半導体薄膜のマイクロ波減衰のピーク値の50%以上であるか、または
    前記マイクロ波減衰の大きさを、1.5マイクロ秒から2.5マイクロ秒の区間での測定信号の傾きから求めたとき、3マイクロ秒以下である請求項4に記載の方法。
  6. 前記酸化物半導体薄膜が、In、Ga、Zn、およびSnよりなる群から選択される二種以上の元素を含む請求項1〜5のいずれかに記載の方法。
  7. 前記金属薄膜が、Al、Cu、Mo、およびTiよりなる群から選択される少なくとも
    一種の元素を50原子%以上含む請求項1〜6のいずれかに記載の方法。
  8. 前記ウェットエッチングに用いられる溶液が、
    Al、またはMoを50原子%以上含む金属薄膜の場合は、リン酸、硝酸、および酢酸を含む溶液であり、
    Cu、またはMoを50原子%以上含む金属薄膜の場合は、過酸化水素水を含む溶液である請求項1〜7のいずれかに記載の方法。
JP2015184439A 2014-12-02 2015-09-17 酸化物半導体薄膜の膜質管理方法 Expired - Fee Related JP5961314B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014244479 2014-12-02
JP2014244479 2014-12-02

Publications (2)

Publication Number Publication Date
JP2016111330A true JP2016111330A (ja) 2016-06-20
JP5961314B2 JP5961314B2 (ja) 2016-08-02

Family

ID=56091446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184439A Expired - Fee Related JP5961314B2 (ja) 2014-12-02 2015-09-17 酸化物半導体薄膜の膜質管理方法

Country Status (2)

Country Link
JP (1) JP5961314B2 (ja)
WO (1) WO2016088491A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003845A1 (ja) * 2017-06-29 2019-01-03 株式会社Screenホールディングス 半導体検査装置及び半導体検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054863A (ja) * 2009-09-04 2011-03-17 Institute Of Physical & Chemical Research 移動度測定装置及びその方法、並びに、抵抗率測定装置及びその方法
JP2012033857A (ja) * 2010-06-30 2012-02-16 Kobe Steel Ltd 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054863A (ja) * 2009-09-04 2011-03-17 Institute Of Physical & Chemical Research 移動度測定装置及びその方法、並びに、抵抗率測定装置及びその方法
JP2012033857A (ja) * 2010-06-30 2012-02-16 Kobe Steel Ltd 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003845A1 (ja) * 2017-06-29 2019-01-03 株式会社Screenホールディングス 半導体検査装置及び半導体検査方法
JP2019012728A (ja) * 2017-06-29 2019-01-24 株式会社Screenホールディングス 半導体検査装置及び半導体検査方法

Also Published As

Publication number Publication date
WO2016088491A1 (ja) 2016-06-09
JP5961314B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
JP6152348B2 (ja) 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5802343B2 (ja) 薄膜トランジスタ
JP5814558B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6204036B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
KR20120002459A (ko) 산화물 반도체 박막의 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
JP6283273B2 (ja) 薄膜トランジスタ評価用の積層構造体の評価方法
JP6082950B2 (ja) 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
Cester et al. Noise characteristics of radiation-induced soft breakdown current in ultrathin gate oxides
CN103579036B (zh) 薄膜晶体管的半导体层用薄膜的形成所使用的靶组装体的品质评价方法
JP5961314B2 (ja) 酸化物半導体薄膜の膜質管理方法
CN105466976B (zh) 氢气传感器芯体用介质材料、氢气传感器芯体及其制备方法与应用
JP6452485B2 (ja) 酸化物半導体薄膜の評価方法
Luo et al. Highly stable amorphous indium‐zinc‐oxide thin‐film transistors with back‐channel wet‐etch process
JP2017212318A (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
Drummond et al. Measurement of effective carrier lifetime at the semiconductor–dielectric interface by Photoconductive Decay (PCD) Method
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
JP2017533588A (ja) トランジスタデバイス
JP2014175505A (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2020092116A (ja) 薄膜トランジスタのストレス耐性の予測方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160624

R150 Certificate of patent or registration of utility model

Ref document number: 5961314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees