JP6082950B2 - 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ - Google Patents

薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ Download PDF

Info

Publication number
JP6082950B2
JP6082950B2 JP2015535295A JP2015535295A JP6082950B2 JP 6082950 B2 JP6082950 B2 JP 6082950B2 JP 2015535295 A JP2015535295 A JP 2015535295A JP 2015535295 A JP2015535295 A JP 2015535295A JP 6082950 B2 JP6082950 B2 JP 6082950B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
film transistor
reflectance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015535295A
Other languages
English (en)
Other versions
JPWO2015033499A1 (ja
Inventor
英治 武田
英治 武田
齋藤　徹
徹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Application granted granted Critical
Publication of JP6082950B2 publication Critical patent/JP6082950B2/ja
Publication of JPWO2015033499A1 publication Critical patent/JPWO2015033499A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

本発明は、酸化物半導体層を有する薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタに関し、特に、マイクロ波光導電減衰法による薄膜トランジスタの評価方法に関する。
アモルファスＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）に代表される酸化物半導体は、キャリア移動度が高く、室温で製造でき、光学バンドギャップが大きい（可視光に対して透明性を有する）ことから、有機ＥＬディスプレイ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）等のアクティブマトリクス型ディスプレイの駆動素子等の薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）ともいう）等への適用が検討されている。
このような酸化物半導体の評価方法として、従来、マイクロ波光導電減衰（Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ：μ―ＰＣＤ）法による移動度の判定が提案されている（例えば、特許文献１参照）。
特許文献１のマイクロ波光導電減衰法では、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の酸化物半導体薄膜からの反射波の反射率の変化を測定し、測定した値からライフタイム値を算出することによって、酸化物半導体薄膜の移動度を判定する。これにより、酸化物半導体薄膜の移動度を非接触で評価・測定するというものである。
特開２０１２−３３８５７号公報
しかしながら、特許文献１の評価方法は、基板上に酸化物半導体薄膜だけが形成された試料を対象とする評価であり、チャネル層としての酸化物半導体層を有するＴＦＴ（以下、「酸化物半導体ＴＦＴ」ともいう）の評価、つまり、酸化物半導体ＴＦＴの製造工程における評価をするものではない。
酸化物半導体ＴＦＴの製造においては、酸化物半導体薄膜の成膜以降の製造工程においても、酸化物半導体の物性が大きく変わり得る。特に、酸化物半導体層の上にチャネル保護層を形成した後の安定化アニールの前後、及び、ソース・ドレイン電極上の層間絶縁層を形成した後の安定化アニールの前後では、アニールにおける温度分布の不均一等により、酸化物半導体の基板上における形成位置に依存して電気特性のばらつき等が発生し得る。よって、酸化物半導体ＴＦＴを対象として評価するには、酸化物半導体薄膜だけが形成された試料を対象とする従来の評価方法では、不十分である。
そこで、本発明は、このような状況に鑑みてなされたものであり、酸化物半導体ＴＦＴを対象として非接触で電気特性を評価する方法等を提供することを目的とする。
上記目的を達成するために、本発明に係る薄膜トランジスタの評価方法の一形態は、基板上に形成された薄膜トランジスタの評価方法であって、前記薄膜トランジスタは、少なくとも、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを有し、前記評価方法は、前記酸化物半導体層に励起光をパルス照射した場合における前記酸化物半導体層に照射しているマイクロ波の反射率の変化を測定する測定ステップと、前記測定ステップで得られた前記反射率の変化から、前記反射率が第１の値から第２の値に減衰するのに要する時間である減衰時間を算出する算出ステップと、前記算出ステップで算出された減衰時間に基づいて、前記酸化物半導体層の閾値電圧に関する判定を行う判定ステップとを含む。
本発明により、酸化物半導体薄膜単体としての評価ではなく、アクティブマトリクス型ディスプレイの駆動素子等に適用される酸化物半導体ＴＦＴを対象とした電気特性の評価が可能になる。
よって、本発明に係る評価方法は、酸化物半導体ＴＦＴの製造工程（ディスプレイパネルの量産工程等）に組み入れることが可能であり、有機ＥＬディスプレイ等のアクティブマトリクス型ディスプレイパネルの開発が期待される今日において、本発明の実用的価値は極めて高い。
図１Ａは、本発明の実施の形態におけるＴＦＴの評価方法を実施する測定装置の構成を示すブロック図である。 図１Ｂは、図１Ａに示される測定装置によって得られるマイクロ波の反射率の時間変化を示す図である。 図２は、ＴＦＴの製造プロセスの手順、及び、マイクロ波光導電減衰法による測定のタイミングの一例を示すフローチャートである。 図３は、図２に示される製造プロセスで完成されるＴＦＴの積層構造を示す図である。 図４は、マイクロ波光導電減衰法によるパネル上の測定箇所を示す図である。 図５は、ＴＦＴの評価方法の手順を示すフローチャートである。 図６Ａは、閾値電圧に関する測定結果の一例（反射率の減衰時間τ１と酸化物半導体層の閾値電圧との関係）を示す図である。 図６Ｂは、閾値電圧に関する測定結果の他の例（反射率の減衰時間τ２と酸化物半導体層の閾値電圧との関係）を示す図である。 図７Ａは、抵抗値に関する測定結果の一例（反射率の減衰時間τ１と酸化物半導体層の抵抗値との関係）を示す図である。 図７Ｂは、抵抗値に関する測定結果の他の例（反射率の減衰時間τ２と酸化物半導体層の抵抗値との関係）を示す図である。 図７Ｃは、抵抗値に関する測定結果の他の例（反射率のピーク値と酸化物半導体層の抵抗値との関係）を示す図である。 図８Ａは、スパッタターゲットの位置に依存した測定箇所の位置決め例を示す図である。 図８Ｂは、スパッタターゲットの位置に依存した測定箇所の他の位置決め例を示す図である。 図９Ａは、酸化物半導体層の膜厚及び／又は膜質に依存した測定箇所の位置決め例を示す図である。 図９Ｂは、アニール処理における温度分布に依存した測定箇所の位置決め例を示す図である。
（本発明の概要）
本発明に係る薄膜トランジスタの評価方法は、閾値電圧の評価として、基板上に形成された薄膜トランジスタの評価方法であって、前記薄膜トランジスタは、少なくとも、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを有し、前記評価方法は、前記酸化物半導体層に励起光をパルス照射した場合における前記酸化物半導体層に照射しているマイクロ波の反射率の変化を測定する測定ステップと、前記測定ステップで得られた前記反射率の変化から、前記反射率が第１の値から第２の値に減衰するのに要する時間である減衰時間を算出する算出ステップと、前記算出ステップで算出された減衰時間に基づいて、前記酸化物半導体層の閾値電圧に関する判定を行う判定ステップとを含む。これにより、酸化物半導体薄膜単体を対象とするのではなく、チャネル保護層を有する酸化物半導体ＴＦＴ及びその中間生成物に対して、マイクロ波光導電減衰法による非接触な測定を行って酸化物半導体層の閾値電圧を判定できる。よって、このような評価工程を酸化物半導体ＴＦＴの製造工程（ディスプレイパネルの量産工程等）に組み入れることで、製造プロセスにおける酸化物半導体層の膜質の管理が可能になる。
なお、前記減衰時間は、自然対数の底をｅとしたときに、前記反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、前記反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、又は、前記反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間などである。
ここで、前記閾値電圧に関する判定は、前記閾値電圧の特定、及び、前記閾値電圧が予め定められた範囲内の値であるか否かの判定の少なくとも一つであってもよい。これにより、酸化物半導体層の閾値電圧を算出したり、閾値電圧に基づく酸化物半導体ＴＦＴの良品／不良品判定をしたりすることが可能になる。
また、前記判定ステップでは、予め算出された減衰時間と閾値電圧との関係を参照することで、前記算出ステップで算出された前記減衰時間に対応する前記酸化物半導体層の閾値電圧を特定してもよい。これにより、測定によって得られた減衰時間から、予め求められた減衰時間と閾値電圧との関係を用いて、未知の酸化物半導体層の閾値電圧が特定される。
また、本発明に係る薄膜トランジスタの評価方法は、基板上に形成された薄膜トランジスタの評価方法であって、前記薄膜トランジスタは、少なくとも、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを有し、前記評価方法は、前記酸化物半導体層に励起光をパルス照射した場合における前記酸化物半導体層に照射しているマイクロ波の反射率の変化を測定する測定ステップと、前記測定ステップで得られた前記反射率の変化から、前記反射率が第１の値から第２の値に減衰するのに要する時間である減衰時間、又は、前記反射率のピーク値を算出する算出ステップと、前記算出ステップで算出された減衰時間又はピーク値に基づいて、前記酸化物半導体層の抵抗値に関する判定を行う判定ステップとを含む。これにより、酸化物半導体薄膜単体を対象とするのではなく、チャネル保護層を有する酸化物半導体ＴＦＴ及びその中間生成物に対して、マイクロ波光導電減衰法による非接触な測定を行って酸化物半導体層の抵抗値を判定できる。よって、このような評価工程を酸化物半導体ＴＦＴの製造工程（ディスプレイパネルの量産工程等）に組み入れることで、製造プロセスにおける酸化物半導体層の膜質の管理が可能になる。
なお、前記減衰時間は、自然対数の底をｅとしたときに、前記反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、前記反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、又は、前記反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間などである。
ここで、前記抵抗値に関する判定は、前記抵抗値の特定、及び、前記抵抗値が予め定められた範囲内の値であるか否かの判定の少なくとも一つであってもよい。これにより、酸化物半導体層の抵抗値を算出したり、抵抗値に基づく酸化物半導体ＴＦＴの良品／不良品判定をしたりすることが可能になる。
また、前記判定ステップでは、予め算出された減衰時間又はピーク値と抵抗値との関係を参照することで、前記算出ステップで算出された前記減衰時間又は前記ピーク値に対応する前記酸化物半導体層の抵抗値を特定してもよい。これにより、測定によって得られた減衰時間又はピーク値から、予め求められた減衰時間又はピーク値と抵抗値との関係を用いて、未知の酸化物半導体層の抵抗値が特定される。
なお、前記薄膜トランジスタは、前記チャネル保護層の形成後に、前記チャネル保護層を安定化させるための第１のアニール処理が施され、前記測定ステップは、前記第１のアニール処理の後に行われてもよい。これにより、酸化物半導体の物性を変化させる可能性が高いアニール処理によって酸化物半導体層の電気特性が変化したか否か、さらには、どの程度変化したかを確認することができる。
また、前記薄膜トランジスタは、さらに、前記チャネル保護層の上方に形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の上方に形成された層間絶縁層とを有し、前記測定ステップは、前記層間絶縁層の形成後に行われてもよい。これにより、チャネル保護層だけでなく、層間絶縁層を有する酸化物半導体ＴＦＴに対して、マイクロ波光導電減衰法による非接触な測定を行って酸化物半導体層の電気特性を判定できる。
さらに、前記薄膜トランジスタは、前記層間絶縁層の形成後に、前記層間絶縁層を安定化させるための第２のアニール処理が施され、前記測定ステップは、前記第２のアニール処理の後に行われてもよい。これにより、最終の製造工程が完了した時点での酸化物半導体ＴＦＴの電気特性を評価できる。
また、さらに、前記測定ステップによる測定の対象箇所を変更する位置決めステップを含み、前記測定ステップによる測定、前記算出ステップによる算出、及び、前記判定ステップにおける判定は、前記位置決めステップで変更された対象箇所に対して行われてもよい。これにより、平面上の複数の箇所について、順次、位置を変えながら、測定、パラメータの算出、及び、電気特性の判定を行うことで、パネル全体としての品質管理ができる。
具体的には、前記酸化物半導体層は、前記基板上において、一定の間隔をおいて並ぶ複数の短冊状の領域をターゲットとするスパッタ法によって形成され、前記位置決めステップでは、前記複数の短冊状の領域及び前記複数の短冊状の領域の並びにおける隣接した領域で挟まれる領域のそれぞれに対して、前記測定ステップによる測定が行われるように、前記測定の対象箇所を変更してもよい。これにより、スパッタターゲットの位置に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
他の具体例として、前記位置決めステップでは、前記測定の対象箇所として、前記酸化物半導体層の膜厚が厚くなっていく、前記酸化物半導体層の膜厚が薄くなっていく、前記酸化物半導体層の膜質が悪くなっていく、及び、前記酸化物半導体層の膜質が良くなっていく、の少なくとも一つの傾向をもって並ぶ複数の対象箇所を順に切り替えていってもよい。これにより、酸化物半導体層の膜厚及び／又は膜質に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
さらに他の具体例として、前記位置決めステップでは、前記測定の対象箇所として、前記薄膜トランジスタに対するアニール処理における温度が高くなっていく、又は、低くなっていく傾向をもって並ぶ複数の対象箇所を順に切り替えていってもよい。これにより、アニール処理における温度分布に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
なお、測定条件として、前記マイクロ波の周波数は、１０ＧＨｚ以上であってもよいし、前記励起光の波長は、５００ｎｍ以下であってもよい。
また、本発明は、薄膜トランジスタの製造方法として実現することでもできる。その製造方法は、基板上にチャネル層として機能する酸化物半導体層を形成するステップと、前記酸化物半導体層の上方にチャネル保護層を形成するステップと、上記評価方法を実行するステップとを含む。これにより、製造プロセスにおける酸化物半導体層の膜質の管理が可能になる。
また、本発明は、薄膜トランジスタとして実現することでもできる。その薄膜トランジスタは、例えば、基板上に形成される薄膜トランジスタであって、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを備え、上記評価方法によって特定された閾値電圧が１．５〜１．９Ｖ、又は、抵抗値が１０９〜１０１１Ωである。これにより、酸化物半導体層の電気特性に基づく判定が施された酸化物半導体ＴＦＴが実現される。
（実施の形態）
以下、本発明に係る薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタの実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
図１Ａは、本実施の形態における薄膜トランジスタの評価方法を実施する測定装置１０の構成を示すブロック図である。この測定装置１０は、マイクロ波光導電減衰法により、ＴＦＴ２１の製造プロセスにおける複数のタイミング（インライン検査）で、ＴＦＴ２１のチャネル層を構成する酸化物半導体を非接触で評価する。そのために、測定装置１０は、基板３０上に形成された酸化物半導体層に対して励起光及びマイクロ波を照射し、その励起光の照射により変化するマイクロ波の試料からの反射波の強度を検出する。なお、この測定装置１０は、基本的な構成は、特許文献１と同じであるが、以下に述べるように、各製造工程におけるＴＦＴ２１の評価を可能にするために、測定条件及び測定方法において、独自の工夫が付加されている。
基板３０は、ガラス基板等である。ＴＦＴ２１は、基板３０の表面に２次元状に配置するように形成された酸化物半導体ＴＦＴ（ＴＦＴとして完成されるまでの各製造工程における中間生成物を含む）である。なお、基板３０及びその上に形成されたＴＦＴ２１（その中間生成物を含む）を併せて、パネル２０と呼ぶ。パネル２０は、基板３０上に２次元状に複数のＴＦＴ２１が形成されて構成される、例えば、有機ＥＬディスプレイ用の駆動パネルであり、１つのディスプレイ用パネルだけでなく、複数のディスプレイ用（例えば、４面取り）パネルが含まれる。
測定装置１０は、図１Ａに示すように、パルスレーザ１１、マイクロ波発振器１２、導波アセンブリ１３、ミキサ１４、信号処理装置１５、コンピュータ１６、ステージコントローラ１７、及び、ＸＹステージ１８を備える。
パルスレーザ１１は、ＴＦＴ２１に照射する励起光を出力する光源であり、例えば、波長が５００ｎｍ以下（一例として、波長３４９ｎｍ）、パワーが１ｎＪ／ｐｕｌｓｅ〜１０μＪ／ｐｕｌｓｅ、パルス幅が５ｎｓｅｃ、ビーム径が１．５ｍｍのパルス状の紫外光を励起光として出射する半導体レーザ等である。なお、特許文献１の測定装置では、励起光のパルス幅は１５ｎｓｅｃであるが、このようなパルス幅では、後述する減衰時間τ１及びτ２と同じ時間オーダーとなる場合があり、測定精度が十分ではない。ＴＦＴ２１を測定対象として一定の測定精度を確保するには、数ｎｓｅｃ以下のパルス幅をもつ励起光が必要となる。よって、本実施の形態では、パルス幅は５ｎｓｅｃに設定されている。また、特許文献１の測定例では、パルスエネルギーは１μＪ／ｐｕｌｓｅであるが、本発明者らの検討では、ＴＦＴ２１を測定対象として一定の測定精度を確保するには、１μＪ／ｐｕｌｓｅよりも大きなパワーが望ましい。酸化物半導体層の劣化を防止することも考慮すると、パルスエネルギーは、好ましくは１〜２μＪ／ｐｕｌｓｅであり、１．４５μＪ／ｐｕｌｓｅ程度のときに最良の測定精度が得られている。
マイクロ波発振器１２は、ＴＦＴ２１の測定部位に照射するマイクロ波（電磁波）を出力する信号源である。このマイクロ波発振器１２は、１０ＧＨｚ以上の周波数のマイクロ波を出力する信号源が好ましく、本実施の形態では、周波数２６ＧＨｚのガンダイオード等である。
導波アセンブリ１３は、パルスレーザ１１から出力された励起光をＴＦＴ２１の測定部位に照射する機能と、マイクロ波発振器１２から出力されたマイクロ波を分岐させてミキサ１４のＬＯ入力端子とＴＦＴ２１に出力するとともに、ＴＦＴ２１の測定部位に照射されたマイクロ波の反射波を補足してミキサ１４のＲＦ入力端子に導く機能とを有するアセンブリである。この導波アセンブリ１３は、励起光の照射のために、図示されていないミラー、集光レンズ、導波管を有し、パルスレーザ１１から出力された励起光をミラーで反射させ、集光レンズによって集光させた後に、導波管を介してＴＦＴ２１の測定部位に照射させる。また、この導波アセンブリ１３は、上記マイクロ波の照射及び反射波の検出のために、図示されていない方向性結合器、マジックＴ、導波管を有する。これにより、導波アセンブリ１３は、マイクロ波発振器１２から出力されたマイクロ波を方向性結合器で２分岐させ、分岐後の一方の第１マイクロ波をマジックＴへ伝送するとともに他方の第２マイクロ波をミキサ１４のＬＯ入力端へ伝送する。そして、マジックＴに伝送された第１マイクロ波をマジックＴで２分岐させ、分岐後の一方の第１主マイクロ波を第１の導波管を通してＴＦＴ２１の測定部位（励起部を含む部分）に放射してその反射波を補足するとともに、分岐後の他方の第１副マイクロ波を第２の導波管を通してＴＦＴ２１の測定部位の近傍（励起光による励起部を含まない部分）に放射してその反射波を補足する。さらに、第１の導波管及び第２の導波管によってマジックＴに導かれた２つの反射波の差信号（反射波差信号）をマジックＴからミキサ１４のＲＦ入力端に伝送する。
ミキサ１４は、導波アセンブリ１３からの第２マイクロ波及び反射波差信号を混合することによって検波信号を出力する。この検波信号は、反射波差信号の強度（ＴＦＴ２１に照射された第１マイクロ波の反射波の強度）を表す信号であり、信号処理装置１５に取り込まれる。
信号処理装置１５は、ミキサ１４により検出された反射波差信号の強度の変化のピーク値（最大値）を検出し、その検出結果と反射波差信号の強度の変化を示す信号とをコンピュータ１６に伝送する装置である。より具体的には、信号処理装置１５は、コンピュータ１６からのタイミング信号の入力をトリガとして反射波差信号の変化を所定時間監視し、その間に得られる反射波差信号のレベルの最大値を反射波差信号の強度の変化のピーク値として検出する。ここで、信号処理装置１５は、反射波差信号に対して遅延処理を施す遅延回路を備え、遅延処理後の信号に対して所定のサンプリング周期（本実施の形態では、２．５ｎｓｅｃ）で信号強度を順次検出し、その検出値の変化から反射波差信号の強度の変化のピーク値を検出する。信号処理装置１５は、そのピーク値と、サンプリングした反射波差信号の信号強度とをコンピュータ１６に出力する。
コンピュータ１６は、ＣＰＵ、記憶部、入出力用インターフェース等を備え、ＣＰＵが所定のプログラムを実行することによって各種処理を実行する。たとえば、コンピュータ１６は、パルスレーザ１１及び信号処理装置１５に対して励起光の出力タイミングを表すタイミング信号を出力するとともに、信号処理装置１５によって検出される反射波差信号のピーク値及びサンプリングされた反射波差信号（時系列データ）を取り込んで記憶部に記録する。記録されたピーク値及び反射波差信号は、ＴＦＴ２１の評価に用いられる。
ステージコントローラ１７は、コンピュータ１６からの指令に従ってＸＹステージ１８の駆動を制御することにより、ＴＦＴ２１の測定部位についての位置決め制御を行う。
ＸＹステージ１８は、その上に載置されたパネル２０を水平面におけるＸ方向及びＹ方向に移動させる機構部であり、ステージコントローラ１７によって制御される。
なお、図１Ａでは図示が省略されているが、ＸＹステージ１８とパネル２０との間には、パネル２０を固定するための基板保持部等が置かれ、その上に、パネル２０が載置される。
以上のように構成された本実施の形態における測定装置１０によれば、マイクロ波光導電減衰法により、ＴＦＴ２１のチャネル層を構成する酸化物半導体層（酸化物半導体薄膜）の電気特性を測定することができる。図１Ｂは、図１Ａに示される測定装置１０によって得られるマイクロ波の反射率の時間変化を示す図である。測定装置１０では、酸化物半導体層が形成されたＴＦＴ２１（あるいは、その中間生成物）に励起光及びマイクロ波を照射し、励起光の照射により変化する酸化物半導体層からの反射波の最大値（図１Ｂの「ピーク値」）を測定した後、励起光の照射を停止し、停止後の反射波の反射率の変化が測定される。そのような測定により、反射率がピーク値からピーク値の１／ｅ（ｅは自然対数の底）に減衰するのに要する時間（図１Ｂの「減衰時間τ１」）、反射率がピーク値の１／ｅからピーク値の１／ｅ２に減衰するのに要する時間（図１Ｂの「減衰時間τ２」）、及び、反射率のピーク値（図１Ｂの「ピーク値」）を算出し、算出した減衰時間及びピーク値に基づいて、酸化物半導体層の閾値電圧及び抵抗値に関する判定を行うことができる。なお、上記２種類の減衰時間のうち、反射率がピーク値からピーク値の１／ｅに減衰するのに要する時間τ１はキャリアのライフタイム（キャリア寿命）である。また、減衰時間として、反射率がピーク値からピーク値の１／ｅ２に減衰するのに要する時間を含めてもよい。
つまり、本実施の形態における測定装置１０によって算出される減衰時間は、反射率が第１の値から第２の値に減衰するのに要する時間であり、具体的には、自然対数の底をｅとしたときに、反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、及び、反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間の少なくとも一つである。
このようなマイクロ波光導電減衰法の測定原理は次の通りである。
ＴＦＴ２１の酸化物半導体層に照射された励起光は、酸化物半導体層に吸収されて過剰キャリアを生成する。過剰キャリアの密度が増加すると、その消失速度も増え、キャリアの生成速度と消失速度とが等しくなったときに過剰キャリアの密度は一定のピーク値となる。このように過剰キャリアの生成と消失の速度が等しくなると飽和し、過剰キャリアの密度は一定の値を維持するようになるが、励起光の照射を停止すると、過剰キャリアの再結合及び消滅により、過剰キャリアが減少し、最終的には励起光を照射する前の値に戻る。
酸化物半導体層に照射されたマイクロ波は、酸化物半導体層の自由キャリアの密度で決まる抵抗率に基づいた反射率で反射される。励起光の照射によって過剰キャリアが生成されると酸化物半導体層の抵抗率が減少するため、それに伴ってマイクロ波の反射率が増加する。また励起光の照射が停止されると、過剰キャリアの数が減少するに従って抵抗率が上昇し、マイクロ波の反射率は減少する。
マイクロ波の反射波の強度は、励起光の照射により測定部位に生じる過剰キャリアの影響を受けるが、その影響の度合いは、測定部位における欠陥等の程度にも依存する。つまり、酸化物半導体層に照射されたマイクロ波の反射波の強度は、励起光の照射によって一時的に強くなった後に減衰するが、酸化物半導体層の欠陥等が多いほど、その反射波の強度のピーク値は小さくなり、その減衰時間（ライフタイム等）も短くなる。そのためＴＦＴ２１に照射したマイクロ波の反射波の強度は、ＴＦＴ２１の酸化物半導体層の電気特性（閾値電圧、抵抗値）の指標となる。後述するように、酸化物半導体層の閾値電圧は、反射率の減衰時間と比例する。また、酸化物半導体層の抵抗値は、反射波の強度のピーク値が大きいほど大きくなる正の相関を有し、反射率の減衰時間が大きいほど大きくなる正の相関を有する。よって、電気特性が既知の複数の試料を用いて予め測定値と電気特性（減衰時間と閾値電圧、減衰時間と抵抗値、ピーク値と抵抗値）との関係を特定しておき、その関係を参照することで、未知の試料に対して得られた測定値から電気特性（閾値電圧、抵抗値）を判定することができる。なお、判定とは、電気特性（閾値電圧、抵抗値）の特定、及び、電気特性（閾値電圧、抵抗値）が予め定められた範囲内の値であるか否かの判定（良品又は不良品の判定含む）の少なくとも一つである。
図２は、本実施の形態におけるＴＦＴ２１の製造プロセスの手順、及び、マイクロ波光導電減衰法による測定（以下、「μ−ＰＣＤ測定」ともいう）のタイミングの一例を示すフローチャートである。図３は、このような製造プロセスで完成されたＴＦＴ２１の積層構造を示す図である。
まず、基板３０上にゲート電極３１を形成する（Ｓ１０）。たとえば、基板３０としてガラス基板を準備し、基板３０上にＭｏ膜及びＣｕ膜を順に積層した金属膜をスパッタリング法によって成膜する。そして、フォトリソグラフィ及びウェットエッチングによって金属膜をパターニングすることにより、ゲート電極３１を形成する。ゲート電極３１の膜厚は、例えば、２０〜５００ｎｍである。
次に、ゲート電極３１を覆うように、基板３０上に、ゲート絶縁層３２を形成する（Ｓ１１）。たとえば、ゲート電極３１が形成された基板３０上にシリコン酸化膜又はシリコン窒化膜をプラズマＣＶＤ法によって成膜することで、ゲート絶縁層３２を形成する。ゲート絶縁層３２の膜厚は、例えば、５０〜３００ｎｍである。
次に、ゲート絶縁層３２上に、酸化物半導体層を成膜する（Ｓ１２）。たとえば、組成比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲット材を用い、酸素雰囲気でスパッタリングすることで、アモルファスＩｎＧａＺｎＯの酸化物半導体層を成膜する。酸化物半導体層の膜厚は、例えば、２０〜２００ｎｍである。
この酸化物半導体層の成膜後に、第１回目のマイクロ波光導電減衰法による測定を行う（Ｓ２１）。所望の電気特性をもった酸化物半導体層が成膜されているか否かを確認するためである。
次に、成膜した酸化物半導体層をフォトリソグラフィ及びウェットエッチングによってパターニングすることで、個々のＴＦＴ２１のチャネル層を構成する酸化物半導体層３３を形成する（Ｓ１３）。なお、本明細書では、酸化物半導体層の作製に関して、個々のＴＦＴのチャネル層を構成する酸化物半導体層の作製を「形成」と呼び、個々のＴＦＴ用にパターニングされる前の酸化物半導体層の作製を「成膜」と呼んでいる。
次に、酸化物半導体層３３を覆うように、ゲート絶縁層３２上にチャネル保護層３４を形成する（Ｓ１４）。たとえば、ゲート絶縁層３２及び酸化物半導体層３３上に、シリコン酸化膜をプラズマＣＶＤによって成膜することで、チャネル保護層３４を形成する。チャネル保護層３４の膜厚は、例えば、５０〜５００ｎｍである。
このチャネル保護層３４の形成後に、第２回目のマイクロ波光導電減衰法による測定を行う（Ｓ２２）。チャネル保護層３４の形成によって酸化物半導体層３３がダメージを受けていないかどうか、及び、続くアニール処理の前後で酸化物半導体層３３の電気特性が変化していないかどうかを確認するためである。
次に、酸化物半導体層３３の電気特性の安定性（閾値電圧のシフト等）を改善するために、アニール処理（第１のアニール処理の一例）を施す（Ｓ１５）。たとえば、アニール装置を用いて、これまで製造されたパネル２０（中間生成物）に対して、２５０℃〜４００℃で約１時間のアニール処理を施す。
このアニール処理の後に、第３回目のマイクロ波光導電減衰法による測定を行う（Ｓ２３）。アニール処理によって酸化物半導体層３３の電気特性が変化していないかどうかを確認するためである。
次に、チャネル保護層３４上に、互いに間隔をあけてソース電極３５ａ及びドレイン電極３５ｂを形成する（Ｓ１６）。具体的には、まず、フォトリソグラフィ及びドライエッチングによってチャネル保護層３４をエッチングすることにより、酸化物半導体層３３のソース領域及びドレイン領域として機能する領域上に、コンタクトホールを開口する。そして、このコンタクトホール内及びチャネル保護層３４上に、Ｍｏ膜、Ｃｕ膜及びＣｕＭｎ膜が順に堆積された金属膜をスパッタリングによって成膜し、フォトリソグラフィ及びウェットエッチングによって金属膜をパターニングすることで、ソース電極３５ａ及びドレイン電極３５ｂを形成する。ソース電極３５ａ及びドレイン電極３５ｂの膜厚は、例えば、１００〜５００ｎｍである。
次に、ソース電極３５ａ及びドレイン電極３５ｂを覆うように、チャネル保護層３４上に層間絶縁層３６を形成する（Ｓ１７）。たとえば、ソース電極３５ａ、ドレイン電極３５ｂ及びチャネル保護層３４上に、シリコン酸化膜をプラズマＣＶＤによって成膜することで、層間絶縁層３６を形成する。層間絶縁層３６の膜厚は、例えば、５０〜１０００ｎｍである。
この層間絶縁層３６の形成後に、第４回目のマイクロ波光導電減衰法による測定を行う（Ｓ２４）。層間絶縁層３６の形成によって酸化物半導体層３３がダメージを受けていないかどうか、及び、続くアニール処理の前後で酸化物半導体層３３の電気特性が変化していないかどうかを確認するためである。
最後に、ＴＦＴ２１の電気特性を安定化させるために、アニール処理（第２のアニール処理の一例）を施す（Ｓ１８）。たとえば、アニール装置を用いて、パネル２０に対して、２５０℃〜４００℃で約１時間のアニール処理を施す。
このアニール処理の後に、第５回目のマイクロ波光導電減衰法による測定を行う（Ｓ２５）。アニール処理によって酸化物半導体層３３の電気特性が変化していないかどうかを確認するためである。
以上のように、ＴＦＴ２１の製造プロセスにおいて、インラインで、かつ、非接触で、合計５回のマイクロ波光導電減衰法による測定を行うことで、成膜直後の酸化物半導体層がその後の製造工程においてダメージ等を受けて電気特性が変化していないかどうかを評価することができる。
なお、図３のフローチャートでは、酸化物半導体層の成膜後、及び、その後の２回のアニール処理の前後の合計５回の測定タイミングが例示されたが、このような測定タイミングに限定されるものではない。酸化物半導体層が成膜された後であれば、製造工程ごとに測定を行ってもよいし、酸化物半導体層へのダメージが少ないと予想される製造工程後の測定を省略してもよい。
図４は、本実施の形態におけるマイクロ波光導電減衰法によるパネル２０上の測定箇所を示す図である。本図において、パネル２０に描かれた縦線及び横線（図中の「ＧＭ／ＳＤ電極ライン」）は、ゲート電極３１、ソース電極３５ａ、ドレイン電極３５ｂ、及び、それらと接続される配線が形成される箇所を示している。
マイクロ波光導電減衰法による測定は、ゲート電極３１、ソース電極３５ａ及びドレイン電極３５ｂが形成される領域である電極形成領域２０ａではなく、ゲート電極３１、ソース電極３５ａ及びドレイン電極３５ｂが形成されない電極非形成領域２０ｂに対して行われるのが好ましい。これは以下のような理由による。
電極形成領域２０ａは、図３に示されたＴＦＴ２１を構成する全ての構成要素が形成される領域であり、基板３０、ゲート電極３１、ゲート絶縁層３２、酸化物半導体層３３、チャネル保護層３４、ソース電極３５ａ、ドレイン電極３５ｂ、及び、層間絶縁層３６が堆積される領域である。電極非形成領域２０ｂは、電極形成領域２０ａと同時進行で形成される領域であるが、図３に示されたＴＦＴ２１を構成する構成要素のうち、ゲート電極３１、ソース電極３５ａ及びドレイン電極３５ｂが形成されない領域であり、基板３０、ゲート絶縁層３２、酸化物半導体層３３、チャネル保護層３４、及び、層間絶縁層３６が堆積される領域である。マイクロ波光導電減衰法は、試料中の自由キャリア密度で決まる抵抗率に応じたマイクロ波の反射率が、励起光の照射前後でどのように変化するかを測定する手法であるが、電極形成領域２０ａのように金属やＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの導電性材料が堆積されていると、励起光照射前の時点で自由キャリア密度が十分高いために励起光を照射しても過剰キャリアがあまり励起されず、結果としてマイクロ波の反射率もあまり変化しない。従って、マイクロ波光導電減衰法における減衰時間やピーク値などの算出が困難になると考えられる。
この電極非形成領域２０ｂにおける酸化物半導体層３３に対してマイクロ波光導電減衰法による測定を行うことで、ＴＦＴ２１を構成する酸化物半導体層３３を評価できる。なお、金属やＩＴＯなどの導電性材料が堆積されていない領域であれば、パネル２０内のどの領域をマイクロ波光導電減衰法による測定領域としてもよいが、後述するようにＴＦＴ２１の製造工程で酸化物半導体層３３の膜厚や膜質が変化し得る領域を選択することが望ましい。
図５は、本実施の形態におけるＴＦＴの評価方法の手順を示すフローチャートである。言い換えると、図５は、図１Ａに示された測定装置１０のコンピュータ１６による制御手順及び処理を示している。
まず、測定箇所の位置決めを行う（位置決めステップＳ３０）。複数の測定箇所に対する測定を順に繰り返していく場合には、測定の対象箇所を変更する位置決めを行う。具体的には、コンピュータ１６は、ステージコントローラ１７にコマンドを与えることにより、酸化物半導体層３３の所望の測定部位に対してマイクロ波光導電減衰法による測定が行われるように、ＸＹステージ１８を移動させる。
次に、マイクロ波光導電減衰法による測定（μ−ＰＣＤ測定）を行う（測定ステップＳ３１）。つまり、測定対象の酸化物半導体層３３に励起光をパルス照射した場合における酸化物半導体層３３に照射しているマイクロ波の反射率の変化を測定する。具体的には、コンピュータ１６は、パルスレーザ１１及び信号処理装置１５に対して励起光の出力タイミングを表すタイミング信号を出力するとともに、信号処理装置１５によって検出される反射波差信号のピーク値及びサンプリングされた反射波差信号を取り込んで記憶部に記録する。
次に、測定ステップＳ３１での測定結果から、反射率の減衰時間及びピーク値の少なくとも一つを算出する（算出ステップＳ３２）。つまり、測定ステップＳ３１で得られた反射率の変化から、反射率がピーク値からピーク値の１／ｅに減衰するのに要する時間（ライフタイム）又は反射率がピーク値の１／ｅからピーク値の１／ｅ２に減衰するのに要する時間である減衰時間、及び、反射率のピーク値の少なくとも一つを算出する。具体的には、コンピュータ１６は、信号処理装置１５から取り込んで記憶部に記録した反射波差信号のピーク値及び反射波差信号の時系列データから、反射波差信号のピーク値を反射率のピーク値として算出し、反射率がピーク値からピーク値の１／ｅに、及び、反射率がピーク値の１／ｅからピーク値の１／ｅ２に減衰するのに要する時間である減衰時間を算出する。なお、減衰時間として、反射率がピーク値からピーク値の１／ｅ２に減衰するのに要する時間を用いてもよい。
つまり、算出ステップＳ３２で算出される減衰時間は、反射率が第１の値から第２の値に減衰するのに要する時間であり、具体的には、自然対数の底をｅとしたときに、反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、及び、反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間の少なくとも一つである。
最後に、算出ステップＳ３２での算出結果に基づいて、コンピュータ１６は、酸化物半導体層３３の閾値電圧及び抵抗値の少なくとも一つに関する判定を行う（判定ステップＳ３３）。たとえば、閾値電圧に関する判定では、閾値電圧の特定、及び、閾値電圧が予め定められた範囲内の値であるか否かの判定（良品又は不良品の判定含む）の少なくとも一つを行う。そのために、電気特性が既知の複数の試料を用いて予め減衰時間と閾値電圧との関係を特定しておき、その関係を参照することで、未知の試料に対して得られた減衰時間に基づいて酸化物半導体層３３の閾値電圧を判定することができる。同様に、抵抗値に関する判定についても、抵抗値の特定、及び、抵抗値が予め定められた範囲内の値であるか否かの判定（良品又は不良品の判定含む）の少なくとも一つを行う。そのために、電気特性が既知の複数の試料を用いて予め減衰時間又はピーク値と抵抗値との関係を特定しておき、その関係を参照することで、未知の試料に対して得られた減衰時間又はピーク値に基づいて酸化物半導体層３３の抵抗値を判定することができる。
なお、図５に示されるフローチャートでは、反射率の減衰時間及びピーク値を算出し、それらに基づいて酸化物半導体層の閾値電圧及び抵抗値の両方の電気特性が判定されたが、パネル２０の製造工程においては、必ずしも全てのパラメータを算出して全ての電気特性を判定する必要はない。評価のために許容された時間と精度とのトレードオフの下で、少なくとも一つのパラメータ（２種類の減衰時間のいずれか、又は、ピーク値）を算出し、少なくとも一つの電気特性（閾値電圧又は抵抗値）が判定されればよい。
次に、マイクロ波光導電減衰法による測定例を説明する。
測定対象のＴＦＴは、次の通りである。
ゲート電極材料をガラス基板上に成膜した後、ゲート電極３１の形成のためのエッチング加工時に、マイクロ波光導電減衰法での測定箇所においてもゲート電極材料のエッチング処理を行い、ゲート絶縁層３２の形成後、アモルファスの酸化物半導体層（ＩｎＧａＺｎＯ）を下記の条件で成膜した。
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ４
基板温度：室温
酸化物半導体層の膜厚：６０ｎｍ
酸素添加量：Ｏ２／（Ａｒ＋Ｏ２）＝５％
上記以降の製造工程での電極形成時においても、マイクロ波光導電減衰法での測定箇所では電極材料のエッチング処理を行い、チャネル保護層３４及び層間絶縁層３６のみを積層させた。つまり、導電性材料を積層させない状態で、各工程後でマイクロ波光導電減衰法による評価を行った。
その他のＴＦＴの各層の材料及び膜厚は、図２及び図３を用いて説明した通りである。
また、マイクロ波光導電減衰法による測定の条件（レーザによる励起光の条件）は、次の通りである。
レーザ波長：３４９ｎｍ
パルス幅：５ｎｓｅｃ
パルスエネルギー：１ｎＪ／ｐｕｌｓｅ〜１０μＪ／ｐｕｌｓｅ
ビーム径：１．５ｍｍφ
以上の測定条件の下で得られたマイクロ波光導電減衰法による測定結果は、図６Ａ、図６Ｂ、図７Ａ、図７Ｂ、図７Ｃに示される通りである。なお、ここでは、測定箇所の近傍に配置した電気特性が予め既知のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ；評価用素子）の電気特性と、マイクロ波光導電減衰法での測定結果とが示されている。
図６Ａは、酸化物半導体層の閾値電圧が既知の複数のＴＦＴを対象としてマイクロ波光導電減衰法による測定を行って得られた測定結果（反射率の減衰時間τ１と酸化物半導体層の閾値電圧との関係）を示す図である。減衰時間τ１は、反射率がピーク値からピーク値の１／ｅに減衰するのに要する時間（ライフタイム）である。図６Ｂは、酸化物半導体層の閾値電圧が既知の複数のＴＦＴを対象としてマイクロ波光導電減衰法による測定を行って得られた測定結果（反射率の減衰時間τ２と酸化物半導体層の閾値電圧との関係）を示す図である。減衰時間τ２は、反射率がピーク値の１／ｅからピーク値の１／ｅ２に減衰するのに要する時間である。
図６Ａから分かるように、反射率の減衰時間τ１と酸化物半導体層の閾値電圧とは比例する。同様に、図６Ｂから分かるように、反射率の減衰時間τ２と酸化物半導体層の閾値電圧とは比例する。ここで、減衰時間τ１に比べ、減衰時間τ２は、約１０倍大きな値であり、かつ、広い時間範囲において分布している。よって、減衰時間τ１よりも減衰時間τ２のほうが、閾値電圧への依存性が高く、閾値電圧の評価に用いるパラメータとして優れているといえる。
反射率の減衰時間と酸化物半導体層の閾値電圧に関して、このような相関が得られるのは次の理由と考えられる。つまり、酸化物半導体層の閾値電圧は、酸化物半導体層中又は界面での、キャリアのトラップ準位密度に依存することが知られている。一方、マイクロ波光導電減衰法は、酸化物半導体層中に励起された過剰キャリアがトラップ準位等で再結合し減衰する過程を評価する手法であり、励起光の照射後における酸化物半導体層からの反射波の強度の減衰は、酸化物半導体層中又は界面でのトラップ準位密度に大きく依存する。従って、酸化物半導体層の閾値電圧と反射率の減衰時間とは正の相関関係、より特定的には、比例すると推測される。
なお、酸化物半導体層の閾値電圧は、酸化物半導体層だけではなく、ゲート絶縁層、チャネル保護層、及び、層間絶縁層からの水素拡散等の影響よっても変化する。特許文献１での評価は、ガラス基板の表面に成膜された酸化物半導体薄膜に対するマイクロ波光導電減衰法による評価であり、そのサンプル構造においては酸化物半導体薄膜単体としてのキャリア移動度を評価できるが、積層構造であるＴＦＴ実構造で決定される閾値電圧の定量的評価には適していない。本実施の形態によれば、ガラス基板の表面と酸化物半導体層との間にゲート絶縁層を含むＴＦＴ実構造に対する評価が可能であり、移動度等の膜物性だけではなく、閾値電圧というＴＦＴの電気特性を評価することが可能となる。
図７Ａは、酸化物半導体層の抵抗値が既知の複数のＴＦＴを対象としてマイクロ波光導電減衰法による測定を行って得られた測定結果（反射率の減衰時間τ１と酸化物半導体層の抵抗値との関係）を示す図である。図７Ｂは、酸化物半導体層の抵抗値が既知の複数のＴＦＴを対象としてマイクロ波光導電減衰法による測定を行って得られた測定結果（反射率の減衰時間τ２と酸化物半導体層の抵抗値との関係）を示す図である。図７Ｃは、酸化物半導体層の抵抗値が既知の複数のＴＦＴを対象としてマイクロ波光導電減衰法による測定を行って得られた測定結果（反射率のピーク値と酸化物半導体層の抵抗値との関係）を示す図である。なお、図７Ａ〜図７Ｃでは、抵抗値の一例として、シート抵抗（Ｏｈｍ／Ｓｈｅｅｔ）がプロットされている。本明細書では、「抵抗値」は、広い意味での抵抗値であり、酸化物半導体層の膜厚、幅、長さが一定条件下で固定されている場合における抵抗、シート抵抗、及び、抵抗率を含む意味である。
図７Ａ及び図７Ｂから分かるように、酸化物半導体の抵抗値と反射率の減衰時間τ１及びτ２とは、抵抗値が大きいほど減衰時間τ１及びτ２が大きくなるという正の相関を有する。同様に、図７Ｃから分かるように、酸化物半導体の抵抗値と反射率のピーク値とは、抵抗値が大きいほどピーク値が大きくなるという正の相関を有する。なお、図７Ａ〜図７Ｃにおいて、抵抗値が１０９〜１０１１Ωに分布する試料はＴＦＴとして正常に動作する試料であるが、抵抗値が１０３〜１０５Ωに分布する試料はＴＦＴとして正常に動作しない試料である。
反射率の減衰時間と酸化物半導体層の抵抗値に関して、図７Ａ及び図７Ｂに示されるような相関が得られるのは次の理由と考えられる。つまり、抵抗値が小さい（つまり、自由キャリアの密度が高い）場合には、酸化物半導体層に、自由キャリアの供給源となっている欠陥準位が多く存在していると考えられる。そのため、励起光で励起された過剰キャリアの欠陥準位での再結合の割合が多くなり、減衰時間が小さくなると考えられる。
また、反射率のピーク値と酸化物半導体層の抵抗値に関して、図７Ｃに示されるような相関が得られるのは次の理由と考えられる。つまり、マイクロ波の反射率は、上述したように、自由キャリアの密度で定まる抵抗率が減少すると増加する。しかしながら、図７Ｃで示されるグラフは、抵抗値が減少すると反射率のピーク値が減少するという結果を示している。これは、測定装置１０で得られるピーク値が単純な反射率を示しているのではなく、励起光の照射前後での反射率の変化を見ている（差動検出をしている）ためである。つまり、抵抗値が低い（つまり、自由キャリアの密度が高い）場合には、既に自由キャリアがある程度多く存在しているため、励起光を照射しなくても反射率自体は高くなるが、励起光を照射した際に励起できる過剰キャリアの絶対数が少なくなるため、励起光を照射しても反射率にあまり変化が現れない。結果として、差動検出として得られるピーク値は低い値となる。
このような抵抗値の評価により、チャネル保護層、あるいは、さらに層間絶縁層が積層された状態においても、酸化物半導体層の抵抗値を評価することが可能であるため、各成膜工程及びアニール工程が酸化物半導体層の抵抗値に及ぼす影響の評価を、非破壊で、かつ、非接触で行うことができる。
なお、図６Ａ、図６Ｂ、図７Ａ、図７Ｂ、図７Ｃに示された測定結果から分かるように、ＴＦＴとして正常に動作する試料の閾値電圧の一例は、１．５〜１．９Ｖであり、抵抗値の一例は、１０９〜１０１１Ωである。よって、本実施の形態における酸化物半導体ＴＦＴの評価方法によって良品と判定されるＴＦＴの一例は、チャネル層として機能する酸化物半導体層と、酸化物半導体層の上方に形成されたチャネル保護層とを備え、上記評価方法によって特定された閾値電圧が１．５〜１．９Ｖ、又は、抵抗値が１０９〜１０１１Ωである。
以上のように、本実施の形態によれば、酸化物半導体薄膜単体を対象とするのではなく、酸化物半導体ＴＦＴを対象として、マイクロ波の反射率の減衰時間及びピーク値から、酸化物半導体層の閾値電圧及び抵抗値という電気特性を評価することができる。このような測定が可能になった要因の一つとして、酸化物半導体ＴＦＴに照射する励起光のパルス幅が短いことが挙げられる。
つまり、上述したように、特許文献１の測定装置では、励起光のパルス幅は１５ｎｓｅｃである。しかしながら、本実施の形態では、励起光のパルス幅を５ｎｓｅｃにしている。ポリシリコン等の結晶性半導体薄膜の場合、マイクロ波光導電減衰法での減衰時間はｐｓｅｃオーダーで非常に短いが、アモルファスの酸化物半導体層の減衰時間τ１及びτ２は、一般的に、それぞれ、数十ｎｓｅｃ〜数百ｎｓｅｃ、数十ｎｓｅｃ〜数μｓｅｃとなる。酸化物半導体の評価においては、励起光のパルス幅を１５ｎｓｅｃとしたのでは、実測で得られる減衰時間τ１及びτ２と同じ時間オーダーとなる場合があり、測定精度が十分ではない場合が生じる。そのために、励起光のパルス幅として、数ｎｓｅｃ以下が好ましいと考えられる。
なお、他の測定条件を含めた良好な測定条件と測定結果の一例は、以下の通りである。つまり、以下の測定条件で測定した場合に、良好なＴＦＴ特性が得られる減衰時間τ１及びτ２の数値範囲は、以下の通りであった。
＜減衰時間τ１及びτ２の数値範囲＞
２０ｎｓｅｃ＜τ１＜１００ｎｓｅｃ
８０ｎｓｅｃ＜τ２＜１５００ｎｓｅｃ
＜測定条件＞
レーザ波長：３４９ｎｍ
パルス幅：５ｎｓｅｃ
パルスエネルギー：１．４５μＪ／ｐｕｌｓｅ
サンプリング間隔：２．５ｎｓｅｃ
なお、測定条件が変わると、良好なＴＦＴ特性が得られる減衰時間τ１及びτ２の数値範囲も変動する。
次に、本実施の形態におけるマイクロ波光導電減衰法による酸化物半導体ＴＦＴの測定箇所について、説明する。つまり、図５のフローチャートにおける位置決めステップＳ３０によって決定される測定箇所について説明する。
（１）スパッタターゲットの位置に依存した測定箇所の位置決め例
図８Ａ及び図８Ｂは、本実施の形態におけるマイクロ波光導電減衰法による測定の対象箇所の一例を示す図であり、特に、酸化物半導体層を成膜するためのスパッタターゲットの位置に依存した測定箇所の位置決め例を示す図である。ここには、パネル２０（あるいは、基板３０）の位置と、図２に示される酸化物半導体層の成膜ステップＳ１２でのスパッタリング法におけるターゲット（酸化物半導体スパッタターゲット４０）の位置と、順次に切り替える対象となる測定箇所（Ｘで示される箇所）が示されている。なお、図８Ａは、スパッタターゲットが円筒ターゲットである場合の測定箇所の例を示し、図８Ｂは、スパッタターゲットがプレーナターゲットである場合の測定箇所の例を示している。
このように、酸化物半導体層は、基板３０上において、一定の間隔をおいて並ぶ複数の短冊状の領域をターゲットとするスパッタ法によって形成される。よって、位置決めステップＳ３０では、それら複数の短冊状の領域、及び、それら複数の短冊状の領域の並びにおける隣接した領域で挟まれる領域のそれぞれに対して、測定、パラメータの算出、及び、判定（図５のステップＳ３１〜Ｓ３３）が行われるように、マイクロ波光導電減衰法による測定の対象箇所を、順次、変更していく。これにより、スパッタターゲットの位置に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
（２）酸化物半導体層の膜厚及び／又は膜質に依存した測定箇所の位置決め例
図９Ａは、本実施の形態におけるマイクロ波光導電減衰法による測定の対象箇所の一例を示す図であり、特に、酸化物半導体層の膜厚及び／又は膜質に依存した測定箇所の位置決め例を示す図である。ここには、酸化物半導体層の膜厚（又は、膜質）が位置によって徐々に変化していく様子（分布）と、順次に切り替える対象となる測定箇所（Ｘで示される箇所）が示されている。図９Ａにおいて、濃度が濃い箇所ほど、膜厚が厚い（あるいは、膜質が悪い）ことを示している。
このような分布をもつと予想される領域については、位置決めステップＳ３０では、測定の対象箇所として、酸化物半導体層の膜厚が厚くなっていく、酸化物半導体層の膜厚が薄くなっていく、酸化物半導体層の膜質が悪くなっていく、及び、酸化物半導体層の膜質が良くなっていく、の少なくとも一つの傾向をもって並ぶ複数の対象箇所に対して、測定、パラメータの算出、及び、判定（図５のステップＳ３１〜Ｓ３３）が行われるように、マイクロ波光導電減衰法による測定の対象箇所を、順次、変更していく。これにより、酸化物半導体層の膜厚及び／又は膜質に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
なお、ゲート絶縁層、チャネル保護層、又は層間絶縁層の膜厚及び／又は膜質に依存した測定箇所の位置決めを、上記のような酸化物半導体層の膜厚及び／又は膜質に依存した測定箇所の位置決め例と同様に行ってもよい。これにより、ゲート絶縁層、チャネル保護層、又は層間絶縁層の膜厚及び／又は膜質に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
（３）アニール処理における温度分布に依存した測定箇所の位置決め例
図９Ｂは、本実施の形態におけるマイクロ波光導電減衰法による測定の対象箇所の一例を示す図であり、特に、アニール処理における温度分布に依存した測定箇所の位置決め例を示す図である。ここには、図２のアニール処理Ｓ１５及びＳ１８におけるパネル２０の平面的な温度分布と、順次に切り替える対象となる測定箇所（Ｘで示される箇所）が示されている。図９Ｂにおいて、濃度が濃い箇所ほど、温度が高いことを示している。
このような温度分布をもつと予想されるパネル２０については、位置決めステップＳ３０では、薄膜トランジスタに対するアニール処理における温度が高くなっていく、又は、低くなっていく傾向をもって並ぶ複数の対象箇所に対して、測定、パラメータの算出、及び、判定（図５のステップＳ３１〜Ｓ３３）が行われるように、マイクロ波光導電減衰法による測定の対象箇所を、順次、変更していく。これにより、アニール処理における温度分布に依存した酸化物半導体層の電気特性の変化・ばらつき等を評価できる。
以上のように、本実施の形態における薄膜トランジスタの評価方法によれば、酸化物半導体薄膜単体を対象とするのではなく、チャネル保護層、さらには層間絶縁層を有する酸化物半導体ＴＦＴ及びその中間生成物を対象として、非接触で、マイクロ波の反射率の減衰時間及びピーク値から、酸化物半導体層の閾値電圧及び抵抗値という電気特性を評価することができる。よって、酸化物半導体ＴＦＴの製造工程（つまり、パネルの量産工程）の中に、マイクロ波光導電減衰法による測定を組み入れ、酸化物半導体ＴＦＴの評価を行うことができるので、酸化物半導体ＴＦＴの製造と品質管理とを並行して行うことができる。
以上、本発明の薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
たとえば、薄膜トランジスタの製造における測定タイミングとしては、図２に示されたタイミングに限定されるものではなく、酸化物半導体層が成膜された後であれば、少なくとも１回、マイクロ波光導電減衰法による測定が実施されればよい。製造工程においてすくなくとも１回の測定を行うことで、パネル２０の平面的な位置に依存した酸化物半導体層に品質のばらつき、及び、他のパネルの品質との差等を評価できる。
また、上記実施の形態では、ＴＦＴの評価方法として、閾値電圧及び抵抗値の判定が行われたが、他の特性、例えば、キャリア移動度、Ｓ値（サブスレショルド特性）、反射率の減衰曲線を近似曲線で表したときのフィッティングパラメータ等の算出及び判定も併せて行ってもよい。
本発明は、酸化物半導体層を有するＴＦＴの評価方法及び製造方法として、例えば、ディスプレイパネルの量産工程に組み込んだ、マイクロ波光導電減衰法による非接触のＴＦＴ評価方法として、利用できる。
１０ 測定装置
１１ パルスレーザ
１２ マイクロ波発振器
１３ 導波アセンブリ
１４ ミキサ
１５ 信号処理装置
１６ コンピュータ
１７ ステージコントローラ
１８ ＸＹステージ
２０ パネル
２０ａ 電極形成領域
２０ｂ 電極非形成領域
２１ ＴＦＴ
３０ 基板
３１ ゲート電極
３２ ゲート絶縁層
３３ 酸化物半導体層
３４ チャネル保護層
３５ａ ソース電極
３５ｂ ドレイン電極
３６ 層間絶縁層
４０ 酸化物半導体スパッタターゲット

Claims (19)

  1. 基板上に形成された薄膜トランジスタの評価方法であって、
    前記薄膜トランジスタは、少なくとも、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを有し、
    前記評価方法は、
    前記酸化物半導体層に励起光をパルス照射した場合における前記酸化物半導体層に照射しているマイクロ波の反射率の変化を測定する測定ステップと、
    前記測定ステップで得られた前記反射率の変化から、前記反射率が第１の値から第２の値に減衰するのに要する時間である減衰時間を算出する算出ステップと、
    前記算出ステップで算出された減衰時間に基づいて、前記酸化物半導体層の閾値電圧に関する判定を行う判定ステップと
    を含む薄膜トランジスタの評価方法。
  2. 前記減衰時間は、自然対数の底をｅとしたときに、
    前記反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、
    前記反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、又は、
    前記反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間である
    請求項１記載の薄膜トランジスタの評価方法。
  3. 前記閾値電圧に関する判定は、前記閾値電圧の特定、及び、前記閾値電圧が予め定められた範囲内の値であるか否かの判定の少なくとも一つである
    請求項１又は２記載の薄膜トランジスタの評価方法。
  4. 前記判定ステップでは、予め算出された減衰時間と閾値電圧との関係を参照することで、前記算出ステップで算出された前記減衰時間に対応する前記酸化物半導体層の閾値電圧を特定する
    請求項１〜３のいずれか１項に記載の薄膜トランジスタの評価方法。
  5. 基板上に形成された薄膜トランジスタの評価方法であって、
    前記薄膜トランジスタは、少なくとも、チャネル層として機能する酸化物半導体層と、前記酸化物半導体層の上方に形成されたチャネル保護層とを有し、
    前記評価方法は、
    前記酸化物半導体層に励起光をパルス照射した場合における前記酸化物半導体層に照射しているマイクロ波の反射率の変化を測定する測定ステップと、
    前記測定ステップで得られた前記反射率の変化から、前記反射率が第１の値から第２の値に減衰するのに要する時間である減衰時間、又は、前記反射率のピーク値を算出する算出ステップと、
    前記算出ステップで算出された減衰時間又はピーク値に基づいて、前記酸化物半導体層の抵抗値に関する判定を行う判定ステップと
    を含む薄膜トランジスタの評価方法。
  6. 前記減衰時間は、自然対数の底をｅとしたときに、
    前記反射率がピーク値から前記ピーク値の１／ｅに減衰するのに要する時間、
    前記反射率が前記ピーク値の１／ｅから前記ピーク値の１／ｅ２に減衰するのに要する時間、又は、
    前記反射率が前記ピーク値から前記ピーク値の１／ｅ２に減衰するのに要する時間である
    請求項５記載の薄膜トランジスタの評価方法。
  7. 前記抵抗値に関する判定は、前記抵抗値の特定、及び、前記抵抗値が予め定められた範囲内の値であるか否かの判定の少なくとも一つである
    請求項５又は６記載の薄膜トランジスタの評価方法。
  8. 前記判定ステップでは、予め算出された減衰時間又はピーク値と抵抗値との関係を参照することで、前記算出ステップで算出された前記減衰時間又は前記ピーク値に対応する前記酸化物半導体層の抵抗値を特定する
    請求項６又は７記載の薄膜トランジスタの評価方法。
  9. 前記薄膜トランジスタは、前記チャネル保護層の形成後に、前記チャネル保護層を安定化させるための第１のアニール処理が施され、
    前記測定ステップは、前記第１のアニール処理の後に行われる
    請求項１〜８のいずれか１項に記載の薄膜トランジスタの評価方法。
  10. 前記薄膜トランジスタは、さらに、前記チャネル保護層の上方に形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の上方に形成された層間絶縁層とを有し、
    前記測定ステップは、前記層間絶縁層の形成後に行われる
    請求項１〜９のいずれか１項に記載の薄膜トランジスタの評価方法。
  11. 前記薄膜トランジスタは、前記層間絶縁層の形成後に、前記層間絶縁層を安定化させるための第２のアニール処理が施され、
    前記測定ステップは、前記第２のアニール処理の後に行われる
    請求項１０記載の薄膜トランジスタの評価方法。
  12. さらに、前記測定ステップによる測定の対象箇所を変更する位置決めステップを含み、
    前記測定ステップによる測定、前記算出ステップによる算出、及び、前記判定ステップにおける判定は、前記位置決めステップで変更された対象箇所に対して行われる
    請求項１〜１１のいずれか１項に記載の薄膜トランジスタの評価方法。
  13. 前記酸化物半導体層は、前記基板上において、一定の間隔をおいて並ぶ複数の短冊状の領域をターゲットとするスパッタ法によって形成され、
    前記位置決めステップでは、前記複数の短冊状の領域及び前記複数の短冊状の領域の並びにおける隣接した領域で挟まれる領域のそれぞれに対して、前記測定ステップによる測定が行われるように、前記測定の対象箇所を変更する
    請求項１２記載の薄膜トランジスタの評価方法。
  14. 前記位置決めステップでは、前記測定の対象箇所として、前記酸化物半導体層の膜厚が厚くなっていく、前記酸化物半導体層の膜厚が薄くなっていく、前記酸化物半導体層の膜質が悪くなっていく、及び、前記酸化物半導体層の膜質が良くなっていく、の少なくとも一つの傾向をもって並ぶ複数の対象箇所を順に切り替えていく
    請求項１２記載の薄膜トランジスタの評価方法。
  15. 前記位置決めステップでは、前記測定の対象箇所として、前記薄膜トランジスタに対するアニール処理における温度が高くなっていく、又は、低くなっていく傾向をもって並ぶ複数の対象箇所を順に切り替えていく
    請求項１２記載の薄膜トランジスタの評価方法。
  16. 前記マイクロ波の周波数は、１０ＧＨｚ以上である
    請求項１〜１５のいずれか１項に記載の薄膜トランジスタの評価方法。
  17. 前記励起光の波長は、５００ｎｍ以下である
    請求項１〜１６のいずれか１項に記載の薄膜トランジスタの評価方法。
  18. 薄膜トランジスタの製造方法であって、
    基板上にチャネル層として機能する酸化物半導体層を形成するステップと、
    前記酸化物半導体層の上方にチャネル保護層を形成するステップと、
    請求項１〜８のいずれか１項に記載の評価方法を実行するステップと
    を含む薄膜トランジスタの製造方法。
  19. 基板上に形成される薄膜トランジスタであって、
    チャネル層として機能する酸化物半導体層と、
    前記酸化物半導体層の上方に形成されたチャネル保護層とを備え、
    請求項１〜８のいずれか１項に記載の評価方法によって特定された閾値電圧が１．５〜１．９Ｖ、又は、抵抗値が１０９〜１０１１Ωである
    薄膜トランジスタ。
JP2015535295A 2013-09-03 2014-06-25 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ Active JP6082950B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013182256 2013-09-03
JP2013182256 2013-09-03
PCT/JP2014/003395 WO2015033499A1 (ja) 2013-09-03 2014-06-25 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP6082950B2 true JP6082950B2 (ja) 2017-02-22
JPWO2015033499A1 JPWO2015033499A1 (ja) 2017-03-02

Family

ID=52628003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535295A Active JP6082950B2 (ja) 2013-09-03 2014-06-25 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ

Country Status (3)

Country Link
US (1) US10230003B2 (ja)
JP (1) JP6082950B2 (ja)
WO (1) WO2015033499A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016016776A1 (ja) * 2014-07-31 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
CN109155264A (zh) * 2016-04-27 2019-01-04 株式会社神户制钢所 氧化物半导体薄膜的品质评价方法及上述氧化物半导体薄膜的品质管理方法以及使用该品质评价方法的半导体的制造装置
JP6250855B1 (ja) * 2016-04-27 2017-12-20 株式会社神戸製鋼所 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213603B1 (ko) * 1994-12-28 1999-08-02 가나이 쯔또무 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판
HU227170B1 (en) * 2000-02-17 2010-09-28 Semilab Felvezetoe Fiz Lab Rt Surface passivation method and arrangement for measuring life time of minority carrier of semiconductors
US6534774B2 (en) * 2000-09-08 2003-03-18 Mitsubishi Materials Silicon Corporation Method and apparatus for evaluating the quality of a semiconductor substrate
JP2008177387A (ja) * 2007-01-19 2008-07-31 Fujifilm Corp 放射線画像検出装置
JP2008177476A (ja) 2007-01-22 2008-07-31 Sharp Corp 半導体評価方法、半導体評価装置、半導体デバイス製造方法、および半導体デバイス製造装置
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR20120000499A (ko) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP5814558B2 (ja) 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP2013030542A (ja) 2011-07-27 2013-02-07 Panasonic Liquid Crystal Display Co Ltd 非晶質半導体膜の評価方法、及び半導体装置の製造方法
US9261609B2 (en) * 2012-08-20 2016-02-16 General Electric Company Apparatus and methods for charge collection control in radiation detectors

Also Published As

Publication number Publication date
JPWO2015033499A1 (ja) 2017-03-02
US10230003B2 (en) 2019-03-12
WO2015033499A1 (ja) 2015-03-12
US20160197198A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
JP5798669B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP5814558B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP6082950B2 (ja) 薄膜トランジスタの評価方法、製造方法、及び、薄膜トランジスタ
JP6152348B2 (ja) 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
KR20120002459A (ko) 산화물 반도체 박막의 평가 방법 및 산화물 반도체 박막의 품질 관리 방법
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
US20150355095A1 (en) Method for evaluating oxide semiconductor thin film, and method for quality control of oxide semiconductor thin film
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
TWI652749B (zh) A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film
KR20140012602A (ko) 박막 트랜지스터의 반도체층용 박막의 형성에 사용되는 타깃 조립체의 품질 평가 방법
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP5961314B2 (ja) 酸化物半導体薄膜の膜質管理方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置
JP2020092116A (ja) 薄膜トランジスタのストレス耐性の予測方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6082950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113