JP2017212318A - 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法 - Google Patents

Abstract

【課題】酸化物半導体薄膜の表面に保護膜を有する積層体の、酸化物半導体薄膜の不良及び酸化物半導体薄膜の品質を、正確、かつ、簡便に評価すると共に、ＴＦＴの品質も適切に管理できる方法を提供する。
【解決手段】保護膜４５を有する酸化物半導体薄膜２０ｂに励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の照射した部位からの反射波の最大値を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップと、に基づいて非接触式方法によって測定する。
【選択図】図４

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」という）に好適な半導体層用酸化物（以下、「酸化物半導体薄膜」という）の表面に保護膜を有する積層体の品質評価方法、及び該酸化物半導体薄膜の品質管理方法に関する。詳細には、酸化物半導体薄膜の膜中欠陥や該酸化物半導体薄膜の表面に形成される保護膜との界面欠陥に起因する不良を、接触式方法、または非接触式方法により測定し、該積層体の品質を評価する技術、及び保護膜を有する酸化物半導体薄膜の品質管理方法に関する。

非晶質酸化物半導体薄膜は高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できる。そのため非晶質酸化物半導体薄膜は、大型・高解像度・高速駆動が要求される次世代ディスプレイや、透明ディスプレイやフレキシブルディスプレイに用いられる耐熱性の低い樹脂基板などへの適用が期待されている。

酸化物半導体薄膜のなかでも特に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）からなるアモルファス酸化物半導体薄膜（以下、「ＩｎＧａＺｎＯ」、または「ＩＧＺＯ」ということがある。）は、非常に高いキャリア移動度を有するため、好ましく用いられている。

しかしながら、酸化物半導体薄膜は、成膜工程、およびその後の熱処理に起因して電子状態が変化し、ＴＦＴの品質に影響を及ぼすことが知られている。例えば、成膜工程で生じる格子欠陥や膜中の水素に起因して、ＴＦＴ特性を支配するキャリア濃度が大きく変化し、ＴＦＴ特性にばらつきが生じやすい。そのため、表示装置などの製造工程においては、酸化物半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整してＴＦＴの品質管理を行うことが、生産性向上の観点からは重要となる。

本発明者らは、電極付けすることなく、非接触式方法で、酸化物半導体薄膜の移動度を評価する方法として、特許文献１にマイクロ波光導電減衰法（以下、「μ−ＰＣＤ法」ということがある）により、酸化物半導体薄膜の移動度を定性的または定量的に評価する方法を開示している。

ところで、酸化物半導体薄膜を用いたＴＦＴでは、トランジスタ特性として基本的な移動度だけでなく、輝度ムラ、色飛び、表示不良などの製品不良を抑制することが重要となる。そのためにはこれら製品不良の原因となる光照射や電圧印加などのストレスに対する耐性（以下、「ストレス耐性」ということがある）に優れていることも要求される。ストレス耐性とは、トランジスタ等の半導体素子に、例えば光を照射し続けたり、ゲート電圧を印加し続けたりするなどのストレスを加えても、良好な特性を有することを意味する。

ストレス耐性の一つとして、ドレイン電流−ゲート電圧特性（以下、「Ｉ−Ｖ特性」ということがある）において、しきい値電圧（Ｖ_th：Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ）がシフトしないこと、すなわち、ストレス印加前後のＶ_thの変化量（以下、「ΔＶ_th」ということがある）が小さいことが挙げられる。例えば有機ＥＬディスプレイでは、有機ＥＬ素子を発光させる間、駆動ＴＦＴのゲート電極に正電圧（以下、「正バイアス」ということがある。）が印加され続けることになる。そのため、Ｖ_thが変化し、スイッチング特性が変化することが問題となっている。液晶テレビでは、バックライトからの光がＴＦＴに照射されることになる。そのため負電圧（以下、「負バイアス」ということがある。）に加えて光照射が継続され続けると、Ｖ_thが変化し、スイッチング特性が変化することが問題となっている。

更に正バイアスに関連するストレス耐性として、ＴＦＴのＶ_thが適正な範囲内に抑えられていることも必要である。Ｖ_thの値がマイナスの値をとると、ゲート電圧を印加していないときに電流が流れてしまうため、消費電力が増える。一方、Ｖ_thの正の値が大きすぎると、ＴＦＴの動作に大きな電圧が必要になる。

このようにスイッチング特性が変化すると、表示装置自体の信頼性低下を招くため、ストレス耐性の向上が切望されている。

また上記以外にも、ＴＦＴ特性に大きな違いが生じるプロセス条件が報告されている。例えば非特許文献１には、上記ＴＦＴに用いられるゲート絶縁膜の種類によって、酸化物半導体薄膜をアニールした後の当該酸化物半導体の膜中の電子状態が変化し、その結果、ＴＦＴの特性に大きな影響を及ぼすことが開示されている。

更に特許文献２には酸化物半導体薄膜の品質評価方法として、μ−ＰＣＤ法を用いる技術が開示されている。

特開２０１２−３３８５７号公報 国際公開第２０１６／００９８６８号パンフレット

Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．１１２、１１４５１５（２０１２）

ＴＦＴの材料開発においては、要求される特性に応じて酸化物半導体の組成や含有量等を変更するだけでなく、成膜温度や雰囲気などの成膜条件、更にはその後の工程の処理条件など（以下、これらをまとめて「製造条件」ということがある）も最適化する必要がある。最適な組み合わせを検討する際には、酸化物半導体薄膜のストレス耐性を評価する必要があるが、従来はＴＦＴを実際に作製してからストレス耐性を評価していた。そのため、ストレス耐性に影響を及ぼす酸化物半導体薄膜の製造条件を突き止めるためには、多くの時間とコストを要していた。そこで、ストレス耐性を正確、かつ簡便に評価する技術が求められている。

酸化物半導体薄膜の品質管理手法として本発明者らは、ＴＦＴの製造工程の任意の２工程間の酸化物半導体薄膜の電子状態を測定、評価することで、酸化物半導体薄膜の欠陥を把握し、酸化物半導体薄膜の品質を管理する技術として特許文献２を出願している。本発明者らはより簡便にストレス耐性を評価し、ＴＦＴ特性の品質を安定化できる技術について更に研究を重ねた。

本発明は上記の様な事情に着目してなされたものである。本発明の目的は、酸化物半導体薄膜の表面に保護膜を有する積層体の該酸化物半導体薄膜の不良、及び該酸化物半導体薄膜の品質を正確、かつ簡便に評価すると共に、ＴＦＴの品質も適切に管理できる方法を提供することにある。

上記課題を解決し得た本発明とは、酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法であって、前記保護膜を有する前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜の欠陥に起因する不良を評価することに要旨を有する。

上記酸化物半導体薄膜の欠陥に起因する不良を評価することによって、（１）ＴＦＴに光照射と負バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶ_th、（２）ＴＦＴのスイッチングの可否、（３）ＴＦＴのしきい値電圧Ｖ_thのいずれかを評価することも好ましい。

本発明では、前記酸化物半導体薄膜の電子状態は、前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップとに基づいて非接触式方法によって測定することも好ましい実施態様である。

上記パラメータ算出ステップが、前記反射率の変化から、励起光の照射停止後０．１〜１０μｓに見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜の電子状態を評価することも好ましい。

上記酸化物半導体薄膜の電子状態の評価は、前記パラメータ算出ステップの遅い減衰に対応するパラメータが、１．５以下の場合に良好と評価することも好ましい。

また本発明には上記品質評価方法を用いた酸化物半導体薄膜の品質管理方法であって、前記保護膜を有する前記酸化物半導体薄膜の電子状態を前記品質評価方法に基づいて評価し、該評価に基づいて前記酸化物半導体薄膜の成膜条件、前記酸化物半導体薄膜形成後の熱処理条件、及び前記保護膜の成膜条件の少なくとも１つを調整することも好ましい実施態様である。

本発明によれば、保護膜を有する酸化物半導体薄膜の電子状態を測定することによって、該酸化物半導体薄膜の欠陥に起因する不良、及び酸化物半導体薄膜の品質、並びにＴＦＴの品質を正確、かつ簡便に評価できる。また本発明の評価に基づいて保護膜形成後の積層体の酸化物半導体薄膜の電子状態が良好となるように製造条件をコントロールすれば、酸化物半導体薄膜の品質、及びＴＦＴの品質を適切に管理できる。

図１は実施例１（１）におけるμ−ＰＣＤ法による測定結果を示すグラフである。 図２は、実施例１（２）における光照射と負バイアス印加に対するしきい値電圧のシフト量とΔＶ_thの関係を示すグラフである。 図３は、マイクロ波減衰波形の一例を示す図である。 図４は、実施例に用いた酸化物半導体ＴＦＴの構造を示す概略図である。 図５は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。 図６は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。 図７は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。 図８は、本発明に用いられる評価素子の配列構成の一例を示す評価用基板の概略図である。 図９は本発明に用いられる評価装置の一例を示す概略説明図である。 図１０は、接触式方法の測定手段と非接触式方法の測定手段とを有する評価装置の一例を示す概略説明図である。 図１１は、酸化物半導体薄膜の成膜時の酸素濃度とμ−ＰＣＤ法の測定結果との関係を示すグラフである。 図１２Ａは、酸化物半導体薄膜成膜後のプレアニール時間とμ−ＰＣＤ法の測定結果を示すグラフである。 図１２Ｂは、プレアニール時間とΔＶ_th、またはライフタイムとの関係を示すグラフである。 図１３Ａは、酸化物半導体薄膜の膜中欠陥に起因する不良、および界面欠陥に起因する不良に関するライフタイム値、電気抵抗率、膜中欠陥の関係、界面欠陥の関係、酸化物半導体薄膜の水素ドナーの関係を示す概略説明図である。 図１３Ｂは、酸化物半導体薄膜の評価に基く移動度とストレス耐性の関係を示す概略説明図である。 図１４は実施例１（１）で測定したパラメータＰと、（２）で測定したしきい値電圧のシフト量の関係を示すグラフである。

本発明者らのこれまでの研究結果によって、酸化物半導体薄膜の電子状態とＴＦＴの特性との間には以下の関係があることが明らかとなっている。

まず、表示装置の色とびや表示不良の原因としては、負バイアスと光照射（以下、「負バイアスストレス」ということがある）によるしきい値電圧のシフトに起因することが知られている。またＴＦＴを用いた表示装置の輝度ムラの原因としては、正バイアスを印加（以下、「正バイアスストレス」ということがある）した際のしきい値電圧のシフトに起因することが知られている。

そして、（ａ）負バイアスストレスによるしきい値電圧の変化は、ＴＦＴの製造工程において主に酸化物半導体薄膜の成膜やその後のアニールなどにより膜中に一定量含まれる酸化物半導体薄膜中の欠陥（以下、「膜中欠陥」ということがある）による電子状態の変化に起因している。膜中欠陥が存在すると負バイアスストレスが誘因となって色とびや表示不良が生じる。また（ｂ）正バイアスによるしきい値電圧の変化は、主にゲート絶縁膜や保護膜形成後の酸化物半導体薄膜と保護膜との界面に存在する界面準位に起因する欠陥（以下、「界面欠陥」ということがある）に起因している。そして界面欠陥が存在すると正バイアスストレスが誘因となって輝度ムラが生じる。

更に上記膜中欠陥が存在すると、該欠陥は酸化物半導体膜にキャリアである電子を放出する性質があるため、電子状態が変化する。また、界面欠陥が存在すると、酸化物半導体薄膜にバンドベンディングが生じる。その結果、酸化物半導体薄膜の電子状態が変化することを突き止めた。そして該電子状態の変化は酸化物半導体薄膜の電気抵抗率でも測定できることがわかった。すなわち、光照射と負バイアスの印加後、または正バイアス印加後（以下、これらをまとめて「バイアスストレス」ということがある）に生じるΔＶ_thの増大は、酸化物半導体のバイアスストレス前の電気抵抗率と良好な関係を有することがこれまでの研究でわかった。

よって、バイアスストレスの印加後に生じるΔＶ_thの大小を評価するに当たっては、実際にＴＦＴを製造してバイアスストレスを印加するストレス試験を実施してΔＶ_thを測定しなくてよい。すなわち、酸化物半導体の電子状態、特に電気抵抗率を測定するだけで簡便に評価できることが分かった。また、正バイアス印加に伴うΔＶ_thはしきい値電圧の絶対値と密接に相関することがわかった。従って酸化物半導体薄膜の電子状態、特に電気抵抗率を測定すれば、（１）負バイアスストレスに伴うストレス耐性の指標となるしきい値電圧の差ΔＶ_thを評価できる。また正バイアスストレスに伴うストレス耐性の指標となる（２）ＴＦＴのスイッチングの可否、すなわち、非導体化の有無、（３）ＴＦＴのしきい値電圧Ｖ_thを評価できる。

上記知見に基づいて、本発明者らは膜中欠陥を測定、評価する第１ステップと、界面欠陥を測定、評価する第二ステップとを行うことで、酸化物半導体薄膜の膜中欠陥と界面欠陥を夫々把握し、酸化物半導体薄膜の品質を管理する技術を特許文献２に開示している。上記したように酸化物半導体薄膜のストレス耐性は、酸化物半導体薄膜の膜中欠陥と界面欠陥（以下、単に「欠陥」ということがある）が影響しているため、特許文献２ではそれぞれの欠陥を把握するために酸化物半導体薄膜の電子状態を少なくとも２回測定、評価する必要がある。

本発明者らがさらに研究を重ねた結果、酸化物半導体薄膜に保護膜を形成する工程が該酸化物半導体薄膜の品質に大きく影響し、ＴＦＴの特性にも影響していることがわかった。そして酸化物半導体薄膜に保護膜を形成した後、該酸化物半導体薄膜の電子状態を測定、評価することで、ＴＦＴの特性を推測できることがわかった。すなわち、保護膜形成後の酸化物半導体薄膜には膜中欠陥と界面欠陥が混在しているが、本発明では保護膜形成後の酸化物半導体薄膜の電子状態を測定、評価することで、酸化物半導体薄膜の製造条件を最適化し、酸化物半導体薄膜、及びＴＦＴの品質を管理できる。したがって本発明によれば、酸化物半導体薄膜の欠陥状態を少なくとも２回測定する必要があった特許文献２と比べて少ない測定回数で把握できる。本発明において「測定」とは、非接触式方法または接触式方法により、酸化物半導体薄膜の電子状態を間接的または直接的に測定することである。また「評価」とは、測定結果に基づく膜中欠陥または界面欠陥に起因する不良、または該不良に起因する品質の優劣である。

以下、本発明について説明する。

［酸化物半導体薄膜］
本発明では保護膜を有する酸化物半導体薄膜（以下、「積層体」ということがある）の電子状態を測定し、該酸化物半導体薄膜の欠陥に起因する不良を評価する。そして該評価に基づいて該欠陥と製造条件の関係を把握して該欠陥を低減するための製造条件を予測、決定する。そして決定した最適な製造条件に基づけば、該欠陥が低減された酸化物半導体薄膜を得ることができる。

積層体とは、少なくとも基板上に酸化物半導体薄膜、該酸化物半導体薄膜の表面に保護膜が形成されたものである。酸化物半導体薄膜は基板上に直接形成されていてもよいし、基板上にゲート絶縁膜など任意の絶縁膜を形成してから酸化物半導体薄膜が形成されていてもよい。

酸化物半導体薄膜として、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物などが挙げられる。

酸化物半導体薄膜の膜厚は特に限定されないが、好ましくは１０ｎｍ以上、より好ましくは３０ｎｍ以上であって、好ましくは５００ｎｍ以下、より好ましくは２００ｎｍ以下、更に好ましくは１００ｎｍ以下である。

［保護膜］
保護膜は酸化物半導体薄膜の表面に形成されていればよいが、必要に応じて酸化物半導体薄膜に熱処理（以下、「プレアニール処理」ということがある）を施してから、保護膜を形成してもよい。なお、上記保護膜は、酸化物半導体薄膜の表面を直接保護するための保護膜（以下、「エッチストップ層」または「ＥＳＬ」ということがある）であり、ＳｉＯ₂などの絶縁膜であることが好ましい。

本発明では上記のように積層体の酸化物半導体薄膜の電子状態を測定するが、酸化物半導体薄膜の電子状態は、接触式方法、非接触式方法のいずれで測定してもよい。また電子状態は酸化物半導体薄膜の電気抵抗率に基いて測定できる。電気抵抗率は直接測定してもよいし、間接的に測定してもよい。また電気抵抗率として、シート抵抗（Ω・ｃｍ／□）または比抵抗（Ω・ｃｍ）が挙げられる。比抵抗はシート抵抗に膜厚を掛けたものである。

［接触式方法］
まず、接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。

接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させて測定する方法である。
接触式方法によって酸化物半導体薄膜の電子状態を電気抵抗率として直接測定できる。例えば４端子法や４探針法などのように酸化物半導体膜上に電極を形成して電気抵抗率を測定してもよいし、二重リング電極法のように、電極を有する測定端子を用いて電気抵抗率を測定してもよい。なお、酸化物半導体薄膜の表面が保護膜で覆われているため、針や測定プローブなどの測定端子が酸化物半導体表面に接するところのみ保護膜を除去して、酸化物半導体薄膜の表面と測定端子を接触可能な状態にすればよい。接触式方法による電気抵抗率の測定条件は各種公知の測定条件を採用できる。

［非接触式方法］
次に、非接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。

非接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させずに電子状態を測定する方法である。非接触式方法によって非破壊的、且つ非接触で間接的に電気抵抗率を測定できる。非接触式方法として例えばμ−ＰＣＤ法が例示される。μ−ＰＣＤ法の場合、電気抵抗率を直接測定できないが、後記するようにμ−ＰＣＤ法の測定値は、電気抵抗率と相関関係を有するため、間接的に電気抵抗率を評価できる。またμ−ＰＣＤ法では、保護膜を除去することなく測定可能であるため、接触式方法よりも簡便な測定手段であり、好ましい。

μ−ＰＣＤ法を用いた測定方法とは、酸化物半導体薄膜に励起光及びマイクロ波を照射し、該励起光の照射により変化する該マイクロ波の該酸化物半導体薄膜からの反射波の最大値を測定した後、該励起光の照射を停止し、該励起光の照射停止後の該マイクロ波の該酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、該反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップと、を含む。

μ−ＰＣＤ法の測定値と電気抵抗率の相関関係は以下の通りである。上記パラメータ算出ステップの遅い減衰、具体的には励起光の照射を停止し、停止後１μｓ程度に見られるマイクロ波減衰の程度（以下、「遅いマイクロ波減衰波形」ということがある）が、酸化物半導体薄膜の伝導帯下の欠陥順位、すなわち電子状態によって大きく影響を受ける。そのため、この領域の信号を解析すると、酸化物半導体薄膜のストレス耐性などと密接な相関関係を有している。

したがってμ−ＰＣＤ法を採用すれば、反射率の変化から酸化物半導体薄膜の欠陥に起因する不良を非接触型で、正確且つ簡便に測定、評価できる。

本明細書において、上記「励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータ」（以下、「Ｂ値」ということがある）としては、例えば、マイクロ波反射強度が最大値の１／ｅ²となるまでの時間；マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ²になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ〜２μｓ程度の反射波強度の減衰曲線の傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ程度に見られるマイクロ波の反射波強度；マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾きのうちの長い方の値、または当該傾きの逆数の絶対値；などが挙げられる。例えば式（１）のべき乗の関係式で表される傾きが挙げられる。ここで、上記「マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾き」とは、例えば下式（１）に記載のτ₁、下式（２）に記載のτ₂を意味する。

上記式（１）、（２）中、ｎ₁は、速い減衰のレーザ照射直後におけるキャリア密度、ｎ₂は遅い減衰のレーザ照射直後におけるキャリア密度、ｅｘｐは指数関数（Ｅｘｐｏｎｅｎｔｉａｌ Ｆｕｎｃｔｉｏｎ）、ｔはレーザ照射直後の時間、βはリラクゼーションファクターである。

上記パラメータのうち、好ましいのは、ある範囲におけるマイクロ波反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。特に好ましいパラメータは、最大値の１／ｅから最大値の１／ｅ²になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値、および１μｓ付近から２μｓ付近の反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。

ここで、上記パラメータ中の「１μｓ程度」とは、厳密に１μｓに限定する趣旨ではなく、励起光照射停止後の反射率減衰が遅く、すなわち反射率減衰の傾きが小さくなってからのマイクロ波反射率の範囲をも含む意味である。よって、上記時間を一義的に規定するのは困難であるが、例えば、好ましくは０．１μｓ以上、より好ましくは０．５μｓ以上、更に好ましくは１μｓ以上であって、好ましくは１０μｓ以下、より好ましくは２μｓ以下、更に好ましくは１．５μｓ以下、最も好ましくは１μｓ以下である。本発明では上記範囲を代表して「１μｓ程度」ということがある。

上記「遅い減衰」について、図３を用いて、より詳細に説明する。図３は、μ−ＰＣＤ法における過剰のキャリア密度の変化の様子を示す図である。図３の縦軸は、マイクロ波の反射率に対応する。酸化物半導体薄膜試料に励起光を照射すると、酸化物半導体薄膜に吸収されてキャリアが励起されて過剰キャリアが生成される。その際、過剰キャリア密度が増加すると共に、その消失速度も増えるが、キャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピーク値となる。そして該過剰キャリアの生成と消滅の速度が等しくなると飽和して一定の値を維持するようになる。その状態で励起光の照射を停止すると、過剰キャリアの再結合、消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻る。

図３に示すようにマイクロ波の酸化物半導体薄膜からの反射波の反射率は、一旦最大値を示すが、励起光の照射を停止すると同時に急速に減衰する。その後、ある一定の傾きを持った減衰が見られるが、おおむね、この傾きが上述した「励起光の照射停止後に１μｓ程度に見られる遅い減衰に対応するパラメータ」に対応し、本発明ではＢ値、またはパラメータＰということがある。なお、上記反射波の反射率の最大値をパラメータＱということがある。

具体的には、上記傾きとして、例えば、上記範囲の時間と反射波強度との傾き、上記範囲の時間を対数変換した値に対する、反射波強度を対数変換した値の傾きなどが挙げられる。例えば下記式（３）中のＢ値は測定時間ｘ（μｓ）の範囲内での傾き（−Ｂ）を用いることができる。なお、前述したように、この傾きには、励起光照射停止後の反射率減衰が遅くなったときの傾きも含まれる。

式中、Ａは定数を表す。

以下、上記非接触式方法による評価方法を詳しく説明する。本発明に用いられる装置は、酸化物半導体薄膜に対して励起光及びマイクロ波を照射し、その励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の強度を検出できることが必要である。このような装置として、例えば、後に詳述する図９、１０に示す装置や、上記特許文献１の図１に示すライフタイム測定装置が挙げられる。装置の説明は、特許文献１に詳述しているので、それを参照すればよい。但し、本発明に用いられる装置はこれに限定されない。

μ−ＰＣＤ法では基板上に酸化物半導体薄膜、及び保護膜が形成された試料に、保護膜の側から酸化物半導体薄膜に励起光およびマイクロ波を照射する。

本発明において、過剰キャリア密度の変化を解析することで酸化物半導体薄膜のキャリア濃度を判定し得、電子状態、ひいては、電気抵抗率、すなわちシート抵抗または比抵抗に基づいて品質を評価できるのは、次のような理由に基づくものと思われる。

酸化物半導体薄膜に照射されたマイクロ波は、酸化物半導体薄膜に存在するキャリアによるプラズマ振動により反射される。この反射率は、酸化物半導体薄膜中のキャリア密度に依存する。しかし、定常状態の酸化物半導体薄膜においては、マイクロ波反射を実用的に観測できるレベルのキャリア数は存在しない。ところが、励起光を照射すると、膜中に過剰キャリアが生成され、該過剰キャリアのプラズマ振動によりマイクロ波の反射率が増加する。一方で、励起光の照射停止により、過剰キャリア数が減少するに従ってマイクロ波の反射率も減少する。

一般に、シリコン半導体などにおけるキャリアは、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因して発生する。この場合のエネルギー準位は、伝導帯下、数十ｍｅＶ程度であり、室温付近ではほとんど活性化している。一方、定常状態における酸化物半導体薄膜中のキャリアは、同じく、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因することが知られている。しかしながら酸化物半導体においては、そのレベルは０．１〜０．２ｅＶ程度であり、比較的深い。そのため励起光の照射によって生成される過剰キャリアは、励起されたホールと電子が再結合する場合のほか、該ドナーレベルにいったん捕獲されて再放出する場合がある。この捕獲、および再放出の割合は、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルの量に依存する。したがって、励起光の照射によって生成された過剰キャリアについて、励起光停止後に観測される消滅過程をトレースすることで、ドナーレベルの大小の影響を解析できる。なお、酸化物半導体薄膜の比抵抗は、電荷と自由電子と移動度の積で表されるが、酸化物半導体薄膜の移動度は、当該酸化物半導体薄膜を構成する金属元素の組成が同じであれば大きく変化しない。例えば、ＩＧＺＯの移動度は約１０ｃｍ^２／ＶＳ程度である。よって、μ−ＰＣＤ法において観測されるマイクロ波の反射率の変化、すなわち、過剰キャリア密度の変化は、キャリア濃度および電気抵抗率と、おおむね、相関することになる。

なお、酸化物半導体のようなアモルファスな半導体材料においては、例えば、アモルファスシリコン、ＩＧＺＯなどのように伝導帯〜ドナーレベルの間に連続的な準位を有するものもある。このような場合、μ−ＰＣＤ法において観測されるキャリアの消滅過程は、各準位間での個々のキャリア遷移挙動を重ね合わせたものとして理解できる。その結果、減衰過程は、一つの準位間での遷移に比較してある程度長い時間範囲に渡って観測されることになる。また、そのときの時間依存性は、時間に対して、べき乗の関係を有する。

したがって、前述した反射率測定ステップの後、おおむね、０．１〜１０μｓの範囲に渡る時間範囲に見られる遅い減衰に対応するパラメータを算出することによって、酸化物半導体薄膜のキャリア密度を判定することができる。その結果、シート抵抗、比抵抗などの電気抵抗率を間接的に測定し、評価することができる。

以上、酸化物半導体薄膜の欠陥に起因する不良をμ−ＰＣＤ法によって非接触式方法で測定する方法について詳述した。

本発明では上記酸化物半導体薄膜の評価結果から、酸化物半導体薄膜の欠陥を低減するための製造条件を予測し、設定できる。本発明者らの検討結果によれば、膜中欠陥に起因するストレス耐性に影響を及ぼす製造工程として、（ｉ）ゲート絶縁膜の成膜工程、（ｉｉ）酸化物半導体薄膜の成膜工程、（ｉｉｉ）上記酸化物半導体薄膜成膜後の熱処理（以下、「プレアニール処理」ということがある）工程などがあることを知見している。また界面欠陥に起因するストレス耐性に影響を及ぼす製造工程として、（ｉｖ）酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程、（ｖ）上記保護膜成膜後の熱処理（以下、「ポストアニール処理」ということがある）工程などがあることを知見している。例えば、上記評価に基づいて、上記（ｉｉ）酸化物半導体薄膜の成膜条件を調整して基板に膜中欠陥の低減された酸化物半導体薄膜を形成できる。また上記評価に基づいて上記（ｉｉｉ）熱履歴条件を調整し、膜中欠陥を低減させることもできる。あるいは上記（ｉｖ）保護膜の製造条件や上記（ｖ）保護膜を形成した後の熱履歴条件を調整して界面欠陥の低減された酸化物半導体薄膜を形成できる。また測定した酸化物半導体薄膜には欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットする等して製造条件と欠陥の結果から最適な条件を見出すことも可能であり、該条件に基いて再度酸化物半導体薄膜と保護膜を成膜し、評価することで酸化物半導体薄膜の欠陥の最適化を図ることができる。

上記知見に基づき特許文献２では、まず基板に形成した酸化物半導体薄膜の膜中欠陥を評価し、該評価に基づいて上記（ｉ）〜（ｉｉｉ）の製造条件を調整して膜中欠陥を低減させた酸化物半導体薄膜を新たに形成する。その後、保護膜を形成して界面欠陥を評価し、該評価に基づいて上記（ｉｖ）、（ｖ）の製造条件を調整して界面欠陥を低減させていた。

本発明では酸化物半導体薄膜に保護膜を形成した後、膜中欠陥と界面欠陥が混在している状態で酸化物半導体薄膜の電子状態を測定、評価し、該評価結果に基づいて上記製造条件を調整する。その際、保護膜形成後の酸化物半導体薄膜の欠陥が十分に低減されていないと、その後の工程の製造条件を調整しても欠陥を十分に低減することが難しいことがわかった。好ましくはパラメータ算出ステップの遅い減衰に対応するパラメータの値が下記所定の範囲であれば、保護膜形成後の酸化物半導体薄膜の欠陥が十分に低減されていると判定できる。

良好なストレス耐性を有するＴＦＴを製造する観点から、保護膜を有する酸化物半導体薄膜にμ−ＰＣＤ法を適用して得られるパラメータ算出ステップの遅い減衰に対応するパラメータＰの値が大きすぎると深い領域の欠陥が多く、再結合が支配的な状態となるため、好ましくは１．５以下、より好ましくは１．２以下、更に好ましくは１．０以下である。下限は限定されないが、好ましくは０．５以上、より好ましくは０．８以上である。本発明者らが上記各製造工程において様々な製造条件で作製した保護膜を有する酸化物半導体薄膜と、実際に製造したＴＦＴのストレス耐性を評価し、その関連性を調べた結果、良好なストレス耐性を得るためには、パラメータＰが上記範囲であることが望ましいことを突き止めた。したがってパラメータＰが上記範囲内となるように製造条件、特に保護膜成膜条件を適宜調整することが望ましい。このように酸化物半導体薄膜の評価結果に基づいて良好な電子状態を有する酸化物半導体薄膜を製造することが可能となる。酸化物半導体薄膜の欠陥を低減させる具体的な手段については後に詳細する。

本発明によれば、酸化物半導体薄膜の電子状態を直接、または間接的に測定でき、酸化物半導体薄膜の欠陥に起因する不良を評価できる。従って本発明によれば、積層体の品質を正確、かつ簡便に評価できる。また上記評価結果に基づいて適宜製造条件を調整すれば、酸化物半導体の良好な電子状態を維持したままＴＦＴに好適な積層体を製造できる。

そして本発明の評価方法を用いれば、液晶表示装置などの製造工程において、酸化物半導体薄膜の電気的特性をインラインで短時間に評価できる。更にμ−ＰＣＤ法によれば非接触型で電子状態を測定できるため、μ−ＰＣＤ法を用いた本発明の評価方法を適用することで、歩留まりの向上など、生産性を向上することができ、積層体の品質管理をより適切に行うことができる。

［製造条件の予測方法］
上記酸化物半導体薄膜の評価に基づいて、酸化物半導体薄膜の欠陥を低減させる手段について説明する。

本発明では上記したように保護膜を有する酸化物半導体薄膜の評価結果に基づいて、上記したように（ｉ）〜（ｖ）の製造条件を調整することで、酸化物半導体薄膜の欠陥を低減することが可能であり、欠陥に起因する電気抵抗率を最適化できる。

本発明者らは特許文献２において酸化物半導体薄膜成膜時の酸素濃度と膜中欠陥の関係についてμ−ＰＣＤ法で調べた結果、図１１に示すように酸素濃度によってライフタイム値が異なることを明らかにしている。以下、ライフタイムとしてτ₂を指標に説明するが、酸素を含まない場合は、膜の抵抗が低いため、ライフタイムτ₂が長くなる。酸素濃度が低い間は、ライフタイム値が短くなる、すなわち、τ₂の傾斜がきつくなる傾向があり、τ₂の傾きが増す程、膜中欠陥が少なくなる。そして酸素濃度が高くなると、ライフタイム値が極端に短くなる。この場合は、τ₂が発生しない。したがって異なる酸素濃度で酸化物半導体薄膜を成膜してτ₂の傾きを評価することで、最適な酸素濃度を決定できるため、膜中欠陥を低減させた酸化物半導体薄膜の成膜が可能となる。

また酸化物半導体薄膜成膜後の熱履歴と膜中欠陥の関係についてμ−ＰＣＤ法で調べた。図１２Ａに示すように酸化物半導体薄膜の成膜後、大気中３５０℃、加熱時間を０分〜１２０分に変化させたプレアニール処理後、μ−ＰＣＤ法でライフタイムを測定した。その結果、τ₂の傾きが加熱時間によって変化することがわかる。

また図１２Ｂに示すようにプレアニール時間と、ΔＶ_th、またはライフタイムとの関係をプロットすると、プレアニール時間によって変化するτ₂のライフタイム値とΔＶ_thとがほぼ比例していることがわかる。なお、プレアニール温度は高くなるにつれて膜中欠陥が減少する傾向にある。

したがって酸化物半導体薄膜の成膜条件や成膜後のプレアニール条件などの製造条件を適宜調整することで、膜中欠陥を低減できる。なお、上記した酸素濃度やプレアニール温度、プレアニール時間は、酸化物半導体薄膜の組成や膜中欠陥の多少、熱履歴温度等によって異なる。したがって酸化物半導体薄膜の成膜条件や成膜後のプレアニール条件が異なる複数の酸化物半導体薄膜について欠陥を評価することで、評価結果から膜中欠陥を低減できる条件を選択可能である。また測定した酸化物半導体薄膜には膜中欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットすれば、その結果の傾向から最適な条件を見出すことも可能である。例えば膜中欠陥は、酸化物半導体薄膜成膜後のプレアニール温度を３００〜３５０℃程度、該温度域でのプレアニール時間を５０〜７０分、好ましくは６０分程度に制御すれば低減できる。

上記膜中欠陥と同様、製造条件によって酸化物半導体薄膜の界面に欠陥が生じて電子状態が変化する。そのため、界面欠陥に起因してτ₂の傾きが変化し、ストレス耐性も影響を受ける。したがって酸化物半導体薄膜の評価に基いて保護膜の成膜条件や保護膜成膜後のポストアニール条件などの製造条件を制御することで、界面欠陥を低減できる。特に好ましくは保護膜の成膜条件を制御することである。

上記酸化物半導体薄膜の評価結果に基いて膜中欠陥を低減させると共に、界面欠陥を低減させる製造条件を予測する場合には、以下の手順によって行うことが好ましい。

まず、製造条件の異なる処理をして得られた積層体の酸化物半導体薄膜の電子状態を測定し、欠陥に起因する不良を評価する。図１１に示すように酸化物半導体膜成膜時の酸素濃度によってμ−ＰＣＤ法で測定した遅い減衰が異なるため、τ₂から酸化物半導体薄膜の欠陥に起因する不良を評価できる。例えば製造条件の異なる処理をした各酸化物半導体薄膜のシート抵抗を測定し、図１３Ａに示すように横軸にτ₂、縦軸にシート抵抗をとり、シート抵抗の測定値とライフタイム値の関係をプロットすると、τ₂が長い場合や、電気抵抗率が小さい場合は膜中欠陥が多くなる傾向がある。一方、電気抵抗率が高い場合は、界面欠陥が多く、また電気抵抗率が低い場合は酸化物半導体薄膜と保護膜の界面に水素ドナーが多くなる傾向がある。したがって製造条件の異なる処理をされた酸化物半導体薄膜を複数作製し、接触式方法や非接触式方法で酸化物半導体薄膜の電子状態を評価して、例えば図１３Ａ中の太い矢印で示すように実測抵抗値と最適抵抗値の差を調整する必要がある。すなわち、τ₂と電気抵抗率が適切な値になるように酸化物半導体薄膜の製造条件を決定する。

膜中欠陥の調整方法としては上記したように酸化物半導体薄膜の成膜条件や酸化物半導体薄膜成膜後のプレアニール条件など保護膜形成前の製造条件を最適化すればよい。また界面欠陥の調整方法としては保護膜成膜時の雰囲気やガス比など保護膜成膜条件や保護膜成膜後のポストアニール条件など保護膜形成以降の製造条件を最適化すればよい。例えば界面欠陥が多くなる程、酸化物半導体薄膜表面の空乏領域が拡大する傾向にあるため、ポストアニール条件を制御すれば空乏領域を調整できる。また水素ドナーが多くなるほど酸化物半導体薄膜の蓄積領域が拡大する傾向にあるため、保護膜成膜時の酸素量を制御すれば蓄積領域を調整できる。このように酸化物半導体薄膜の品質に影響を及ぼす製造条件を制御することで、膜中欠陥や界面欠陥に起因する不良が最適化された酸化物半導体薄膜が得られる。評価結果に基いて最適化された酸化物半導体薄膜は欠陥が減少しているため、図１３Ａにプロットすればτ₂の値、及び電気抵抗率は、最適化前の酸化物半導体薄膜と比べて、最適値にシフトする。

μ−ＰＣＤ法で酸化物半導体薄膜のライフタイムを測定して得られるライフタイムのピーク値と遅い減衰に対応する「べき乗の肩の絶対値」をプロットすると、例えば図１３Ｂに示すようになる。図１３Ｂからは縦軸の位置から酸化物半導体薄膜の移動度を予測することができ、横軸の位置から酸化物半導体薄膜のストレス耐性を予測できる。シート抵抗が増加すると導電帯下のドナーライクセンターが減少する傾向を示し、またべき乗の肩の絶対値が大きくなると空間荷電を作る浅い準位の減少を示す。そのため移動度が高く、またべき乗の肩の絶対値が大きい程、好ましい。また上記したように酸化物半導体薄膜のシート抵抗は熱処理など製造条件を制御して向上可能である。また移動度についても同様に製造条件を制御して向上可能である。もっとも、シート抵抗とべき乗の肩の値の関係は、あるシート抵抗の値を境にしてべき乗の肩の絶対値が低下する傾向がある。例えば図１３Ｂではアニール条件を調整することでべき乗の肩の絶対値を横軸左側にシフトさせると共に、ピーク値を縦軸上方向にシフトさせて、酸化物半導体薄膜の最適化を図っている。したがってプロットした実測値からピーク値が高く、またべき乗の肩の絶対値が最大値を有するように保護膜成膜時の酸素添加量やプレアニール時間などの製造条件を適切に調整して酸化物半導体薄膜の電子状態を最適化することが望ましい。なお、酸化物半導体薄膜の電子状態の最適化は、最終保護膜成膜工程やポストアニール工程の調整のみでは難しいこともあるため、上記した（ｉ）〜（ｉｖ）の製造工程を最適化することが望ましい。

以上のようにＴＦＴを製造する際の酸化物半導体薄膜の成膜条件や酸化物半導体薄膜形成後のプレアニール条件、あるいは保護膜の成膜条件やポストアニール条件などの製造条件のうち、少なくとも１つを調整することで、欠陥に起因する不良の少ない酸化物半導体薄膜と保護膜の積層体が得られ、ストレス耐性に優れたＴＦＴを製造できる。

［品質管理方法］
更に本発明には、上記の評価方法を適用して酸化物半導体薄膜の品質管理を行う方法も含まれる。品質管理方法としては、上記したように本発明の評価方法を適用して、酸化物半導体薄膜の電子状態の評価結果をフィードバックすればよい。該フィードバックに基いて上記したように製造条件、具体的には上記した（ｉ）〜（ｖ）の製造工程の少なくとも１つの製造条件を調整すれば酸化物半導体薄膜の欠陥を減少できる。その結果、酸化物半導体薄膜の適切な品質管理ができる。

以下、代表例として非接触式方法であるμ−ＰＣＤ法に基づいてパラメータを導出し、該パラメータに基づいて酸化物半導体薄膜の電子状態を評価すると共に、該評価に基づいて製造条件を予測し、酸化物半導体薄膜の品質を管理する方法を説明する。

μ−ＰＣＤ法を用いる場合、上記パラメータとして（１）反射率測定ステップに対応するパラメータ算出ステップの遅い減衰に対応するパラメータＰ、または（２）該反射率測定ステップの反射波の最大値に対応するパラメータＱと、対応するパラメータＰを用いることができる。

また他の評価項目として、ディスプレイなどの製品に組み込んだ際に良好なＴＦＴ性能を発揮させる観点からは酸化物半導体薄膜の面内均一性も評価対象とすることも望ましい。

（１）パラメータＰを用いる場合について説明する。本発明ではＴＦＴの要求特性に応じてパラメータＰの好ましい値ＰＸを設定する。異なる製造条件で製造した保護膜を有する酸化物半導体薄膜のパラメータＰを実測して得られた値であるパラメータＰＸｎ（ｎは製造条件毎に与えられる任意の番号、以下同じ）に基づいて酸化物半導体薄膜の電子状態を評価する。各製造工程の製造条件によって酸化物半導体薄膜の電子状態、すなわちパラメータＰＸｎは変動するが、該評価に基づいて製造条件を調整して好ましいパラメータＰＸの範囲となる製造条件を選択することで、膜中欠陥や界面欠陥に対応するバイアスストレス特性が良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。

保護膜を有する酸化物半導体薄膜の電子状態を比較する場合、処理条件が酸化物半導体薄膜の電子状態に及ぼす影響を評価するために、複数の酸化物半導体薄膜の比較結果を用いることが望ましい。比較結果が多いほど、より精緻な製造条件の予測ができる。例えば同一製造条件で酸化物半導体薄膜を形成した試料を複数用意し、その後、異なる製造条件で保護膜等を形成して得られた積層体の酸化物半導体薄膜を評価し、その結果から望ましい製造条件を決定してもよい。あるいは異なる製造条件で酸化物半導体薄膜を形成した試料を複数用意し、その後同一製造条件で保護膜等を形成して得られた積層体の酸化物半導体薄膜を評価し、製造条件を決定してもよい。

以上のように本発明では、パラメータＰＸｎとして保護膜を有する酸化物半導体薄膜の電子状態を測定することによって欠陥と製造条件の関係を把握し、欠陥を低減するための製造条件を予測し、決定できる。そしてこれら評価に基づいて決定された製造条件を採用することで、膜中欠陥と界面欠陥の両方が低減された酸化物半導体薄膜の製造が可能となる。また該酸化物半導体薄膜を用いれば、ストレス耐性に優れた酸化物半導体薄膜、及び該酸化物半導体薄膜の表面に保護膜を有する積層体を製造できる。該積層体は、ＴＦＴと同等の構造を有していることが好ましく、したがって酸化物半導体薄膜、保護膜以外にも、必要に応じてゲート絶縁膜などの絶縁層などを有していてもよく、またＴＦＴに必要な配線構造に加工されていてもよい。

次に（２）パラメータＱとパラメータＰを用いる場合について説明する。本発明によれば上記パラメータＰ、及びパラメータＱに基づいて製造工程間の酸化物半導体薄膜の電子状態の変化を捉えることによって、酸化物半導体薄膜を有するトランジスタ構造の特性をより精緻に把握できる。本発明者らが上記特許文献１で開示しているように、酸化物半導体薄膜の移動度と反射率の最大値との関係は、反射率の最大値の大きさに比例して移動度も高くなる傾向がある。そのため、パラメータＰＸと同様、パラメータＱについても好ましい値パラメータＱＸ設定する。またパラメータＰＸｎと同様、実測値であるパラメータＱＸｎ（ｎは上記パラメータＰＸｎと同じ番号）に基づいて酸化物半導体薄膜の電子状態を評価する。パラメータＱもパラメータＰと同様、製造工程や製造条件によって変動するが、該評価に基づいて製造条件を調整して好ましいパラメータＱＸの範囲となる製造条件を選択することで、欠陥が低減され、良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。本発明ではパラメータＱと上記パラメータＰの両方を考慮して製造条件を調整することで、移動度とバイアスストレス特性に関する酸化物半導体薄膜の品質をより精緻に管理ができる。

パラメータＱとパラメータＰは同一工程の酸化物半導体薄膜の値である。すなわち、μ−ＰＣＤ法によって酸化物半導体薄膜を測定する際、上記反射率測定ステップの反射波の最大値がパラメータＱであり、該最大値を測定した後に導出されるパラメータ算出ステップの遅い減衰に対応するパラメータがパラメータＰである。

本発明ではパラメータＱ、パラメータＰをグラフにプロットして評価してもよい。例えばグラフの縦軸を反射率測定ステップの反射波の最大値に対応するパラメータＱ、横軸をパラメータ算出ステップの遅い減衰に対応するパラメータＰとし、異なる製造条件で処理した複数の酸化物半導体薄膜の各パラメータをプロットすれば、移動度とストレス耐性の評価を容易に行える。パラメータは工程や処理条件に応じて同一、または異なるグラフにプロットしてもよい。評価対象となる工程数、処理条件数、パラメータ数は特に限定されないが、評価対象が多くなるほど、酸化物半導体薄膜の電子状態の変化を追跡しやすくなる。パラメータが多くなる程、酸化物半導体薄膜の電子状態の変化を修正するための製造条件の予測が容易になる。

また製造工程間の酸化物半導体薄膜のパラメータを比較して酸化物半導体薄膜の品質管理もできる。例えば後記実施例１の図１の（１−１）〜（３−３）では、成膜時の酸素添加量、及び保護膜製膜時のガス比を変えて作製した複数の酸化物半導体薄膜について、工程毎にパラメータＱ、パラメータＰを測定している。

良好なストレス耐性を有するＴＦＴを製造する観点から、保護膜成膜工程後のパラメータＰＸの値は、上記したように好ましくは１．５以下、より好ましくは１．２以下、更に好ましくは１．０以下であって、好ましくは０．５以上、より好ましくは０．８以上であるため、パラメータＰＸｎの値が変動している場合は上記範囲内となるように製造条件を適宜調整することが望ましい。

また良好なストレス耐性を有するＴＦＴを製造する観点から、保護膜成膜工程後のパラメータＱまたはＱＸの値は、好ましくは３００ｍＶ以上、より好ましくは５００ｍＶ以上、更に好ましくは７００ｍＶ以上であって、好ましくは１８００ｍＶ以下、より好ましくは１５００ｍＶ以下、更に好ましくは１２００ｍＶ以下であることが望ましく、パラメータＱＸｎの値が変動している場合は上記範囲内となるように製造条件を適宜調整することが望ましい。

［評価素子］
評価素子とは、上記の評価方法に用いられる試料を意味する。上記酸化物半導体薄膜の電子状態の測定に適した評価素子は、基板の上に酸化物半導体薄膜と、当該酸化物半導体薄膜の上に保護膜を有するものであり、上記「（ｉｖ）酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程」に代表される工程に対応する構成からなる。

上記工程（ｉｖ）に対応する評価素子として図５〜７に示す構成が例示される。

図５は、基板２０ａ上にゲート絶縁膜４３、パターニングされた酸化物半導体薄膜２０ｂ、およびパターニングされた保護膜であるエッチストップ層４５をこの順序で形成したものである。

図６は、基板２０ａ上にゲート絶縁膜４３、酸化物半導体薄膜２０ｂ、およびエッチストップ層４５をこの順序で形成したものである。

図７は、基板２０ａの表面に酸化物半導体薄膜２０ｂが直接形成され、当該酸化物半導体薄膜の表面に、エッチストップ層４５などの保護膜が形成されたものである。

いずれの評価素子も必要に応じて電極など測定に必要な構成を採用してもよい。評価素子は、基板またはゲート絶縁膜の表面に直接、酸化物半導体薄膜が形成されていることが重要である。すなわち、酸化物半導体薄膜の直下に例えばゲート電極などの金属電極は存在しない。酸化物半導体薄膜の直下にゲート電極などが存在すると、ゲート電極の自由キャリアである電子が１０¹⁸ｃｍ^-3以上と多いため、前記マイクロ波の反射率に対し、該ゲート電極の影響が優性になるからである。

更に上記のいずれかに記載の評価素子が基板上に複数配置された評価用基板を用いることも好ましい。

図８は、上記評価素子の配列構成の一例を示す評価用基板の概略図である。図８に示すように、量産ラインで用いられるガラス基板などのマザーガラス５１に、ディスプレイ５０、および複数の評価素子４９が規則的に配列して設置されている。このような評価用基板を用いることにより、酸化物半導体薄膜の品質管理、具体的には基板面内分布、すなわち面内における電気抵抗率のばらつきや、基板間分布、すなわち基板間における電気抵抗率のばらつきを測定することができる。

［評価装置］
以下、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明に適した評価装置は以下の構成に限定されず、適宜変更を加えることも可能である。

図９は、上記酸化物半導体薄膜を非接触式方法で測定する際に用いる装置の構成の一例を示す概略図である。図９に示す評価装置は、基板２０ａに酸化物半導体薄膜２０ｂの表面に保護膜４５を有する積層体４１が形成された図７の構成を有する試料２０の測定部位に対して励起光を照射して酸化物半導体薄膜中に電子−正孔対を生成する励起光照射手段１、該試料２０の測定部位に対してマイクロ波を照射するマイクロ波照射手段３、励起光の照射により変化するマイクロ波の試料２０からの反射マイクロ波の強度を検出する反射マイクロ波強度検出手段７、前記反射マイクロ波強度検出手段７の検出データに基づいて試料２０の電気抵抗率を評価する手段を備えており、該構成により同一の装置で反射率の変化と電気抵抗率を測定・評価できる。試料としては図５、６、７に示すような構成を有する評価素子を用いることが望ましいが、これに限定されない。

励起光照射手段１は、試料２０に照射する励起光を出力する光源を有するものであり、励起光の照射により酸化物半導体薄膜中に電子−正孔対を生成させるものである。効率的にキャリアを発生させ、高感度で測定できるため、好ましくは酸化物半導体薄膜のバンドキャップ以上のエネルギーを出力する光源を有するものである。励起光照射手段１としては、例えば光源に紫外線レーザを用いればよい。具体的には波長３４９ｎｍ、パワー１μＪ／ｐｕｌｓｅ、パルス幅１５ｎｓ程度、ビーム径１．５ｍｍ程度のパルス状の紫外光、例えばＹＬＦレーザ第三高調波等を励起光として出射するパルスレーザなどの半導体レーザ等である。

また、励起光照射手段１は評価手段９から伝送（図中、破線）されてくるタイミング信号の入力をトリガとして励起光であるパルス光を出力する。なお、タイミング信号は、同時に信号処理装置８に対しても伝送される。また励起光照射手段１から出力される励起光は出力調整用パワーモニター１６ａと出力調整手段１６ｂによって出力を調整することができる。

励起光照射手段１から出力された励起光は、ミラーなどの光路変更手段（以下、「ミラー」ということがある）１２で反射されると共に、図示しない集光レンズなどの集光手段（以下、「集光レンズ」ということがある）によって集光され、第１導波管６ａに設けられた微小開口６ｃを通過し、その第１導波管６ａの試料２０に近接する端部の開口部６ｄを通じて、試料２０の例えば、直径５〜１０μｍ程度の測定部位に対して照射される。このように、ミラー１２及び集光レンズが、励起光照射手段１から出力された励起光を集光して試料２０の測定部位へ導く。これにより、試料２０における測定部位である微小な励起光照射領域２１において、励起キャリアが発生する。

マイクロ波照射手段３は、試料２０の測定部位に照射するマイクロ波を出力する手段である。このマイクロ波照射手段３は、例えば、周波数２６ＧＨｚのガンダイオード等のマイクロ波発振器が挙げられる。

方向性結合器４は、マイクロ波照射手段３から出力されたマイクロ波を２分岐するものである。分岐後の一方の出力波（以下、第１マイクロ波Ｏｐ１という）はマジックＴ５側へ伝送され、他方の出力波（以下、第２マイクロ波Ｏｐ２という）は相位調整器４ａ、反射マイクロ波強度検出手段７のＬＯ入力端へ伝送される。この方向性結合器４は、例えば、１０ｄＢカプラ等が採用される。

マジックＴ５は、第１マイクロ波Ｏｐ１を２分岐すると共に、２分岐された第１マイクロ波各々の試料２０に対する反射波各々の差信号Ｒｔ１（以下、「反射波差信号」ということがある）及び和信号を出力するものである。

マジックＴ５により２分岐されたマイクロ波Ｏｐ１の一方（以下、「第１主マイクロ波Ｏｐ１１」ということがある）は、そのマジックＴ５に接続された第１導波管６ａにより、試料２０の励起部を含む測定部位に導かれてその先端の開口部６ｄから放射される。これにより、第１主マイクロ波Ｏｐ１１が試料２０の測定部位に照射される。更に第１導波管６ａは、前記第１主マイクロ波Ｏｐ１１を放射するアンテナ（以下、「導波管アンテナ」ということがある）としての機能に加え、測定部位に照射された第１主マイクロ波Ｏｐ１１の反射波をその先端の開口部６ｄで捕捉し、マジックＴ５まで折り返し導く機能も果たす。

一方、マジックＴ５により２分岐された第１マイクロ波Ｏｐ１の他方（以下、「第１副マイクロ波Ｏｐ１２」という）は、マジックＴ５に接続された第２導波管６ｂにより、試料２０ａの測定部位の近傍、但し、励起光による励起部を含まない部分に導かれてその先端の開口部６ｅから放射される。これにより、第１副マイクロ波Ｏｐ１２が、試料２０ａの測定部位の近傍に照射される。更に第２導波管６ｂは、第１副マイクロ波Ｏｐ１２を放射する導波管アンテナとしての機能に加え、測定部位の近傍に照射された第１副マイクロ波Ｏｐ１２の反射波をその先端の開口部６ｅで捕捉し、マジックＴ５まで折り返し導く機能も果たす。ここで、第１導波管６ａがマイクロ波を導く経路長と、第２導波管６ｂがマイクロ波を導く経路長とは等しい。

また第１導波管６ａ及び第２導波管６ｂによりマジックＴ５に導かれた２つの反射波、すなわち、２分岐後の第１マイクロ波Ｏｐ１１、Ｏｐ１２各々が試料２０に反射したものの差信号、すなわち反射波差信号Ｒｔ１が、そのマジックＴ５により出力され、反射マイクロ波強度検出手段７のＲＦ入力端に伝送される。

反射マイクロ波強度検出手段７は、第２マイクロ波Ｏｐ２及び反射波差信号Ｒｔ１を混合することによって検波信号Ｓｇ１を出力する。この検波信号Ｓｇ１は、反射波差信号Ｒｔ１の強度、例えば試料２０に照射された第１マイクロ波Ｏｐ１の反射波の強度の一例を表す信号であり、信号処理装置８に取り込まれる。反射波差信号Ｒｔ１は、基板保持部によって所定位置に保持された試料２０に対する励起光の照射によってその強度が変化する。このように反射マイクロ波強度検出手段７は、反射波差信号Ｒｔ１の強度を検出するものであり、この反射マイクロ波強度検出手段７としてはミキサーや、マイクロ波を入力してその強度に応じた電気信号、すなわち電流や電圧を出力するマイクロ波検出器（以下、「検波器」ということがある）が設けられてもよい。

反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度は、試料２０の測定部位に対する励起光の照射により変化する。具体的には、反射波差信号Ｒｔ１の強度は、励起光の照射によって一時的に強くなった後に減衰する。また測定部位に不純物や欠陥等が多いほど反射波差信号Ｒｔ１の強度のピーク値は小さくなり、その減衰時間、すなわちキャリア寿命も短くなる。

ここで励起光の照射により変化する反射波差信号Ｒｔ１の強度について、そのピーク値が生じてから励起光照射停止後に見られる遅い減衰に対応するパラメータが、試料２０の電気抵抗率を評価する指標となる。

信号処理装置８は、反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出し、その検出結果を評価手段９に伝送する装置である。より具体的には信号処理装置８は、評価手段９からのタイミング信号の入力をトリガとして反射波差信号Ｒｔ１の変化を所定時間監視し、その間に得られる反射波差信号Ｒｔ１のレベルの最高値を反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐとして検出する。ここで信号処理装置８は、反射波差信号Ｒｔ１に対して遅延処理を施す遅延回路を備え、遅延処理後の信号に対して所定のサンプリング周波数で信号強度を順次検出し、その検出値の変化から反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出する。

評価手段９としては、ＣＰＵ、記憶部、入出力信号のインターフェース等を備えたコンピューターを用いることができ、ＣＰＵが所定のプログラムを実行することによって各種の処理を実行する。

例えば、評価手段９は、励起光照射手段１及び信号処理装置８に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、信号処理装置８によって検出される反射波差信号Ｒｔ１のピーク値Ｓｐを取り込んで当該評価手段９が備える記憶部に記録する。記録された反射波差信号Ｒｔ１（検出データ）は、試料２０の電気抵抗率の評価に用いられる。

またステージコントローラ１０は、評価手段９からの指令に従ってＸ−Ｙステージ１１を制御することにより、試料２０における測定部位の位置決め制御を行う。

Ｘ−Ｙステージ１１の上側には図示しない試料台が設けられている。試料台は、アルミニウム、ステンレス或いは鉄等の金属又はその他の導体からなる板状の導体部材である。その上側に図示しない基板保持部が設けられ、更にその基板保持部の上に試料２０が載置される。これにより試料台は、試料２０に対して前記第１マイクロ波Ｏｐ１１、Ｏｐ１２が照射される側と反対側、すなわち、試料２０の下側に配置される。

基板保持部は、試料台に対してその上側に固定された固形の誘電体である。基板保持部は基板と試料台との間に挿入される固形の誘電体であり、その材質は、例えばガラスやセラミック等の比較的屈折率の大きな誘電体である。これにより基板保持部を媒質とするマイクロ波の波長が短くなり、基板保持部としてより厚みの薄い軽量なものを採用できる。

以上、本発明の電気抵抗率を評価するための構成によれば、励起光照射手段１から照射された励起光によって酸化物半導体薄膜中に光励起キャリアが生成されると共に、マイクロ波照射手段３から照射されたマイクロ波の電界で光励起キャリアが運動し、その運動状態は、半導体中の不純物、欠陥等の存在によって影響を受ける。このため、反射マイクロ波強度検出手段７で、試料からの反射マイクロ波の強度を検出し、評価手段９で既に説明したように過剰キャリア濃度の変化を解析することで、酸化物半導体薄膜のキャリア濃度を判定し、電子状態の変化から間接的に電気抵抗率を評価することができる。この際、評価手段９が、Ｘ−Ｙステージ１１などから成るステージの位置を制御することで、所定の範囲の電気抵抗率を判定するマッピング測定も可能である。

更に本発明の上記評価装置に、電気抵抗測定手段を備えることで、上記電気抵抗率の評価だけでなく、酸化物半導体薄膜の電気的特性をインラインで短時間に評価する装置を提供することができる。上記電気抵抗率の評価では、いわゆる遅い減衰に基づいて電気抵抗率を評価するものであるが、本発明者らの研究の結果、欠陥の多少によって、上記μ−ＰＣＤ法に基づいて測定・評価する電気抵抗率も変化する。また酸化物半導体薄膜の電気抵抗率は同一面内であっても汚染や不純物などに起因して異なる場合があり、測定箇所によって値にバラツキがある。従って酸化物半導体薄膜のより適切な品質管理を行うためには、上記μ−ＰＣＤ法による測定箇所と電気抵抗率測定手段による箇所が略同一であることが重要となる。

そこで、上記評価装置に電気抵抗測定手段を備ければ、Ｘ−Ｙステージを適宜動かすだけで、簡便、かつ正確に略同一箇所を測定することが可能となる。そのため、電気抵抗測定手段を設けた上記評価装置を液晶表示装置などの製造ラインに用いれば、生産性が大きく向上すると共に、酸化物半導体薄膜のより適切な品質管理を行うことができる。

図１０に基づいて電気抵抗測定手段を設けた装置構成について説明する。図１０は、上記説明したμ−ＰＣＤ法に基づいて反射率の変化と電気抵抗率を測定・評価する図９の装置に、電気抵抗測定手段３０を備えた装置である。電気抵抗測定手段３０は、必ずしも設置されなくても良い。具体的な設置箇所は限定されないが、上記したようにＸ−Ｙステージ１１を動かすことによって、酸化物半導体薄膜のマイクロ波光導電測定箇所と略同一箇所において電気抵抗測定手段３０によって電気抵抗率を測定できるように設置することが望ましい。電気抵抗測定手段３０は、好ましくは電気抵抗率測定ヘッド３１と、電気抵抗率測定ヘッド３１の昇降手段３２を有する。電気抵抗測定手段３０によって試料２０の電気抵抗率を測定できる。

電気抵抗率測定ヘッド３１は、接触式方法で電気抵抗率を測定する手段である。電気抵抗率測定ヘッド３１は上記した抵抗測定手段に対応した抵抗測定端子が設けられており、抵抗測定端子としては２重リング電極などの測定用プローブや、直線上に針状の４本の電極を配したヘッドなどが例示される。酸化物半導体薄膜の電気抵抗率は、ＪＩＳ Ｋ６９１１に準拠した二重リング電極を用いた抵抗測定や、ＪＩＳ Ｋ７１９４に準拠した四探針法による抵抗測定を行うことができる。

また電気抵抗率測定ヘッド３１の昇降手段３２は、試料２０の電気抵抗率を測定する際に所望の位置まで電気抵抗率測定ヘッドを降下させる昇降機構である。電気抵抗率を測定する手段としては各種公知の電気抵抗率測定装置を用いることができる。例えば三菱化学
アナリテック社製のハイレスタなどの電気抵抗測定装置を用いた場合は、電気抵抗率測定ヘッド３１に相当するプローブが試料２０の表面と接触するように昇降手段３２で降下させて電気抵抗率を測定した後、プローブと試料２０とが非接触状態となるように上昇させればよい。測定した電気抵抗率は測定値送信ライン３３を通して例えば評価手段９と同様の構成を有する図示しない評価手段に送られて評価することができる。その他にも、ＪＡＮＤＥＬ製プローブヘッドなどの電気抵抗測定装置が同様に評価可能である。

［ＴＦＴの製造方法］
更に上記評価方法をＴＦＴの製造方法に適用することで、酸化物半導体薄膜の欠陥が低減された酸化物半導体薄膜を有するＴＦＴを製造することができる。

ＴＦＴの構成は限定されず、公知の構成を採用できる。例えばＴＦＴは、基板上に、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜の表面に形成される保護膜、およびソース電極・ドレイン電極を有する。そしてＴＦＴの酸化物半導体薄膜、及び保護膜等は上記酸化物半導体薄膜の評価に基づいて決定した条件で成膜すればよい。

上記したように酸化物半導体薄膜の電子状態は接触式方法と非接触式方法のいずれによっても測定でき、酸化物半導体薄膜の欠陥に起因する不良を評価できる。よって上記ＴＦＴの製造方法によれば、上記のように酸化物半導体薄膜の欠陥を低減可能な製造条件を適宜決定できる。

以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。

実施例１
実施例１では、μ−ＰＣＤ法に基づいて算出される酸化物半導体薄膜のライフタイム値と、ストレス耐性としてΔＶ_thなどのＴＦＴ特性との相関関係を評価するため、以下の実験を行った。本実施例、および後記実施例では、下記評価１により算出したライフタイム値と、しきい値シフトとの相関を調べた。
評価１：マイクロ波反射率を下記式（４）で表し、パラメータフィッティングした時のライフタイム値：パラメータＢ

式中、Ａは定数、Ｂは励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータである。

まず、本実施例では酸化物半導体薄膜成膜工程における酸素添加量、及び保護膜成膜工程におけるキャリアガス比を変更して複数の積層体を製造した後、μ−ＰＣＤ法で酸化物半導体薄膜を評価した。そして該評価結果に基づいてプレアニール処理工程の温度条件や処理時間を調整した。なお、本実施例では保護膜形成条件による膜質変動を評価するため、各試料のプレアニール処理工程後の酸化物半導体薄膜のパラメータＰが０．５〜０．７の範囲内となるように調整した。保護膜を有する酸化物半導体薄膜の好適な電子状態としてパラメータＰＸは０．８〜１．０、パラメータＱＸは３００〜１５００ｍＶに設定した。

以下の実施例はこのような前提条件の下、保護膜成膜工程の製造条件が酸化物半導体薄膜の品質に大きな影響を及ぼしており、該保護膜成膜工程を適切な製造条件で行うことで良好な電子状態を維持できること、及びμ−ＰＣＤ法による評価が、ＴＦＴの特性と相関関係を有していることを示した。

（１）ライフタイム値測定用試料の作製
まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ Ｘ
Ｇ）の上に、ゲート絶縁膜として膜厚２００ｎｍのＳｉＯ₂を成膜した。ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ₄とＮ₂Ｏの混合ガスとしてＮ₂Ｏ＝１００ｓｃｃｍ、ＳｉＨ₄＝４ｓｃｃｍ、Ｎ₂＝３６ｓｃｃｍ、圧力：２００Ｐａ、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。

［酸化物半導体薄膜成膜工程：「ＡＳＤＥＰＯ」と表記することがある］
次に、酸化物半導体薄膜としてＩＧＺＯをスパッタリング法で成膜した。なお、本実施例では酸素添加量を下記のように変更して複数の試料を作製した。
スパッタリング装置：アルバック社製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ₄［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体薄膜の膜厚：４０ｎｍ
ガス圧：１ｍＴｏｒｒ
酸素添加量：Ｏ₂／（Ａｒ＋Ｏ₂）＝４％、１０％、２０％（体積比）

［プレアニール処理工程：「ＰＲＥ」と表記することがある］
次に、プレアニール処理を行った。プレアニール処理条件は、最適な条件として抽出した大気中、３５０℃、１時間の条件で行った。最適な条件でプレアニールを行うことによって膜中欠陥を低減させた。

［保護膜成膜工程：「ＥＳＬ」と表記することがある］
次に、酸化物半導体薄膜上に保護膜を形成した。本実施例では保護膜形成時のキャリアガスを下記のように変更して複数の試料を作製した。
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：２３０℃
膜厚：１００ｎｍ
キャリアガス：Ｎ₂Ｏ＝１００ｓｃｃｍ、ＳｉＨ₄／Ｎ₂＝４／３６ｓｃｃｍ、
キャリアガス：Ｎ₂Ｏ＝１５０ｓｃｃｍ、ＳｉＨ₄／Ｎ₂＝６／５４ｓｃｃｍ、
キャリアガス：Ｎ₂Ｏ＝２５０ｓｃｃｍ、ＳｉＨ₄／Ｎ₂＝１０／９０ｓｃｃｍ

［最終保護膜成膜工程：「ＰＶ」と表記することがある］
更に、最終保護膜として膜厚２００ｎｍのＳｉＯ₂と膜厚２００ｎｍのＳｉＮの積層膜を形成した。上記最終保護膜の形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、Ｎ₂Ｏガスによってプラズマ処理を行った後、エッチストップ層にＳｉＯ₂、およびＳｉＮを下記条件で順次形成した。ＳｉＯ₂の形成には、Ｎ₂ＯおよびＳｉＨ₄の混合ガスを用い、ＳｉＮの形成にはＳｉＨ₄、Ｎ₂、ＮＨ₃の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。

（第１層）：ＳｉＯ₂
キャリアガス：Ｎ₂Ｏ＝１００ｓｃｃｍ、ＳｉＨ₄／Ｎ₂＝４／３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１００ｎｍ

（第２層）：ＳｉＮ
キャリアガス：Ｎ₂Ｏ＝１００ｓｃｃｍ、ＳｉＨ₄＝１２．５ｓｃｃｍ、Ｎ₂＝２９７．５ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１５０ｎｍ

［ポストアニール処理工程：「ＰＡ」と表記することがある］
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。

上記ＰＲＥ、ＥＳＬ、ＰＶ、及びＰＡの各工程後の試料について、μ−ＰＣＤ法を実施し、反射率の変化を測定した。測定結果を解析し、反射波の最大値に対応するパラメータＱ、及び０．３〜１μ秒の傾きに対応するＢ値を算出し、Ｂ値をパラメータ算出ステップの遅い減衰に対応するパラメータＰとした。

各工程のパラメータＱとパラメータＰは以下のとおりである。
ＱＸ０、ＰＸ０：酸化物半導体薄膜成膜工程後のパラメータＰとパラメータＱ
ＱＸ１、ＰＸ１：酸化物半導体薄膜成膜後、プレアニール処理工程後のパラメータＰとパラメータＱ
ＱＸ２、ＰＸ２：酸化物半導体薄膜の表面を直接保護するための保護膜成膜工程後のパラメータＰとパラメータＱ
ＱＸ３、ＰＸ３：保護膜表面を更に保護するための最終保護膜成膜工程後のパラメータＰとパラメータＱ
ＱＸ４、ＰＸ４：最終保護膜成膜後、ポストアニール処理工程後のパラメータＰとパラメータＱ
各値を図１にプロットした。なお、図１の縦軸はパラメータＱ（単位：ｍＶ）、横軸はパラメータＰである。

パラメータＰＸ＝０．８〜１．０、パラメータＱＸ＝３００〜１５００ｍＶを参照値に設定した。図１中、Ｌｏｗ、Ｍｉｄ、Ｈｉｇｈは、酸化物半導体を形成する際のスパッタリング条件における酸素濃度：Ｌｏｗ＝４％、Ｍｉｄ＝１０％、Ｈｉｇｈ＝２０％を示す。またＳｉＨ₄／Ｎ₂Ｏは、保護膜であるエッチストップ層を形成する際のＣＶＤ条件におけるガス比を示す。図１（１−１）、（２−１）、（３−１）は酸素濃度：Ｌｏｗ、（１−２）、（２−２）、（３−２）は酸素濃度：Ｍｉｄ、（１−３）、（２−３）、（３−３）は酸素濃度：Ｈｉｇｈの例である。また（１−１）〜（１−３）はＳｉＨ₄／Ｎ₂Ｏ＝４／１００、（２−１）〜（２−３）はＳｉＨ₄／Ｎ₂Ｏ＝６／１５０、（３−１）〜（３−３）はＳｉＨ₄／Ｎ₂Ｏ＝１０／２５０の例である。

（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、図４に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。

まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ２０００）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ₂を膜厚２００ｎｍ、順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した。スパッタリング条件は基板温度：室温、ガス圧：２ｍＴｏｒｒとした。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ₄とＮ₂Ｏの混合ガスをＮ₂Ｏ＝１００ｓｃｃｍ、ＳｉＨ₄＝４ｓｃｃｍ、Ｎ₂＝３６ｓｃｃｍ)、成膜パワー：３００Ｗ、成膜温度：３２０℃とした。

次に、酸化物半導体薄膜としてＩＧＺＯを上記（１）で作製した試料と同じ条件でスパッタリング法によって成膜した。

上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。

このようにして酸化物半導体薄膜をパターニングした後、上記（１）で作製した試料と同じ条件でプレアニール処理工程、及び保護膜成膜工程を行った。

次に、純Ｍｏを使用し、ＤＣスパッタリング法により膜厚１００ｎｍとなるように成膜した後、パターニングを行い、ソース・ドレイン電極を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。

このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための最終保護膜を形成した。保護膜として、膜厚２００ｎｍのＳｉＯ₂と膜厚２００ｎｍのＳｉＮの積層膜を用いた。上記ＳｉＯ₂およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、Ｎ₂Ｏガスによってプラズマ処理を行った後、ＳｉＯ₂、およびＳｉＮ膜を順次形成した。ＳｉＯ₂膜の形成には、Ｎ₂ＯおよびＳｉＨ₄の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ₄、Ｎ₂、ＮＨ₃の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。

最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを得た。

このようにして得られた各ＴＦＴについて、以下のようにして、ストレス印加前後におけるしきい値電圧Ｖ_thの変化ΔＶ_thを調べた。結果を図２に示す。なお、図２中「１．０Ｅ」の「Ｅ」はｅｘｐｏｎｅｎｔｉａｌを意味する。

（Ｉ）ストレス耐性としてΔＶ_thを評価した。本実施例では実際のパネル駆動時のストレス環境を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動しやすい４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色光源
照度としてＴＦＴに照射される光の強度：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間

パラメータＰについて、各試料の電子状態を示す図１と、対応する各試料のＴＦＴの特性を示す図２から以下のことがわかる。図１に示すように、ＰＲＥの酸化物半導体薄膜はいずれもパラメータＰ１の値を０．５〜０．７程度に調整したが、ＥＬＳのＳｉＨ₄／Ｎ₂Ｏガス比やＡＳＤＥＰＯの酸素含有量によってパラメータＰＸ２の値が変動し、製造条件によっては本実施例で規定したパラメータＰＸの範囲＝０．８〜１．０を超えていた。例えば図１（１−１）〜（２−１）の製造条件は、パラメータＰＸ２の値が本発明で規定するパラメータＰの上限値１．５を満足し、図２に示す良好なＴＦＴ特性を有する試料が多い好適な製造条件である。しかしながら図１（１−２）〜（２−１）は図１（１−１）と比べるとストレス耐性が劣っていたが、これは図１（１−２）〜（２−１）のパラメータＰＸ２は本実施例で設定したパラメータＰＸの範囲から外れて大きいためである。一方、図１（１−１）のパラメータＰＸ２は本実施例で設定したパラメータＰＸの範囲内であり、図２に示すように図１（１−１）はストレス耐性が最も良好であり、最適な製造条件であることがわかる。

一方、図１（２−２）〜（３−３）の製造条件では、パラメータＰＸ２が１．５を超える試料が多く、図２に示すように図１（２−２）〜（３−３）はいずれもストレス耐性に劣っており、製造条件が十分に最適化されていないことがわかる。

なお、図１（２−２）〜（３−３）はＰＶやＰＡの各工程を行ってもパラメータＰＸ３、ＰＸ４の値は大きいままであった。同様に図１（１−２）〜（２−１）についても、パラメータＰＸ２とパラメータＰＸ３、ＰＸ４はほぼ同等の値を示しており、改善できなかった。一方、図１（１−１）に示すように、パラメータＰＸ２が設定したパラメータＰＸの範囲内であるときは、ＰＶやＰＡ等の後工程を経てもパラメータＰＸ３、ＰＸ４はパラメータＰＸ２の値をほぼ維持されており、良好な電子状態を維持できることがわかった。これらの結果から、酸化物半導体薄膜の品質はＥＳＬ工程の製造条件が大きく影響しており、ＥＳＬ工程後のパラメータＰＸ２は、その後の工程を経てもほとんど改善乃至変動しないことがわかる。したがってＥＳＬ工程後の酸化物半導体薄膜のパラメータＰＸ２を良好な電子状態として設定したパラメータＰＸにできるだけ近似させておけば、その後の製造工程を経ても良好な電子状態を維持できる。

またパラメータＰ、及びパラメータＱについて、図１、図２から以下のことがわかった。

（１）：図１（３−１）〜（３−３）に示すようにパラメータＰＸ２がＰＸ２＞１．５となるような非常に大きな値を有すると共に、パラメータＱＸ２がＱＸ２＜３００ｍＶとなるような非常に小さな値を有する場合、図２（３−１）〜（３−３）に示すようにＴＦＴが導体化することがわかった。なお、ＰＸ２、ＱＸ２の何れか一方でもＰＸ２＞１．５、ＱＸ２＜３００ｍＶとなる場合も、しきい値電圧のシフトが大きく、ストレス耐性に劣ることがあるため、パラメータＰ、Ｑの両方を適切な範囲になるようにコントロールすることが重要である。

（２）：図１（２−２）、（２−３）に示す様にパラメータＰＸ２がＰＸ２＞１．５となるような非常に大きな値を有すると共に、パラメータＱＸ２がＱＸ２≧３００ｍＶある場合は、ＴＦＴは導体化していないものの、光照射を伴うストレス耐性はΔＶ_th≧６．０Ｖであり、時間の経過と共にしきい値電圧のシフトが大きく、十分なストレス耐性を有しておらず、ＴＦＴ特性に劣ることがわかる。

（３）：図１（１−２）〜（２−１）に示す様にパラメータＰＸ２が１．０＜ＰＸ２＜１．５であると共に、パラメータＱＸ２が３００〜１８００ｍＶの範囲内である場合、ΔＶ_th≦５．０Ｖを満足する良好なストレス耐性を示した。

（４）：図１（１−１）に示す様にパラメータＰＸ２が０．８〜１．０の範囲内であり、且つパラメータＱＸ２が３００〜１８００ｍＶの範囲内である場合、ΔＶ_th≦３．０Ｖであり、更に優れたストレス耐性を示した。

以上の結果から、上記（３）のようにパラメータＱＸ２、ＰＸ２がそれぞれ好ましいパラメータＱＸ、ＰＸの範囲を満足すれば、良好なストレス耐性を有することがわかった。特に上記（４）のようにパラメータＰＸ２が０．８〜１．０の範囲内であれば、更に優れたストレス耐性を有することがわかった。

また図１に示すようにパラメータＱについても上記したパラメータＰと同様、パラメータＱＸ１が良好であっても、保護膜成膜条件によってはパラメータＱＸ２が変化し、良好な電子状態から乖離することがある。またＰＶやＰＡの各工程を行っても、パラメータＱＸ３、ＱＸ４はパラメータＱＸ２とほぼ同等の値となる傾向を示した。そのため、パラメータＱＸ２がパラメータＱＸの範囲から外れていると、その後の製造工程を経てもパラメータＱＸの範囲内に戻すことは難しく、酸化物半導体薄膜の欠陥を十分に低減できないことがある。一方、保護膜成膜条件を調整して、パラメータＱＸ２が最適化されていれば、その後の製造工程を経ても酸化物半導体薄膜は良好な状態を維持できる。

そして図１と図２の対比から明らかなように、酸化物半導体薄膜の欠陥を低減することで、ストレス耐性などのＴＦＴ特性が良好なＴＦＴを製造できる。このことはΔＶ_thとパラメータＰの値を夫々プロットした図１４からも、酸化物半導体薄膜の評価とストレス耐性の間に相関関係を有することがわかる。すなわち、本実施例では、パラメータＰが最適値である０．８〜１．０に近い程、しきい値電圧のシフト量が低減しており、優れたストレス耐性を有する。パラメータＱも同様に最適値である３００〜１５００ｍＶに近い程、しきい値電圧のシフト量やストレス耐性に優れた特性を有する。

以上より、保護膜を有する酸化物半導体薄膜の電子状態を測定、評価し、該評価に基づいて該酸化物半導体薄膜の成膜条件や保護膜成膜条件を調整し、ＥＳＬ後の保護膜を有する酸化物半導体薄膜の電子状態を最適化することで、酸化物半導体薄膜の欠陥を低減することができ、ストレス耐性などのＴＦＴ特性が良好なＴＦＴを製造できる。

１ 励起光照射手段
３ マイクロ波照射手段
４ 方向性結合器
４ａ 相位調整器
５ マジックＴ
６ａ 第１導波管
６ｂ 第２導波管
６ｃ 微小開口
６ｄ、６ｅ 開口部
７ 反射マイクロ波強度検出手段
８ 信号処理装置
９ 評価手段
１０ ステージコントローラ
１１ Ｘ−Ｙステージ
１２ 光路変更手段
１６ａ 出力調整用パワーモニター
１６ｂ 出力調整手段
２０ 試料
２０ａ 基板
２０ｂ 酸化物半導体薄膜
２１ 励起光照射領域
３０ 電気抵抗率測定手段
３１ 電気抵抗率測定ヘッド
３２ 昇降手段
３３ 測定値送信ライン
４１ 積層体
４２ ゲート電極
４３ ゲート絶縁膜
４５ エッチストップ層、または保護膜
４６ａ ソース電極
４６ｂ ドレイン電極
４７ 最終保護膜
４８ コンタクトホール
４９ 評価素子
５０ ディスプレイ
５１ マザーガラス

Claims (6)

1. 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法であって、
   前記保護膜を有する前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜の欠陥に起因する不良を評価する前記積層体の品質評価方法。
2. 前記酸化物半導体薄膜の欠陥に起因する不良を評価することによって、下記（１）〜（３）のいずれかを評価するものである請求項１に記載の品質評価方法。
   （１）薄膜トランジスタに光照射と負バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶ_th、
   （２）薄膜トランジスタのスイッチングの可否、
   （３）薄膜トランジスタのしきい値電圧Ｖ_th
3. 前記酸化物半導体薄膜の電子状態は、
   前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
   前記反射率の時間的な変化から、前記励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップとに基づいて非接触式方法によって測定するものである請求項１または２に記載の品質評価方法。
4. 前記パラメータ算出ステップが、前記反射率の変化から、前記励起光の照射停止後０．１〜１０μｓに見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜の電子状態を評価するものである請求項３に記載の品質評価方法。
5. 前記酸化物半導体薄膜の電子状態の評価は、前記パラメータ算出ステップの遅い減衰に対応するパラメータが、１．５以下の場合に良好と評価するものである請求項３または４に記載の品質評価方法。
6. 請求項３〜５に記載の品質評価方法を用いた酸化物半導体薄膜の品質管理方法であって、
   前記保護膜を有する前記酸化物半導体薄膜の電子状態を前記品質評価方法に基づいて評価し、該評価に基づいて前記酸化物半導体薄膜の成膜条件、前記酸化物半導体薄膜形成後の熱処理条件、及び前記保護膜の成膜条件の少なくとも１つを調整するものである前記酸化物半導体薄膜の品質管理方法。