JP2016103564A - 基板および基板の製造方法 - Google Patents

基板および基板の製造方法 Download PDF

Info

Publication number
JP2016103564A
JP2016103564A JP2014241024A JP2014241024A JP2016103564A JP 2016103564 A JP2016103564 A JP 2016103564A JP 2014241024 A JP2014241024 A JP 2014241024A JP 2014241024 A JP2014241024 A JP 2014241024A JP 2016103564 A JP2016103564 A JP 2016103564A
Authority
JP
Japan
Prior art keywords
substrate
wafer
forming step
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014241024A
Other languages
English (en)
Other versions
JP6336895B2 (ja
Inventor
純二 土屋
Junji Tsuchiya
純二 土屋
久保 利哉
Toshiya Kubo
利哉 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Fine Device Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Fine Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Fine Device Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2014241024A priority Critical patent/JP6336895B2/ja
Publication of JP2016103564A publication Critical patent/JP2016103564A/ja
Application granted granted Critical
Publication of JP6336895B2 publication Critical patent/JP6336895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】被接合部材と接合部のバリによる不具合を解決した基板及び基板の製造方法を提供する。【解決手段】隣接した二面(接合面201、切断面203)の稜線部に切欠き部205を有する基板200の製造方法であって、ウエハ基板を準備する工程と、ウエハ基板に基板の切欠き部を有する隣接した二面のうち一方の面201を形成する第1の面形成工程と、一方の面に膜204を形成する膜形成工程と、膜形成工程の後に、ウエハ基板を切断することで前記一方の面を除く基板の面203を形成する第2の面形成工程と、を有する。第1の面形成工程において、前記一方の面は凹部を有するよう形成され、第2の面形成工程において、凹部内においてウエハ基板を切断することで切欠き部を形成する。【選択図】図1

Description

本発明はウエハ基板から切断することで形成される基板および基板の製造方法に関する。
従来、電子部品の実装のための金属膜や撥水・防汚機能、光学機能を有する機能膜等の膜が表面に形成された基板が利用されている(例えば、特許文献1参照。)。図8は、従来の基板を示す図である。基板106は直方体であり、その表面の一部に膜103が形成された成膜面を有している。また、基板106の成膜面と隣接した面には切断面107を有している。切断面107は、基板106を製造する際にウエハ(不図示)から基板106をダイシングにより切断した断面である。
図9は、従来の基板の製造方法を示す図である。基板106の製造としては、まず始めにウエハ101を準備し、ウエハ101上に基板106の外形にあたる基板形成領域102を設定する。次に、基板形成領域102の所定の箇所を含むウエハ101の表面に膜103を形成する。基板形成領域102において、膜103が形成された面が基板106の成膜面となる。
次に、ダイシングブレード104により基板形成領域102の外形に沿って、ウエハ101をウエハの一つの面に対して直交方向に切断する。切断は、ウエハ101にダイシングブレード104のブレード幅による切断溝103を形成されることで行われ、切断溝103の断面が基板106の切断面107となる。
特開2002−94168
従来の基板106は、ウエハ101から基板106を切断する工程において、基板106の切断面107と成膜面が交わる稜線部で、成膜面に形成された膜103または基板106の母材によるバリが発生する虞がある。例えば基板106の成膜面を他の部材との接合面としたとき、ここにバリがあることで基板106と被接合部材との接合強度や位置精度の低下につながる。また、接合面へバリが介在することにより、被接合部材の接合面を基準としたとき、基準面に対し基板106の傾きが生じる。さらに前記バリは、各工程において落下することでコンタミの原因ともなる。本発明はこのような課題を解決するものであり、バリによる不具合を抑えた基板および基板の製造方法を提供するものである。
基板と、前記基板の隣接した二面の稜線部に切欠き部を有し、前記切欠き部を有する前記隣接した二面のうちの一方の面に膜が形成されている基板とする。
さらに、前記切欠き部を有する前記隣接した二面のうちの一方の面は、ドライエッチングにより形成されている基板とする。
さらに、前記切欠き部を有する前記隣接した二辺のうちの他方の面は、ダイシングにより形成されている基板とする。
基板の隣接した二面の稜線部に切欠き部を有する基板の製造方法であって、ウエハ基板を準備する工程と、前記ウエハ基板に、前記基板の切欠き部有する隣接した二面のうち一方の面を形成する第1の面形成工程と、前記一方の面に膜を形成する膜形成工程と、 前記膜形成工程の後に、前記ウエハ基板を切断することで前記一方の面を除く前記基板の面を形成する第2の面形成工程と、を有し、前記第1の面形成工程において、前記一方の面は凹部を有するよう形成され、前記第2の面形成工程において、前記凹部内において前記ウエハ基板を切断することで前記切欠き部を形成した基板の製造方法とする。
さらに、前記第1の面形成工程において、前記凹部は所定の間隔をおいて複数形成されており、前記第2の面形成工程において、複数の前記凹部に係るよう前記ウエハ基板を切断する基板の製造方法とする。
さらに、前記第1の面形成工程は、ドライエッチングにより前記一方の面を形成した基板の製造方法とする。
さらに、前記第2の面形成工程は、ダイシングにより前記一方の面を除く前記基板の面を形成した基板の製造方法とする。
本発明によれば、基板の切断面と切断面と隣接した面との稜線部に切欠き部を有することで、切断面の端部にバリが発生したとしても、バリは切欠き部内に収まる。したがって、基板の切断面と隣接する面を接合面として利用した場合においても、前記接合面の平坦度が保たれ、接合強度や、位置精度を向上させ、また前記基板の傾きを生じさせない。また、切断面と隣接する面が成膜面の場合は、膜のバリの発生を抑えることができ、コンタミを軽減させることも可能である。
本発明の基板を示す図。 本発明の基板の製造方法を示す図であり、ウエハを示す図。 本発明の基板の製造方法を示す図であり、凹部が形成されたウエハを示す図。 本発明の基板の製造方法を示す図であり、凹部が形成されたウエハの斜視図。 本発明の基板の製造方法を示す図であり、ウエハに膜を形成した状態を示す図。 本発明の基板の製造方法を示す図であり、ウエハを切断する状態を示す図。 本発明の基板の製造方法の第二の実施例を示す図。 従来の基板を示す図。 従来の基板の製造方法を示す図。
以下、本発明の基板および基板の製造方法について図を用いて詳細に説明する。本実施例では、本発明の基板および基板の製造方法について、基板の材料として半導体材料であるシリコンを用いた例として説明する。また、本実施例の基板はレーザーダイオード(LD)等の電子部品を搭載するサブマウント基板とし、基板の上面に電子部品を搭載する搭載面を有し、この搭載面と隣接した側面を基準面(接合面)として基板を被実装部材へ実装して用いるものとする。
図1は本発明の基板を示す図である。基板200は略直方体の形状を有しており、被実装部材との接合面となる接合面201と、レーザーダイオードを搭載する搭載面202とを有している。接合面201と搭載面202の表面には、例えば下層よりTi/Pt/Auの膜204が形成され、それぞれ被実装部品への接合、レーザーダイオードの実装に利用される。また、接合面201と隣接した面はダイシングブレードで切断された切断面203となっており、切断面203と接合面201との稜線部には切欠き部205が形成されている。
基板200は、製造工程の切断において切断面203にバリが発生する可能性があるが、本実施例に示すように、切断面203と膜204が形成された接合面201との稜線部に切欠き部205を設けることにより、基板200の母材や膜204に発生したバリが切欠き部205内に収まり、被実装部材の基準面となる接合面201にバリによる不具合を与えることがない。
次に本発明の基板の製造方法について説明する。図2〜6は本発明の基板の製造方法を示す図であり、図2はウエハを示す図、図3は凹部が形成されたウエハを示す図、図4は凹部が形成されたウエハの斜視図、図5はウエハに膜を形成した状態を示す図、図6はウエハを切断する状態を示す図である。
本発明の基板の製造方法の第一の実施例は、まずシリコンからなる厚さ200μm程度のウエハ300を準備する。ウエハ300には、ウエハ300から基板を形成する領域である基板形成領域301が設定されている(図2)。次に、ウエハ300の表面にフォトリソグラフィーによりレジストパターン(不図示)を形成し、このレジストパターンをマスクとしてウエハ300をDRIE(Deep-Reactive Ion Etching)することでウエハ300表面と裏面を貫通させ、基板形成領域301の少なくとも一つの面305と凹部302を形成する(図3、図4)。凹部302が形成される基板形成領域301の少なくとも一つの面305は、被実装部材に基板を実装するための接合面に対応する(以下、面305を接合面305と呼ぶ。)。
凹部302は、ウエハ300の基板形成領域301において、少なくとも基板形成領域301の端部に該当する位置に形成され、本実施例においては隣り合う基板形成領域301のそれぞれの端部に係るよう一つの凹部302が形成されており、最終的に凹部302の一部は基板の切欠き部に対応する。本実施例では、凹部302はウエハ300上面から見た場合、接合面301を矩形に切り欠いた形状で形成されている。ここで、凹部302の幅は後工程の膜形成工程において、凹部302内への膜の入り込みを抑えるためにできるだけ狭い方が良い。また、ウエハ300から複数の基板を製造する場合には、凹部302をダイシングブレード幅より広い幅とすることで、後工程のウエハ300の切断で、隣り合う基板の切欠き部を一度の切断にて製造することができる。本実施例では凹部302の幅を100μm程度の幅に設定している。
次に、ウエハ300の接合面305と、ウエハ300表面の基板形成領域301内の所定の箇所に、例えば下層よりTi/Pt/Auの膜303を成膜する(図5)。
接合面305への膜303の成膜は、スパッタリング法や蒸着法などにより行われる。凹部302の幅を狭く設定することにより、凹部302内への膜材の入り込み量を少なくすることができ、凹部302内を除く部分と比較し凹部302内の膜303は薄く形成される。
最後に、基板形成領域301の外形に沿ってウエハ300をダイシングブレード304で切断する(図6)。これによりサブマウント基板としての基板が形成される。この工程では、凹部302の底部にあたる切断部でバリが発生する虞があるが、凹部302の底部の切断部と実際に接合の基準面となる接合面305との間に段差がり、仮にバリが発生したとしてもバリは凹部302内に収まる。また凹部302内の膜303は、凹部302の幅を狭く設定することでその膜厚を十分に小さくすることができ、膜303のバリの大きさを抑制することが可能である。
次に、本発明の基板の製造方法の第二の実施例を説明する。図7は本発明の基板の製造方法の第二の実施例を示す図である。第二の実施例はウエハに形成する凹部の形態が第一の実施例と異なることが特徴であり、その他の構成は第一の実施例と同様の構成である。したがって、ここでは第一の実施例と相違があるウエハに形成する凹部の形態について説明する。
この実施例では、準備したウエハ300の表面にフォトリソグラフィーによりレジストパターン(不図示)を形成し、このレジストパターンをマスクとしてウエハ300をDRIEすることでウエハ300表面と裏面を貫通させ、基板形成領域301の少なくとも一つの面305と、複数の幅の狭い凹部401からなる凹部群402を形成する。本実施例では、凹部401の幅は20μmに設定されている。
本実施例において凹部群402は、二つの凹部401で構成されている。このように第一の実施例の凹部302の代わりに凹部群402とする場合、凹部群402のうち少なくとも端に位置する凹部401が基板形成領域301に係るように配置される。また、ウエハ300から複数の基板を製造する場合においては、隣り合う基板形成領域301間の幅をダイシングブレード304の幅と同程度に設定する。本実施例によれば、ウエハ300から複数の基板を製造する場合において、凹部をダイシングブレード304の幅より広い幅とせずとも基板の切欠き部を一度の切断にて製造することができ、かつ、凹部401内の膜の厚さをより小さくすることが可能である。
以上、本発明の基板および基板の製造方法を実施例に基づき説明したが、本発明の基板および基板の製造方法は本実施例に限定されるものではなく、その各構成は同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成が付加されていてもよい。例えば、本実施例では凹部は矩形の形状としているが、ウエハ300上面から見た場合、接合面を三角形状等に切り欠いた形状で形成されてもよい。
101 ウエハ
102 基板形成領域
103 膜
104 ダイシングブレード
105 切断溝
106 基板
107 切断面
200 基板
201 接合面
202 搭載面
203 切断面
204 膜
205 切欠き部
300 ウエハ
301 基板形成領域
302 凹部
303 膜
304 ダイシングブレード
305 接合面
401 凹部
402 凹部群

Claims (7)

  1. 基板と、
    前記基板の隣接した二面の稜線部に切欠き部を有し、
    前記切欠き部を有する前記隣接した二面のうちの一方の面に膜が形成されていることを特徴とする基板。
  2. 前記切欠き部を有する前記隣接した二面のうちの一方の面は、ドライエッチングにより形成されていることを特徴とする請求項1に記載の基板。
  3. 前記切欠き部を有する前記隣接した二辺のうちの他方の面は、ダイシングにより形成されていることを特徴とする請求項2に記載の基板。
  4. 基板の隣接した二面の稜線部に切欠き部を有する基板の製造方法であって、
    ウエハ基板を準備する工程と、
    前記ウエハ基板に、前記基板の切欠き部有する隣接した二面のうち一方の面を形成する第1の面形成工程と、
    前記一方の面に膜を形成する膜形成工程と、
    前記膜形成工程の後に、前記ウエハ基板を切断することで前記一方の面を除く前記基板の面を形成する第2の面形成工程と、を有し、
    前記第1の面形成工程において、前記一方の面は凹部を有するよう形成され、
    前記第2の面形成工程において、前記凹部内において前記ウエハ基板を切断することで前記切欠き部を形成したことを特徴とする基板の製造方法。
  5. 前記第1の面形成工程において、前記凹部は所定の間隔をおいて複数形成されており、
    前記第2の面形成工程において、複数の前記凹部に係るよう前記ウエハ基板を切断することを特徴とする請求項4に記載の基板の製造方法。
  6. 前記第1の面形成工程は、ドライエッチングにより前記一方の面を形成したことを特徴とする請求項4〜5のいずれか一項に記載の基板の製造方法。
  7. 前記第2の面形成工程は、ダイシングにより前記一方の面を除く前記基板の面を形成したことを特徴とする請求項4〜6のいずれか一項に記載の基板の製造方法。
JP2014241024A 2014-11-28 2014-11-28 基板および基板の製造方法 Active JP6336895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014241024A JP6336895B2 (ja) 2014-11-28 2014-11-28 基板および基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014241024A JP6336895B2 (ja) 2014-11-28 2014-11-28 基板および基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016103564A true JP2016103564A (ja) 2016-06-02
JP6336895B2 JP6336895B2 (ja) 2018-06-06

Family

ID=56089182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014241024A Active JP6336895B2 (ja) 2014-11-28 2014-11-28 基板および基板の製造方法

Country Status (1)

Country Link
JP (1) JP6336895B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026474A1 (ja) * 2017-08-04 2019-02-07 パナソニックIpマネジメント株式会社 サブマウント、半導体レーザ装置及び熱アシストハードディスク装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745560A (ja) * 1993-07-27 1995-02-14 Omron Corp 半導体装置及びその製造方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2012129534A (ja) * 2012-01-30 2012-07-05 Hitachi Ltd 回路チップ及びこれを搭載したrfid回路装置
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745560A (ja) * 1993-07-27 1995-02-14 Omron Corp 半導体装置及びその製造方法
JPH11168075A (ja) * 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
JP2012129534A (ja) * 2012-01-30 2012-07-05 Hitachi Ltd 回路チップ及びこれを搭載したrfid回路装置
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026474A1 (ja) * 2017-08-04 2019-02-07 パナソニックIpマネジメント株式会社 サブマウント、半導体レーザ装置及び熱アシストハードディスク装置
JPWO2019026474A1 (ja) * 2017-08-04 2020-08-20 パナソニックセミコンダクターソリューションズ株式会社 サブマウント、半導体レーザ装置及び熱アシストハードディスク装置
US11171465B2 (en) 2017-08-04 2021-11-09 Nuvoton Technology Corporation Japan Submount for semiconductor laser device on heat assisted recording device
JP7100641B2 (ja) 2017-08-04 2022-07-13 ヌヴォトンテクノロジージャパン株式会社 サブマウント、半導体レーザ装置及び熱アシストハードディスク装置

Also Published As

Publication number Publication date
JP6336895B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP2009099681A (ja) 基板の個片化方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP6336895B2 (ja) 基板および基板の製造方法
JP6779283B2 (ja) オプトエレクトロニクス部品の製造方法
JP6245239B2 (ja) 半導体レーザ素子の製造方法
JP2007013002A (ja) 半導体レーザー装置
JP2006302926A (ja) レーザスクライブ用シリコン基板及びシリコン基板のダイシング方法
JP6504978B2 (ja) サブマウントの製造方法
JP2016184068A5 (ja)
JP6661901B2 (ja) 光モジュール、光モジュールを作製する方法
US20060105539A1 (en) Method of detecting etching end-point
JP6478877B2 (ja) 高精度サブマウント基板及びその製造方法
JP6382084B2 (ja) チップ部品製造方法
JP2010267795A (ja) 半導体レーザ素子の製造方法
JP6402549B2 (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP2009130324A (ja) 半導体素子の製造方法および半導体素子
US9579858B2 (en) Method of manufacturing optical device
JP2010108993A (ja) バー状半導体レーザ素子およびその製造方法
JP2020027880A5 (ja)
JP2014175496A (ja) 半導体発光素子及びその製造方法
JP2007080933A (ja) 半導体光学装置およびその製造方法
JP6365062B2 (ja) 露光装置および露光方法
JP5949292B2 (ja) 半導体レーザ素子の製造方法
JP2005086131A (ja) セラミック電子部品の製造方法
EP3817520A1 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6336895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150